WO2003025515A1

WO2003025515A1 - Schaltung zur demodulation

Info

Publication number: WO2003025515A1
Application number: PCT/DE2002/003508
Authority: WO
Inventors: Ulrich Kleine; Falk Roewer; Klaus Salzwedel; Felix Mednikov; Martin Sellen
Original assignee: Micro-Epsilon Messtechnik Gmbh & Co. Kg
Priority date: 2001-09-19
Filing date: 2002-09-19
Publication date: 2003-03-27
Also published as: JP2005508589A; US20040071245A1; DE10243632A1; US7012462B2; JP4564258B2; EP1427997A1

Abstract

Eine Schaltung zur Demodulation mindestens eines modulierten Signals (e), vorzugsweise eines Messsignals eines Sensors, mit mindestens einem Eingang (1), wobei das Signal (e) am Eingang (1) anliegt, ist im Hinblick auf einen Einsatz der Schaltung auch bei geringem für die Schaltung vorhandenen Raum derart ausgestaltet, dass die Demodulation des Signals (e) mittels mindestens eines mit dem Eingang (1) verbundenen SC-Netzwerks (2) erfolgt. Des Weiteren ist ein entsprechendes Verfahren angegeben.

Description

„Schaltung zur Demodulation"

Die Erfindung betrifft eine Schaltung zur Demodulation mindestens eines modulierten Signals, vorzugsweise eines Messsignals eines Sensors, mit mindestens einem Eingang, wobei das Signal am Eingang anliegt. Die Erfindung betrifft ferner ein Verfahren zur Demodulation eines modulierten Signals, vorzugsweise eines Messsignals eines Sensors, insbesondere zum Betreiben einer Schaltung zur Demodulation, mit mindestens einem Eingang, wobei das Signal am Eingang anliegt.

Schaltungen zur Demodulation von Signalen sind in der Praxis seit langem bekannt. Bei dem Signal könnte es sich beispielsweise um das Messsignal eine Sensorsystems handeln, mit dem berührungslos Wegstrecken gemessen werden. Lediglich beispielhaft wird hier auf die DE 42 25 968 A1 verwiesen. Es handelt sich hierbei um einen induktiven Wegsensor, der mit relativ niedrigen Frequenzen im Bereich von 1 kHz bis 10 kHz betrieben wird. Das bekannte Sensorsystem besteht aus einer gegenphasig angesteuerten Sensorspule über die berührungsfrei ein Ring liegt. Dieser Ring beeinflusst die Induktivität der Sensorspule entsprechend der Position eines Messobjekts. In der Mitte der Sensorspule befinden sich mehrere Abgriffe, die mit einem Differenzausleseverstärker gemittelt und verstärkt werden. Da die Sensorspule mit einem Wechselspannungssignal betrieben wird, stellt sich am Ausgang des Differenzausleseverstärkers ein Wechselspannungssignal und zusätzlich eine Spannung ein, die der aktuellen Position des Rings und dem Einschwingverhalten der realen Sensorspulenschaltung entspricht. Dieses Signal muss nun zunächst demoduliert werden. Zu diesem Zweck wird das Eingangssignal wieder mit der Trägerfrequenz multipliziert und dann mittels eines Tiefpasses gefiltert. Es ist bereits hierbei eine Modulation mit einem Sinussignal oder mit einem Rechtecksignal bekannt, das sich vorteilhaft bei der Signalverarbeitung auswirkt.

Bei der bekannten Modulation ist insbesondere problematisch, dass die auftretenden Zeitkonstanten der Filterung sehr groß sind und die dort verwendete Schaltung aufgrund ihres Aufbaus verhältnismäßig groß ausgestaltet ist und deshalb nicht für einen Einsatz geeignet ist, bei dem nur ein geringer Raum für die Schaltung vorhanden ist. Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung sowie ein Verfahren zur Demodulation der eingangs genannten Art anzugeben, durch die/das ein Einsatz der Schaltung auch bei geringem für die Schaltung vorhandenen Raum ermöglicht wird.

Erfindungsgemäß wird die voranstehende Aufgabe durch eine Schaltung zur Demodulation mit den Merkmalen des Patentanspruchs 1 gelöst. Danach ist die in Rede stehende Schaltung derart ausgestaltet und weitergebildet, dass die Demodulation des Signals mittels mindestens eines mit dem Eingang verbundenen SC- Netzwerks erfolgt.

Des Weiteren ist die obige Aufgabe im Hinblick auf ein Verfahren zur Demodulation durch ein Verfahren mit den Merkmalen des Patentanspruchs 26 gelöst. Danach ist ein Verfahren zur Demodulation der eingangs genannten Art derart ausgestaltet, dass die Demodulation des Signals mittels mindestens eines mit dem Eingang verbundenen SC-Netzwerks erfolgt.

In erfindungsgemäßer Weise ist erkannt worden, dass man in Abkehr zu der bisherigen Praxis eine Miniaturisierung der bisherigen Schaltung erreichen muss, um eine Vielzahl von Einsatzmöglichkeiten der Schaltung zu ermöglichen. Dies wird dadurch erreicht, dass die Schaltung derart ausgestaltet wird, dass diese als integrierte Schaltung aufgebaut werden kann und die Integration in einen ASIC bei vergleichbarer Übertragungsfunktion der bekannten Schaltung ermöglicht wird. Dies wird durch den Einsatz eines SC-Netzwerks - Schalter-Kondensator-Netzwerks - erreicht, dass ein gutes Matchingverhalten aufweist und es erlaubt, die Schaltung besonders einfach zu integrieren und somit zu miniaturisieren, wodurch die Schaltung auch bei sehr geringem Raum und somit universell einsetzbar wird und wodurch der Preis der Schaltung gering gehalten werden kann.

Im Hinblick auf eine besonders einfache Ausgestaltung könnte das SC-Netzwerk mindestens zwei Eingänge und/oder mindestens einen SC-Verstärker und/oder mindestens einen SC-Integrator umfassen. Dies würde ein besonders einfachen Aufbau der Schaltung erlauben, da diese Elemente ein besonders gutes Matchingverhalten aufweisen. Hinsichtlich einer Vermeidung von parasitären Strömen könnte der SC-Integrator als negativer nicht verzögerter SC-Integrator realisiert sein und/oder eine Verstärkung von Eins aufweisen.

Zu weiteren Vermeidung von parasitären Strömen könnte ein erster SC-Verstärker als positiver verzögerter SC-Verstärker realisiert sein und/oder zwei Eingangssignale mit mindestens jeweils einem Faktor multiplizieren.

Des Weiteren könnte ein zweiter SC-Verstärker als positiver verzögerter SC- Verstärker realisiert sein und/oder das anliegende Eingangssignal um einer Halbperiode der Taktfrequenz verzögern und/oder eine Verstärkung von 1 aufweisen. Ein dritter SC-Verstärker könnte als positiver verzögerter SC-Verstärker realisiert sein und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögern. Ein vierter SC-Verstärker könnte ebenfalls als positiver verzögerter SC-Verstärker realisiert sein und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögern.

Zusätzlich oder alternativ könnte ein fünfter SC-Verstärker als positiver SC- Verstärker realisiert sein und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögern. Bei dem anliegenden Eingangssignal handelt es sich hierbei um das Signal, das am Eingang des jeweiligen SC- Verstärker anliegt.

Hinsichtlich eines besonders einfachen Aufbaus der Schaltung könnte der Ausgang des ersten SC-Verstärkers an einem Eingang des SC-Integrators anliegen. Zusätzlich oder alternativ könnte der Ausgang des SC-Integrators an einem zweiten Eingang des ersten SC-Verstärkers anliegen.

Ferner könnte der Ausgang des zweiten SC-Verstärkers an einem Eingang des dritten SC-Verstärkers anliegen. Der Ausgang des dritten SC-Verstärkers könnte nunmehr an einem Eingang des vierten SC-Verstärkers anliegen. Zusätzlich oder alternativ könnte der Ausgang des vierten SC-Verstärkers an einem Eingang des fünften SC-Verstärkers anliegen. Ferner könnte der Ausgang des fünften SC-Verstärkers an einem zweiten Eingang des SC-Integrators anliegen. Zusätzlich oder alternativ könnte das Signal an einem dritten Eingang des SC-Integrators anliegen. Bei dem Signal handelt es sich hierbei um das zu demodulierende Signal.

Im Hinblick auf eine Speicherung von unterschiedlichen Werten könnte der SC- Integrator mindestens zwei Integratorkapazitäten aufweisen. Mittels der Integratorkapazitäten könnte, vorzugsweise wechselweise getaktet, eine Speicherung eines vorherigen Signals und/oder eine Berechnung der reflektierten Spannungswelle erfolgen. Die Integratorkapazitäten könnten somit alternierend mit mindestens einem Taktsignal geschaltet werden. Durch eine Taktung könnte die Schaltung für die positive Taktphase die Übertragungsfunktion berechnen, während der alte Wert der negativen Taktphase auf der nicht in den Signalpfad eingeschalteten Integratorkapazität gespeichert wird. Dies gilt auch im umgekehrten Fall für die negative Taktphase. Die zum Schalten der Integratorkapazität verwendeten Taktsignale besitzen im wesentlichen oder genau die doppelte Periodenlänge vom Grundtakt, mit dem die Schaltung betrieben wird. Auf diese Weise kann man die Hardware zur Berechnung der positiven und negativen Taktphase benutzen, ohne dass unterschiedliche Übertragungsfunktionen realisiert werden. Durch ein gezieltes Layout der Integratorkapazitäten könnte eine besonders gute Symmetrie erreicht werden, wobei durch das gezielte Layout die Integratorkapazitäten nahezu identisch bei einem Fehler kleiner als 0,1 % realisiert werden könnten.

In weiter vorteilhafter Weise könnte das SC-Netzwerk eine Filteranordnung umfassen. Mittels dieser Filteranordnung könnte das modulierte Signal gefiltert werden, um eine besonders gute Digitalisierung erreichen zu können.

Im Hinblick auf eine besonders synchrone Demodulation könnte die Filteranordnung einen vorzugsweise durch mindestens einen der SC-Verstärker und/oder den SC- Integrator gebildeten N-Pfad Lag-Wellen-Filter aufweisen.

Hinsichtlich einer Einsetzbarkeit der Filteranordnung für verschiedene Anwendungen, beispielsweise für unterschiedliche Sensoren, könnten die Koeffizienten der Filteranordnung vorzugsweise mittels mindestens eines Schalters digital program- mierbar sein. Somit könnte die Schaltung an eine Vielzahl von Sensoren angepasst werden.

In besonders vorteilhafter Weise könnte die Programmierung durch Hinzufügen oder Ausschalten mindestens zweier Kapazitätsteile erfolgen. In weiter vorteilhafter Weise könnte die Summe der Kapazitätsteile maximal Zwei ergeben.

Das SC-Netzwerk könnte in besonders vorteilhafter Weise eine Verzögerung von einer Halbperiode der Taktfrequenz aufweisen.

Das demodulierte Signal der positiven und negativen Werte der Trägerfrequenz könnte in weiter vorteilhafter Weise mit einem zusätzlichen SC-Netzwerk direkt addiert sein. Zusätzlich oder alternativ könnte das demodulierte Signal mittels eines A/D-Wandlers digitalisierbar sein und/oder einem Regler zuführbar sein. Somit könnte man in besonders einfacher Weise ein demoduliertes Signal erhalten.

Das erfindungsgemäße Verfahren könnte insbesondere zum Betreiben einer Schaltung gemäß den obigen Ausführungen dienen. Bei dem Verfahren ist vorteilhaft, dass eine mittels dieses Verfahrens betriebene Schaltung aufgrund ihres guten Matchingverhaltens besonders einfach integrierbar ist.

Hinsichtlich einer besonders guten Demodulation und/oder Digitalisierung könnte das Signal mittels einer Filteranordnung gefiltert werden. Im Hinblick auf die Verwendung des SC-Netzwerks zur Demodulation könnte das Signal zu einem Rechtecksignal umgeformt werden.

In weiter vorteilhafter Weise könnte das Signal abgetastet werden. In besonders vorteilhafter Weise könnte das Signal mehrfach abgetastet werden. Die Filterung könnte nunmehr durch eine Mittelwertbildung erfolgen.

Das demodulierte Signal der positiven und negativen Werte der Trägerfrequenz könnte mittels eines weiteren SC-Netzwerks addiert werden. Zusätzlich oder alternativ könnte das demodulierte Signal mittels eines A/D-Wandlers digitalisiert werden und/oder einem Regler zugeführt werden. lm Rahmen einer besonders vorteilhaften Ausgestaltung könnte es sich bei der erfindungsgemäßen Schaltung um ein programmierbares SC-Netzwerk handeln, welches es ermöglicht, ein moduliertes Messsignal synchron zu demodulieren. Aufgrund von Verzerrungen, Klirrfaktoren, Phasenverschiebungen und -drehungen sowie EMV ist eine Filterung des Messsignals notwendig. Daher sollte das Messsignal zunächst gefiltert, zu einem Rechtecksignal umgeformt und dann abgetastet werden. Hinsichtlich einer besonders guten Integration könnte man einen SC-Filter verwenden. Zur synchronen Demodulation des Messsignals wird ein integrierbares N-Pfad Lag-Wellen-SC-Filter verwendet. Damit das Lag-Wellen-SC-Filter für unterschiedliche Sensoren verwendbar ist, können die Filterkoeffizienten digital programmierbar eingestellt werden. Nach der Filterung kann das Messsignal eine oder mehrmals abgetastet werden. Bei einer Mehrfachabtastung kann die Filterung z.B. über eine Mittelwertbildung erfolgen. Die demodulierten Signale der positiven und negativen Werte der Trägerfrequenz können sowohl mit einem zusätzlichen SC- Netzwerk direkt addiert werden als auch mit einem A/D-Wandler gewandelt und von einem Kontroller weiterverarbeitet werden. In beiden Fällen entspricht der so erhaltene Wert dem Messwert des Sensors. Ein weiterer Vorteil der erfindungsgemäßen Schaltung liegt darin, dass der S&H - d.h. der Abtast-/Halteverstärker - entfallen kann.

Es gibt nun verschiedene Möglichkeiten die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu ist einerseits auf die dem Patentanspruch 1 und dem Patentanspruch 26 nachgeordneten Patentansprüche und andererseits auf die nachfolgende Erläuterung bevorzugter Ausführungsbeispiele der er indungsgemäßen Schaltung und des erfindungsgemäßen Verfahrens zur Demodulation anhand der Zeichnung zu verweisen. In Verbindung mit der Erläuterung der bevorzugten Ausführungsbeispiele der erfindungsgemäßen Schaltung und des erfindungsgemäßen Verfahrens anhand der Zeichnung werden auch im Allgemeinen bevorzugte Ausgestaltungen und Weiterbildungen der Lehre erläutert. In der Zeichnung zeigt

Fig. 1 in einer schematischen Darstellung, Signale zum Betreiben einer bekannten Schaltung, Fig. 2 in einer schematischen Darstellung, ein passives Referenznetzwerk einer Tiefpassschaltung,

Fig. 3 in einer schematischen Darstellung, ein Wellenflussdiagramm der

Tiefpassschaltung der Fig. 2,

Fig. 4 in einer schematischen Darstellung, eine SC-Realisierung einer Tiefpassschaltung,

Fig. 5 in einer schematischen Darstellung, ein Ausführungsbeispiel einer erfindungsgemäßen Schaltung und

Fig. 6 die Übertragungsfunktion der in Fig. 5 gezeigten Schaltung.

Fig. 1 zeigt Signale zum Betreiben einer bekannten Schaltung zur Messung von Wegstrecken. Die bekannte Schaltung wird wechselspannungsmäßig angeregt und ermöglicht hierbei die messtechnische Erfassung eines Gleichspannungsanteils, der proportional zur Temperatur ist. Im Normalbetrieb, d.h. im Messbetrieb, werden die in Fig. 2a dargestellten wechselspannungsmäßigen Eingangssignale e_pos und e_neg zur Ansteuerung der Eingänge der bekannten Schaltung benutzt. Zur Bestimmung des linear abhängigen Temperaturverhaltens der Schaltung und der Messspule werden hingegen die in Fig. 2b gezeigten Eingangssignale e_pos und e_n8g verwendet. Aus Fig. 2b ist sehr gut ersichtlich, dass die Eingangssignale e_pos und e_nθg Wechselspannungen entsprechen, die mit einer Gleichspannung überlagert sind.

Eine bekannte Schaltung zur Demodulation eines modulierten Signals e, das dem Messsignal der Messspule entspricht, weist einen Eingang 1 auf, an dem das Messsignal e anliegt. Erfindungsgemäß erfolgt die Demodulation des Messignals e mittels eines mit dem Eingang 1 verbundenen SC-Netzwerks 2.

Fig. 2 zeigt ein äquivalentes passives Referenznetzwerk einer Tiefpassschaltung. Dieses Referenznetzwerk ist ebenfalls äquivalent zu einer Lag-Filterschaltung. Es besteht aus einem Spannungsteiler der Widerstände R< und R₂ und einer parallelen zu dem Widerstand R₂ geschalteten Induktivität L. Die Übertragungsfunktion dieses Filters ist die eines Lag-Filters.

Durch Umformen erhält man

mit einer Nullstelle bei p = - R₂/ und einem Pol bei p = - R;Λ-^*1/(1 + Rj R _. wobei p die allgemeine komplexe Frequenzvariable ist.

Nunmehr kann ein entsprechendes Wellenflussdiagramm erstellt werden, wie dies in Fig. 3 dargestellt ist. Das Wellenflussdiagramm umfasst einen Dreitorserien- adaptor 3 und einen Dreitorparalleladaptor 4. Der Dreitorparalleladaptor 4 dient zum Zusammenschalten des Abschlusswiderstands R_{1 (} des Eingangswiderstandes der Spannungsquelle und eines Tors des Dreitorserienadaptors 3. Der Dreitorseri- enadaptor 3 dient zur Zusammenschaltung der Induktivität L, einer idealen Spannungsquelle mit einem Innenwiderstand Null und der Verbindung mit dem Dreitorparalleladaptor 4.

Die drei Netzwerkelemente der in Fig. 2 gezeigten Tiefpassschaltung sind wie folgt realisiert. Die Induktivität L, die in Reihe mit einer idealen Spannungsquelle geschaltet ist, wird durch die Eintragung der Induktivität am Tor 4 und einer idealen Spannungsquelle am Tor 5 des Dreitorserienadaptors 3 repräsentiert. Da im Falle der idealen Spannungsquelle der Torwiderstand beliebig ist, ist dieser in diesem speziellen Ausführungsbeispiel zu Null gewählt. Die Reihenschaltung der Elemente ist laut Fig. 2 parallel zu den übrigen Elementen, weshalb der Torwiderstand R₆ gleich R₂ ist. Es handelt sich hierbei also um einen reflektionsfreien Anschluss. Da der Widerstand R₅ gleich Null ist, folgt daraus, dass die Widerstände R₄ und R₂ gleich sind. Diese Gleichheit ergibt sich aus den Kirchhoff'schen Gesetzen. An der oberen Seite des Dreitorparalleladaptors 4 befindet sich das Wellenflussdiagramm einer widerstandsbehafteten Spannungsquelle. An der rechten Seite des Dreitorparalleladaptors 4 befindet sich der Abschlusswiderstand R und der Ausgang des Filters.

Da Wellenfilter zeitdiskret sind, wird anstatt der komplexen Frequenzvariable p eine neue Frequenzvariable ψ mit

ψ = ^{z " 1} T = ♦ ta μ, P nh mit z = e pT (3)

^Ψ z + 1

definiert, wobei T = 1/F die Abtastperiode und F die Abtastfrequenz ist. Für rein imaginäre Frequenzen wird p zu j ω und damit ψ zu j ψ

co t ψ = tan (4)

Die Adaptorgleichungen für den Dreitorserienadaptor 3 lassen sich in diesem Fall wie folgt berechnen:

b₆ = - a₁ - a₂ (5)

und mit a₀ = a₆ - b₆ (6)

b₄ = -b₅ - a₆ (7)

b₅ = a₅ -γ₅a_Q = a₅, (8)

wobei γ₅ = 0 ist und mit den einfallenden Spannungswellen a, und den ausfallenden Spannungswellen bj für i = 4, 5, 6. Setzt man die Gleichungen 7 und 8 in Gleichung 5 mit der Definition der Elemente ein, so erhält man b₆ =- a₄ z ¹ - e (1 + z ¹) = b₂ (9)

Aus Gleichung 9 ist ersichtlich, dass dieser Ausdruck auch als externes Element dargestellt werden kann, welches aus einer Induktivität und einer negativen Spannungsquelle besteht, deren Wert einmal direkt und noch einmal verzögert den reflektierten Spannungswert darstellt.

Die Adaptorgleichungen für den Dreitorparalleladaptor 4 lauten:

b₃ = yι e + γ₂ a₂ (10)

b₂ = b₃ - a₂ (11 )

mit den einfallenden Spannungswellen a, und den ausfallenden Spannungswellen b, für i = 1 , 2, 3. Die Ausgangsspannung ergibt sich demnach durch

. . a + b b₃ 1 -. . .

U = — = y = - (γ . e + γ₂ a₂) . (12)

Zur Vermeidung von parasitären Strömen sollte das SC-Netzwerk positiv verzögert oder negativ nicht verzögert verstärken oder integrieren. Mit dieser Technik sind verschiedene Realisierungsarten von Wellen-SC-Filtern bekannt.

Fig. 4 zeigt eine erfindungsgemäße SC-Realisierung der Tiefpassschaltung bzw. des Lag-Filters. Der obere SC-Verstärker 5 dient zur Nachbildung der Gleichung 10. Das Signal e und sein zweites Eingangssignal a₂ werden positiv verzögert und entsprechend der Gleichung 10 mit den Faktoren γ_1? γ₂ multipliziert. In der Phase φ quer werden die Signale mittels entsprechender Schalter auf den Eingangskapazitäten y und γ₂ gespeichert und mit Phase φ wird die Multiplikation durchgeführt. Der Ausgang b₃'des SC-Verstärkers 5 stellt den Ausgang des Lag-Filters dar.

Da die Spannung sich gemäß Gleichung 10 als arithmetischer Mittelwert aus der einfallenden und der reflektierten Spannungswelle ergibt, wird die Spannung am Ausgang um den Faktor Zwei verstärkt, weil die Division mit dem Faktor Zwei nicht durchgeführt wird - vgl. Gleichung 12. Die beiden Faktoren y und γ₂ der Gleichung 10 werden als Kapazitätsverhältnisse in den Signalpfaden nachgebildet. Da diese beiden Kapazitäten diejenigen sind, die alleinig das Frequenzverhalten bestimmen, sind sie jeweils aus einem Kapazitätsarray gebildet. Durch zusätzliche digitale Steuerleitungen können die einzelnen Kapazitäten in den Signalpfad geschaltet und damit die Lage des Pols und der Nullstelle bestimmt werden.

Die Realisierung der Gleichung 12 und der Gleichung 9 wird durch einen nicht verzögerten negativen SC-Integrator 6 gebildet. Durch Einkopplung seines Ausgangssignals in den SC-Verstärker 5 in Phase φ ist die Rückkopplungsschleife geschlossen. Das Zusammenfassen von Gleichung 12 und Gleichung 9 ergibt

b₂' = a₂ z-¹ - _{Y l} e z-¹ - γ ₂ a₂ z-¹ - e (l - z-¹ ) . ( 1 )

Der Ausgangswert b₂' setzt sich aus dem gespeicherten Integralwert a₂, dem negativen verzögerten Wert des Ausgangswerts b₃ (γ_1θ + γ₂a₂) und dem Wert -e (1-z^~1) zusammen. Der letzte Term wird durch eine negierte verzögerungsfreie Addition in Phase φ quer mit dem Eingangssignal e und eine nicht verzögerte Addition in Phase φ durchgeführt. Da der nicht verzögerte Eingang mit dem verzögerten Signal e schalten soll, muss das Signal e auch verzögert zur Auswahl gestellt werden.

Hierzu dient der SC-Verstärker 7. In Phase φ quer wird das Eingangssignal e auf eine Seite des SC-Verstärkers 7 geschaltet. Da der SC-Verstärker 7 in dieser Phase durch ein Schalter gegengekoppelt ist, liegt auf der anderen Seite der Kapazität die virtuelle Masse. Somit wird in dieser Phase die Eingangsspannung auf der Kapazität gespeichert. In Phase φ wird die Kapazität mit dem Ausgang kurzgeschlossen. In dieser Phase wird der Ausgangswert vom SC-Integrator 6 ausgetastet. Mit der Gesamtschaltung lässt sich demnach ein Lag-SC-Filter realisieren.

Nunmehr muss noch eine taktsynchrone Verarbeitung des Lag-SC-Filters realisiert werden, so dass man zwischen positiver und negativer Flanke unterscheiden kann.

Eine erfindungsgemäße Schaltung zur Demodulation eines Signals ist in Fig. 5 gezeigt. Der obere SC-Verstärker 5 entspricht dem SC-Verstärker 5 der in Fig. 4 gezeigten Schaltung. Am Ausgang dieses SC-Verstärkers 5 wird wiederum das Signal b₃' abgegriffen. Die Schaltung umfasst ferner einen SC-Integrator 8, der im Unter- schied zu dem in Fig. 4 gezeigten SC-Integrator 6 zwei Integratorkapazitäten aufweist, die alternierend mit dem Taktsignal φ, und φ₂ geschaltet werden.

Damit das verzögerte Signal auch auf die entsprechende Kapazität gespeichert wird, ist die Taktung des verzögerten Eingangs von φ auf φ quer geändert. Durch die Taktung kann man mit der erfindungsgemäßen Schaltung für die positive Taktphase die Übertragungsfunktion berechnen, während man den alten Wert der negativen Taktphase auf der nicht in den Signalpfad eingeschalteten Integratorkapazität speichert. Dies gilt auch im umgekehrten Fall für die negative Taktphase.

Die Taktfrequenzen φ, und φ₂ besitzen genau die doppelte Periodenlänge des Grundtakts φ . Auf diese Weise kann man die Hardware zur Berechnung der positiven und negativen Taktphase benutzen, ohne das man Gefahr läuft, unterschiedliche Übertragungsfunktion zu realisieren.

Der einzige Grund für eine Unsymmetrie könnten die beiden Integratorkapazitäten sein, die durch ein gezieltes Layout jedoch nahezu identisch zu realisieren sind. Hierbei würde der Fehler weniger als 0,1 % betragen. Eine weitere Änderung der in Fig. 5 gezeigten gegenüber der in Fig. 4 gezeigten Schaltung ist der, dass die Verzögerungsleitung einen Takt länger ausgestaltet ist. Dieses ist durch den Einbau von drei weiteren Verzögerungsgliedern, nämlich dem positiv verzögerten dritten SC-Verstärker 9 sowie den positiv verzögerten vierten und fünften SC-Verstärkern 10 und 11 erreicht, die einmal mit dem Takt φ und einmal mit dem Takt φ quer getaktet werden.

Fig. 6 zeigt die Übertragungsfunktion der Schaltung der Fig. 5. Es ist klar ersichtlich, dass durch die in Fig. 5 gezeigte Schaltung ein besonders geeignetes N-Pfad-Lag- Wellen-SC-Filter realisiert worden ist.

Hinsichtlich weiterer Details wird zur Vermeidung von Wiederholungen auf die allgemeine Beschreibung verwiesen.

Schließlich sei ausdrücklich darauf hingewiesen, dass die voranstehend beschriebenen Ausführungsbeispiele lediglich zur Erörterung der beanspruchten Lehre dienen, diese jedoch nicht auf diese Ausführungsbeispiele einschränken.

Claims

P a t e n t a n s p r ü c h e

1. Schaltung zur Demodulation mindestens eines modulierten Signals (e), vorzugsweise eines Messsignals eines Sensors, mit mindestens einem Eingang (1), wobei das Signal (e) am Eingang (1) anliegt, d a d u r c h g e k e n n z e i c h n e t, dass die Demodulation des Signals (e) mittels mindestens eines mit dem Eingang (1 ) verbundenen SC-Netzwerks (2) erfolgt.

2. Schaltung nach Anspruch 1 , dadurch gekennzeichnet, dass das SC- Netzwerk (2) mindestens zwei Eingängen (e_pos, e_neg) und/oder mindestens einen SC-Verstärker (5, 7, 9, 10, 11) und/oder mindestens einen SC-Integrator (6, 8) um- fasst.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass der SC- Integrator (6, 8) als negativer nicht verzögerter SC-Integrator realisiert ist und/oder eine Verstärkung von Eins aufweist.

4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass ein erster SC-Verstärker (5) als positiver verzögerter SC-Verstärker realisiert ist und/oder zwei Eingangssignale mit mindestens jeweils einem Faktor (γ^ γ₂) multipliziert.

5. Schaltung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass ein zweiter SC-Verstärker (7) als positiver verzögerter SC-Verstärker realisiert ist und/oder das anliegende Eingangssignal um eine Halbperiode der Taktfrequenz verzögert und/oder eine Verstärkung von Eins aufweist.

6. Schaltung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass ein dritter SC-Verstärker (9) als positiver verzögerter SC-Verstärker realisiert ist und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögert.

7. Schaltung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass ein vierter SC-Verstärker (10) als positiver verzögerter SC-Verstärker realisiert ist und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögert.

8. Schaltung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass ein fünfter SC-Verstärker (11) als positiver verzögerter SC-Verstärker realisiert ist und/oder das anliegende Eingangssignal nicht verstärkt um eine Halbperiode der Taktfrequenz verzögert.

9. Schaltung nach Anspruch 3 und 4 und ggf. einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass der Ausgang des ersten SC-Verstärkers (5) an einem Eingang des SC-Integrators (6, 8) anliegt.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass der Ausgang des SC-Integrators (6, 8) an einem zweiten Eingang des ersten SC-Verstärkers (5) anliegt.

11. Schaltung nach Anspruch 5 und 6 und ggf. einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass der Ausgang des zweiten SC-Verstärkers (7) an einem Eingang des dritten SC-Verstärkers (9) anliegt.

12. Schaltung nach Anspruch 6 und 7 und ggf. einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der Ausgang des dritten SC-Verstärkers (9) an einem Eingang des vierten SC-Verstärkers (10) anliegt.

13. Schaltung nach Anspruch 7 und 8 und ggf. einem der Ansprüche 9 bis 11 , dadurch gekennzeichnet, dass der Ausgang des vierten SC-Verstärkers (10) an einem Eingang des fünften SC-Verstärkers (11) anliegt.

14. Schaltung nach Anspruch 3 und 8 und ggf. einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass der Ausgang des fünften SC-Verstärkers (11) an einem zweiten Eingang des SC-Integrators (6, 8) anliegt.

15. Schaltung nach Anspruch 14, dadurch gekennzeichnet, dass das Signal (e) an einem dritten Eingang des SC-Integrators (6, 8) anliegt.

16. Schaltung nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass der SC-Integrator (8) mindestens zwei Integratorkapazitäten aufweist.

17. Schaltung nach Anspruch 16, dadurch gekennzeichnet, dass mittels der Integratorkapazitäten, vorzugsweise wechselweise getaktet, eine Speicherung eines vorherigen Signals und/oder eine Berechnung der reflektierten Spannungswelle erfolgt.

18. Schaltung nach einem der Ansprüche 2 bis 17, dadurch gekennzeichnet, dass das SC-Netzwerk (2) eine Filteranordnung umfasst.

19. Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass die Filteranordnung einen vorzugsweise durch mindestens einen der SC-Verstärker (5, 7, 9, 10, 11) und/oder den SC-Integrator (6, 8) gebildeten N-Pfad Lag-Wellen-Filter aufweist.

20. Schaltung nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Koeffizienten der Filteranordnung vorzugsweise mittels mindestens eines Schalters digital programmierbar sind.

21. Schaltung nach Anspruch 20, dadurch gekennzeichnet, dass die Programmierung durch Hinzufügen oder Ausschalten mindestens zweier Kapazitätsteile erfolgt.

22. Schaltung nach Anspruch 21 , dadurch gekennzeichnet, dass die Summe der Kapazitätsteile maximal zwei ergibt.

23. Schaltung nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass das SC-Netzwerk (2) eine Verzögerung von einer Halbperiode der Taktfrequenz aufweist.

24. Schaltung nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass das demodulierte Signal der positiven und negativen Werte der Trägerfrequenz mittels eines weiteren SC-Netzwerks addierbar sind.

25. Schaltung nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass das demodulierte Signal mittels eines A/D-Wandlers digitalisierbar ist und/oder einem Regler zuführbar ist.

26. Verfahren zur Demodulation eines modulierten Signals (e), vorzugsweise eines Messsignals eines Sensors, insbesondere zum Betreiben einer Schalung nach einem der Ansprüche 1 bis 25, mit mindestens einem Eingang (1), wobei das Signal (e) am Eingang (1) anliegt, d a d u r c h g e k e n n z e i c h n e t, dass die Demodulation des Signals mittels mindestens eines mit dem Eingang verbundenen SC-Netzwerks (2) erfolgt.

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass das Signal (e) mittels einer Filteranordnung gefiltert wird.

28. Verfahren nach Anspruch 26 oder 27, dadurch gekennzeichnet, dass das Signal (e) zu einem Rechtecksignal umgeformt wird.

29. Verfahren nach Anspruch 27 oder 28, dadurch gekennzeichnet, dass das Signal (e) abgetastet wird.

30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass das Signal (e) mehrfach abgetastet wird.

31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die Filterung durch eine Mittelwertbildung erfolgt.

32. Schaltung nach einem der Ansprüche 26 bis 31 , dadurch gekennzeichnet, dass das demodulierte Signal der positiven und negativen Werte der Trägerfrequenz mittels eines weiteren SC-Netzwerks addiert werden.

33. Schaltung nach einem der Ansprüche 26 bis 32, dadurch gekennzeichnet, dass das demodulierte Signal mittels eines A/D-Wandlers digitalisierbar ist und/oder einem Regler zugeführt werden.