JP2005508589A - 復調回路 - Google Patents
復調回路 Download PDFInfo
- Publication number
- JP2005508589A JP2005508589A JP2003529097A JP2003529097A JP2005508589A JP 2005508589 A JP2005508589 A JP 2005508589A JP 2003529097 A JP2003529097 A JP 2003529097A JP 2003529097 A JP2003529097 A JP 2003529097A JP 2005508589 A JP2005508589 A JP 2005508589A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- signal
- circuit according
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/20—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature
- G01D5/2006—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature by influencing the self-induction of one or more coils
- G01D5/202—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature by influencing the self-induction of one or more coils by movable a non-ferromagnetic conductive element
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】
本発明は、好ましくはセンサの測定信号である少なくとも1個の変調信号を復調する回路において、前記信号が印加される少なくとも1個の入力部からなる回路に関する。本発明は、さらにまた、好ましくはセンサの測定信号である変調信号を復調して、特に前記信号が印加される少なくとも1個の入力部を有する復調回路を動作させる方法に関する。
【背景技術】
【0002】
信号を復調する回路は、実用において古くから周知であった。この信号は、例えば、独国特許第4225 968 A1号に開示されているように、非接触的態様で距離を測定するのに用いられるセンサ装置の測定信号であってもよい。この場合は、前記センサ装置は、1kHz〜10kHzの範囲内の相対的に低い周波数で動作する誘導変位センサである。この周知のセンサ装置は、逆位相で作動するセンサ巻線と、該センサ巻線の上に非接触的な関係に重なるリングとからなる。このリングは、検査対象物の位置に対応するセンサ巻線のインダクタンスに影響を及ぼす。センサ巻線の中央には、差選択増幅器により平均化され、かつ増幅される複数個のタップが配置される。センサ巻線は、交流電圧信号により動作するため、交流電圧信号が差選択増幅器の出力部において生じるとともに、加えて、リングの実際位置と実際のセンサ巻線回路の過渡特性とに対応する電圧が生じる。次に、この信号を最初に復調しなければならない。この目的のために、入力信号に再び搬送周波数が掛けられる。次に、これを低域フィルタによってろ過する。この場合は、信号処理において好ましい効果を有する正弦波信号または方形波信号を用いた変調がすでに周知である。
【発明の開示】
【発明が解決しようとする課題】
【0003】
この周知の変調は、特に、生じるろ過の時定数が非常に大きくなることと、この目的に用いられる回路が、その構成のために相対的に大きくなり、その結果として小さい空間しか回路に利用することができない用途には不適切であることとにおいて問題である。
【0004】
したがって、本発明の目的は、冒頭に記載の種類の復調回路と復調方法とにおいて、回路に利用することができる空間が小さい場合でも使用することができる復調回路と復調方法との両方を提供することにある。
【課題を解決するための手段】
【0005】
本発明によれば、前記目的は、請求項1に記載の特徴を有する復調回路によって達成される。したがって、ここに説明する回路は、信号の復調が、入力部に接続される少なくとも1個のスイッチキャパシタ回路網により行なわれるように構成され、かつさらに開発される。
【0006】
さらにまた、復調方法に関しては、前記目的は、請求項26に記載の段階を有する方法によって達成される。したがって、冒頭に記載の種類の復調方法は、信号の復調が、入力部に接続される少なくとも1個のスイッチキャパシタ回路網によって行なわれるように構成される。
【発明の効果】
【0007】
本発明によれば、回路を複数の用途に使用され得るものにするためには、以前の実施方法から脱却することによって、先行技術の回路の小型化を実現しなければならないことがわかった。このことは、前記回路を、該回路が集積回路として構成され得、かつ周知の回路と同等の伝達関数を用いてASICにおける集積化が可能になるように構成することによって達成される。このことは、満足できる整合特性を示すとともに、特に単純な態様で回路を集積化し、以って小型化することができるスイッチキャパシタ回路網を用いて達成される。その結果として、非常に小さい空間にも回路を適用し、以って回路を汎用的に使用することが可能になるとともに、回路の価格を低く保つことが可能になる。
【0008】
特に単純な構成に関して、前記スイッチキャパシタ回路網は、少なくとも2個の入力部および/または少なくとも1個のスイッチキャパシタ増幅器および/または少なくとも1個のスイッチキャパシタ積分器からなり得る。これらの要素は、非常に満足できる整合特性を示すため、これによって回路を特に単純な構成にすることができる。
【0009】
寄生流の防止に関して、スイッチキャパシタ積分器は、負の非遅延スイッチキャパシタ積分器として実現され得、かつ/または1の増幅を含み得る。
【0010】
さらに寄生流を防ぐために、第1のスイッチキャパシタ増幅器は、正の遅延増幅器として実現され得、かつ/または2個の各入力信号に少なくとも1個の係数を掛け得る。
【0011】
さらにまた、第2のスイッチキャパシタ増幅器は、正の遅延スイッチキャパシタ増幅器として実現され得、かつ/または印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させ得、かつ/または1の増幅を有し得る。第3のスイッチキャパシタ増幅器は、正の遅延スイッチキャパシタ増幅器として実現され得、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させ得る。第4のスイッチキャパシタ増幅器は、同様に、正の遅延スイッチキャパシタ増幅器として実現され得、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させ得る。
【0012】
加えて、またはこれに代わる方法として、第5のスイッチキャパシタ増幅器は、正のスイッチキャパシタ増幅器として実現され得、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させ得る。前記印加される入力信号は、それぞれのスイッチキャパシタ増幅器の入力部に印加される信号である。
【0013】
前記回路の特に単純な構成に関して、第1のスイッチキャパシタ増幅器の出力は、前記スイッチキャパシタ積分器の入力部に印加され得る。加えて、またはこれに代わる方法として、前記スイッチキャパシタ積分器の出力は、前記第1のスイッチキャパシタ増幅器の第2の入力部に印加され得る。
【0014】
さらにまた、前記第2のスイッチキャパシタ増幅器の出力は、前記第3のスイッチキャパシタ増幅器の入力部に印加され得る。前記第3のスイッチキャパシタ増幅器の出力は、今度は前記第4のスイッチキャパシタ増幅器の入力部に印加され得る。加えて、またはこれに代わる方法として、前記第4のスイッチキャパシタ増幅器の出力は、前記第5のスイッチキャパシタ増幅器の入力部に印加され得る。
【0015】
さらに、前記第5のスイッチキャパシタ増幅器の出力は、前記スイッチキャパシタ積分器の第2の入力部に印加され得る。加えて、またはこれに代わる方法として、この信号は、前記スイッチキャパシタ積分器の第3の入力部に印加され得る。この場合、前記信号は、復調される信号である。
【0016】
異なる値の記憶に関して、前記スイッチキャパシタは、少なくとも2個の積分器キャパシタンスからなり得る。これらの積分器キャパシタンスを用いて、好ましくは交互にクロッキングして、前の信号を記憶させ、かつ/または反射電圧波を計算することができる。これにより、少なくとも1個のクロック信号を用いて交互に積分器キャパシタンスを切り換えることができる。クロッキングにより、回路は正クロック相の伝達関数を計算することが可能になるのに対して、負クロック相の旧値は、信号経路に挿入されない積分器キャパシタンスに記憶される。逆に、このことは、負クロック相にも当てはまる。積分器キャパシタンスを切り換えるのに用いられるクロック信号は、回路が動作する基本サイクルの、本質的または厳密に2倍のサイクル長を有する。この態様において、異なる伝達関数を実現することなしに、前記ハードウェアを用いて正および負クロック相を計算することができる。積分器キャパシタンスの意図的な配置により、特に満足できる対称性が達成され得る。この意図的な配置によって、0.1%未満の誤差を有する略同一の積分器キャパシタンスを実現することが可能になる。
【0017】
さらに他の有利な態様において、前記スイッチキャパシタ回路網は、フィルタ機構からなり得る。このフィルタ機構を用いて変調信号をろ過して、特に満足できるデジタル化を行なうことができる。
【0018】
特に同期的な復調に関して、フィルタ機構は、好ましくは少なくとも1個のスイッチキャパシタ増幅器および/または前記スイッチキャパシタ積分器により形成されるnパス遅れ波フィルタを含み得る。
【0019】
このフィルタ機構を異なる用途、例えば、異なるセンサに用いる可能性に関して、フィルタ機構の係数は、好ましくは少なくとも1個のスイッチによってデジタル的にプログラム可能とされ得る。これにより、回路を複数個のセンサに適応させることが可能になる。
【0020】
特に有利な態様において、プログラミングは、少なくとも2個の容量性構成要素を加えることまたは切断することによって行なわれ得る。さらに別の有利な態様において、これらの容量性構成要素の総数は、最大で2個とされ得る。
【0021】
特に有利な態様において、前記スイッチキャパシタ回路網は、クロック周波数の2分の1サイクルの遅延を含み得る。
【0022】
さらに他の有利な態様において、搬送周波数の正および負の値の復調信号は、また別のスイッチキャパシタ回路網を用いて直接加えられ得る。加えて、またはこれに代わる方法として、前記復調信号は、A/D変換器によってデジタル化され、かつ/または制御装置に供給されるようにされ得る。これにより、復調信号を特に単純な態様で得ることができる。
【0023】
本発明の方法は、特に、前記説明にしたがった回路を動作させるのに用いられ得る。この方法は、該方法により操作される回路が、優れた整合特性を有するため、非常に単純な態様で集積化され得るという利点を有する。
【0024】
特に満足できる復調および/またはデジタル化に関して、前記信号は、フィルタ機構によってろ過され得る。前記スイッチキャパシタ回路網を復調に使用することに関しては、前記信号は、方形波信号に変換され得る。
【0025】
さらに他の有利な態様において、前記信号をサンプリングすることが可能になる。特に有利な態様において、前記信号を複数回サンプリングすることが可能になる。ここで、前記ろ過は、平均化によって行なわれ得る。
【0026】
搬送周波数の正および負の値の復調信号は、さらに他のスイッチキャパシタ回路網によって加えられ得る。加えて、またはこれに代わる方法として、前記復調信号は、A/D変換器によってデジタル化され、かつ/または制御装置に供給され得る。
【0027】
特に有利な構成の範囲内において、本発明の回路は、変調された測定信号を同期的態様で復調することを可能にするプログラム可能なスイッチキャパシタ回路網であってもよい。歪み、脈動率、移相および相回転と電磁環境適合性(EMC)とにより、前記測定信号をろ過することが必要である。このため、最初に前記測定信号をろ過し、該信号を方形波信号に変換し、その後に、該信号をサンプリングすることが望ましい。非常に満足できる集積化に関して、スイッチキャパシタフィルタを用いることができる。測定信号を同期的に復調するために、集積化され得るnパス遅れ波スイッチキャパシタフィルタが用いられる。前記遅れ波スイッチキャパシタフィルタを異なるセンサに使用可能なものにするために、フィルタ係数をデジタル的にプログラム可能な方法で調節することができる。ろ過後に、前記測定信号は、1回以上サンプリングされ得る。多回サンプリングの場合は、ろ過は、例えば、平均化の方法によって行なわれ得る。搬送周波数の正または負の値の復調信号は、いずれもまた他のスイッチキャパシタ回路網を用いて直接加えられるとともに、A/D変換器により変換され、かつ制御装置によってさらに処理され得る。いずれの場合も、このようにして得られる値は、センサの側定値に対応する。本発明にしたがった回路のさらに他の利点は、サンプルおよびホールド増幅器を削除し得るところにある。
【0028】
本発明の教示を有利な態様で改良し、かつさらに展開させる多様な可能性が存在する。このためには、一方では請求項1および26の従属請求項を、他方では図面を参照して本発明にしたがった復調回路と復調方法との以下の好適な実施例の説明を参照するとよい。図面を参照して本発明の回路と方法との好適な実施例を説明するとともに、本教示の一般に好ましい改良およびさらなる展開をも説明する。
【発明を実施するための最良の形態】
【0029】
図1に、距離を測定するための周知の回路を動作させる信号が示されている。この周知の回路は、交流電圧によって作動せしめられ、以って温度に比例する直流電圧成分を測定により得ることができる。通常の動作、すなわち測定段階においては、図1aに示されるような交流電圧入力信号eposおよびenegを用いて、前記周知の回路の入力部が作動せしめられる。しかし、この回路と測定用巻線との一次従属性の温度特性を判断するために、図1bに示される入力信号eposおよびenegが用いられる。図1bに最もわかりやすく示されているように、これらの入力信号eposおよびenegは、直流電圧と重ね合わされた交流電圧に対応する。
【0030】
測定用巻線の測定信号に対応する変調信号eを復調する周知の回路は、前記測定信号eを受ける入力部1からなる。本発明によれば、前記測定信号eの復調は、入力部1に接続されるスイッチキャパシタ回路網2によって行なわれる。
【0031】
図2に、低域通過回路の同等の受動基準回路網が示されている。この基準回路網は、同様に遅れフィルタ回路とも同等である。前記基準回路網は、抵抗R1およびR2と、抵抗R2に対して並列に接続されるインダクタンスLとの分圧器からなる。このフィルタの伝達関数は、遅れフィルタの伝達関数である。
【0032】
【0033】
(1)
変換により、下式が得られ、
【0034】
(2)
p=−R2/Lのときに0、p=−R2/L*1/(1+R2/R1)のときに極となり、pは、一般的な複素周波数変数である。
【0035】
次に、図3に示されるように、対応する波の流れ図を作成することができる。この波の流れ図は、三ゲート直列アダプタ3と三ゲート並列アダプタ4とからなる。三ゲート並列アダプタ4を用いて、成端抵抗R1と電圧源の入力抵抗と三ゲート直列アダプタ3のゲートとが相互接続される。三ゲート直列アダプタ3を用いて、インダクタンスLと零の内部抵抗を有する理想電圧源と三ゲート並列アダプタ4への連結部とが相互接続される。
【0036】
図2に示される低域通過回路の3つの回路網要素は、次のようにして実現される。理想電圧源に直列接続されるインダクタンスLは、該インダクタンスを三ゲート直列アダプタ3のゲート4に、理想電圧源をゲート5に入力することによって表される。理想電圧源の場合は、ゲート抵抗は任意であるため、この特別な実施例においては0が選択される。図2によれば、直列接続された要素は、その他の要素に対して並列である。このため、ゲート抵抗R6は、R2に等しく、したがって非反射接続部を構成する。抵抗R5は0に等しいため、その結果として抵抗R4とR2とは等しくなる。この同等性は、キルヒホッフの法則によってもたらされる。三ゲート並列アダプタ4の上側に、抵抗性電圧源の波の流れ図が配置される。三ゲート並列アダプタ4の右側に、成端抵抗R1と前記フィルタの出力部とが配置される。
【0037】
波フィルタは、離散時間フィルタであるため、新しい周波数変数ψが、複素周波数変数の代わりに、下式により定義される。
【0038】
【0039】
(3)
かつ、 z=epT
ここで、T=1/Fは、サンプリング周期であり、Fはサンプリング周波数である。純虚数の周波数の場合、pはjωとなり、したがって、ψはjφとなる。
【0040】
【0041】
(4)
この場合、三ゲート直列アダプタ3のアダプタ式は、下記のように計算され得る:
b6=−a1−a2 (5)
かつ、 a0=a6−b6 (6)
b4=−b5−a6 (7)
b5=a5−γ5a0=a5 (8)
ここで、γ5=0であり、i=4、5、6のとき、aiは入力電圧波、biは出力電圧波である。前記要素の定義により式7および8を式(5)に代入すると、下式が得られる。
【0042】
b6=−a4z−1−e(1+z−1)=b2 (9)
式9からわかるように、この式は、インダクタンスと、1回は直接的に、次回は遅延して反射電圧値を表す値を有する負の電圧源とによって構成される外部要素としても表され得る。
【0043】
三ゲート並列アダプタ4のアダプタ式は、下記のとおりである:
b3=γ1e=γ2a2 (10)
b2=b3−a2 (11)
ここで、i=1、2、3のとき、aiは入力電圧波、biは出力電圧波である。したがって、出力電圧は、下式より得られる。
【0044】
【0045】
(12)
寄生流を防ぐために、スイッチキャパシタ回路網は、正の遅延または負の非遅延の増幅または積分を行なうことが望ましい。この技術を用いて、スイッチキャパシタ波フィルタを実現するさまざまな方法が周知である。
【0046】
図4に、低域通過回路または遅れフィルタのスイッチキャパシタの実現が示されている。上側のスイッチキャパシタ増幅器5は、式10を再現する機能を果たす。信号eおよびその第2の入力信号a2は、正遅延しており、式10にしたがって係数γ1、γ2を掛けられる。位相
において、これらの信号は、対応するスイッチによって入力キャパシタンスγ1およびγ2に記憶され、乗算は、位相φで行なわれる。スイッチキャパシタ増幅器5の出力b3´は、遅れフィルタの出力を表す。
【0047】
式10によれば、電圧は、入力および反射電圧波から算術平均値として得られるため、出力部における電圧は、係数2による割り算は行なわれないので、係数2により増幅される。式12に注目されたい。この式の2個の係数γ1およびγ2は、信号経路のキャパシタンス比として再現される。これらの2個のキャパシタンスは、周波数特性を決めるだけのものであるため、これらの各々は、キャパシタンス列により形成される。追加のデジタル制御線を用いて、信号経路内において個別のキャパシタンスに介入するとともに、これにより極と零との位置を決めてもよい。
【0048】
負の非遅延スイッチキャパシタ積分器6は、式12および式9の実現を行なう。その出力信号を位相φにおいてスイッチキャパシタ増幅器5に結合させることにより、帰還ループが閉じられる。式12と式9とを組み合わせることにより、下式が得られる。
【0049】
b2´=a2z−1−γ1ez−1−γ2a2z−1−e(1−z−1) (13)
出力値b2´は、記憶された積分値a2と、出力値b3(γ1e+γ2a2)の負の遅
延値と値−e(1−z−1)とによって構成される。最後の項は、位相
における入力信号eの反転無遅延加算と位相φにおける非遅延加算とによって実現される。非遅延入力は、遅延信号eにより切り換えられるため、遅延する態様でも選択のために信号eを提示することが必要である。
【0050】
このために、スイッチキャパシタ増幅器7が用いられる。位相
において、入力信号eは、スイッチキャパシタ7の一方の側に切り換えられる。この位相において、スイッチキャパシタ増幅器7は、スイッチにより逆に帰還されるため、仮想質量は、前記キャパシタンスの他方の側に位置する。これにより、この位相において、入力電圧は、前記キャパシタンスに記憶される。位相φにおいて、前記キャパシタンスは、短絡して出力する。この位相において、スイッチキャパシタ積分器6は、出力値をサンプリングする。したがって、回路全体により、遅れスイッチキャパシタ・フィルタが実現され得る。
【0051】
次に、遅れスイッチキャパシタフィルタのクロック同期処理を実現して、前縁と後縁とを区別することができるようにすることが必要である。
【0052】
本発明にしたがった信号復調回路が図5に示されている。上側のスイッチキャパシタ増幅器5は、図4に示された回路のスイッチキャパシタ増幅器5に対応する。この例でも同様に、信号b3´は、このスイッチキャパシタ増幅器5の出力部において分岐する。この回路は、さらに、スイッチキャパシタ積分器8からなる。図4に示されたスイッチキャパシタ積分器6と違って、このスイッチキャパシタ積分器は、クロック信号φ1およびφ2により交互に切り換えられる2個の積分器キャパシタンスを含む。
【0053】
この場合も、対応するキャパシタンスに遅延信号を記憶させるために、遅延入力のクロッキングは、φから
に変化せしめられる。このクロッキングにより、本発明の回路を用いて正クロック相の伝達関数を計算する一方で、前の負クロック相の値を、信号経路に切り換えられない積分器キャパシタンスに記憶させることができる。逆に、このことは、負クロック相にも当てはまる。
【0054】
クロック周波数φ1およびφ2は、基本サイクルφの厳密に2倍のサイクル長を有する。この態様において、異なる伝達関数を実現する危険を伴うことなしに、前記ハードウェアを用いて正および負クロック相を計算することができる。
【0055】
2個の積分器キャパシタンスが非対称の唯一の理由となり得るが、これらのキャパシタンスは、意図的な配置により同一に近いものに実現される。この例において、誤差は、0.1%未満となる。図5に示された回路の、図4に示された回路からのまた他の変更点は、遅延線が1サイクルだけ長いことである。これは、3個の追加の遅延要素、すなわち1回はサイクルφにより、次回はサイクル
によりクロッキングされる第3の正遅延スイッチキャパシタ増幅器9と第4および第5の正遅延スイッチキャパシタ増幅器10および11を設けることによって達成される。
【0056】
図6に、図5の回路の伝達関数が示されている。図5に示された回路によって非常に適切なnパス遅れ波スイッチキャパシタフィルタが実現され得ることは全く明らかである。
【0057】
さらに他の詳細については、繰り返しを防ぐために一般的な説明が参照により本明細書に取り入れられている。
【0058】
最後に、前記実施例は、特許請求の範囲に記載の教示を説明する役割のみを果たし、前記教示をこれらの実施例に制限するわけではないことに明確に注意されたい。
【図面の簡単な説明】
【0059】
【図1】周知の回路を動作させるための信号の略図である。
【図2】低域通過回路の受動基準回路網の略図である。
【図3】図2の低域通過回路の波の流れ図である。
【図4】低域通過回路のスイッチキャパシタの実現の略図である。
【図5】本発明にしたがった回路の実施例の略図である。
【図6】図5に示された回路の伝達関数を示す図である。
Claims (33)
- 好ましくはセンサの測定信号である少なくとも1個の変調信号(e)を復調する回路であって、前記信号が印加される少なくとも1個の入力部(1)を有する回路において、前記信号(e)の復調が、前記入力部(1)に接続される少なくとも1個のスイッチキャパシタ回路網(2)によって行なわれることを特徴とする回路。
- 前記スイッチキャパシタ回路網(2)は、少なくとも2個の入力(epos、eneg)および/または少なくとも1個のスイッチキャパシタ増幅器(5、7、9、10、11)および/または少なくとも1個のスイッチキャパシタ積分器(6、8)を有することを特徴とする請求項1に記載の回路。
- 前記スイッチキャパシタ積分器(6、8)は、負の非遅延スイッチキャパシタ積分器として実現され、かつ/または1の増幅を有することを特徴とする請求項2に記載の回路。
- 第1のスイッチキャパシタ増幅器(5)は、正の遅延スイッチキャパシタ増幅器として実現され、かつ/または2個の各入力信号に少なくとも1個の係数(γ1、γ2)を掛けることを特徴とする請求項2または3に記載の回路。
- 第2のスイッチキャパシタ増幅器(7)は、正の遅延スイッチキャパシタ増幅器として実現され、かつ/または前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させ、かつ/または1の増幅を有することを特徴とする請求項2〜4の1項に記載の回路。
- 第3のスイッチキャパシタ増幅器(9)は、正の遅延スイッチキャパシタ増幅器として実現され、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させることを特徴とする請求項2〜5の1項に記載の回路。
- 第4のスイッチキャパシタ増幅器(1)は、正の遅延スイッチキャパシタ増幅器として実現され、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させることを特徴とする請求項2〜6の1項に記載の回路。
- 第5のスイッチキャパシタ増幅器(11)は、正の遅延スイッチキャパシタ増幅器として実現され、かつ/または増幅されない前記印加される入力信号をクロック周波数の2分の1サイクルだけ遅延させることを特徴とする請求項2〜7の1項に記載の回路。
- 前記第1のスイッチキャパシタ増幅器(5)の出力は、前記スイッチキャパシタ積分器(6、8)の入力部に印加されることを特徴とする請求項3〜8の1項に記載の回路。
- 前記スイッチキャパシタ積分器(6、8)の出力は、前記第1のスイッチキャパシタ増幅器(5)の第2の入力部に印加されることを特徴とする請求項9に記載の回路。
- 前記第2のスイッチキャパシタ増幅器(7)の出力は、前記第3のスイッチキャパシタ増幅器(9)の入力部に印加されることを特徴とする前記請求項5〜10の1項に記載の回路。
- 前記第3のスイッチキャパシタ増幅器(9)の出力は、前記第4のスイッチキャパシタ増幅器(10)の入力部に印加されることを特徴とする請求項6〜10の1項に記載の回路。
- 前記第4のスイッチキャパシタ増幅器(10)の出力は、前記第5のスイッチキャパシタ増幅器(11)の入力部に印加されることを特徴とする請求項7〜11の1項に記載の回路。
- 前記第5のスイッチキャパシタ増幅器(11)の出力は、前記スイッチキャパシタ積分器(6、8)の第2の入力部に印加されることを特徴とする請求項3〜13の1項に記載の回路。
- 前記信号(e)は、前記スイッチキャパシタ積分器(6、8)の第3の入力部に印加されることを特徴とする請求項14に記載の回路。
- 前記スイッチキャパシタ積分器(8)は、少なくとも2個の積分器キャパシタンスを含むことを特徴とする請求項14または15に記載の回路。
- 前記積分器キャパシタンスを用いて、好ましくは交互にクロッキングして、前の信号を記憶させ、かつ/または反射電圧波を計算することを特徴とする請求項16に記載の回路。
- 前記スイッチキャパシタ回路網(2)は、フィルタ機構からなることを特徴とする請求項2〜17の1項に記載の回路。
- 前記フィルタ機構は、好ましくは少なくとも1個の前記スイッチキャパシタ増幅器(5、7、9、10、11)および/または前記スイッチキャパシタ積分器(6、8)により形成されるnパス遅れ波フィルタからなることを特徴とする請求項18に記載の回路。
- 前記フィルタ機構の係数は、好ましくは少なくとも1個のスイッチによってデジタル的にプログラム可能であることを特徴とする請求項18または19に記載の回路。
- プログラミングは、少なくとも2個の容量性構成要素を加えることまたは切断することによって行なわれることを特徴とする請求項20に記載の回路。
- 前記容量性構成要素の総数は、少なくとも2となることを特徴とする請求項21に記載の回路。
- 前記スイッチ付き回路網(2)は、クロック周波数の2分の1サイクルだけの遅延を含むことを特徴とする請求項1〜22の1項に記載の回路。
- 搬送周波数の正および負値の復調信号が、さらに他のスイッチキャパシタ回路網によって加えられ得ることを特徴とする請求項1〜23の1項に記載の回路。
- 前記復調信号は、A/D変換器によってデジタル化され、かつ/または制御装置に供給され得ることを特徴とする請求項1〜24の1項に記載の回路。
- 好ましくはセンサの測定信号である変調信号(e)を復調して、特に、前記信号(e)が印加される少なくとも1個の入力部(1)を有する請求項1〜25の1項に記載の回路を動作させる方法において、前記信号の前記復調は、前記入力部に接続される少なくとも1個のスイッチキャパシタ回路網(2)によって行なわれることを特徴とする方法。
- 前記信号(e)は、フィルタ機構によってろ過されることを特徴とする請求項26に記載の方法。
- 前記信号(e)は、方形波信号に変換されることを特徴とする請求項26または27に記載の方法。
- 前記信号(e)は、サンプリングされることを特徴とする請求項27または28に記載の方法。
- 前記信号(e)は、複数回サンプリングされることを特徴とする請求項29に記載の方法。
- 前記ろ過は、平均化によって行なわれることを特徴とする請求項30に記載の方法。
- 搬送周波数の正および負値の復調信号が、さらに他のスイッチキャパシタ回路網によって加えられることを特徴とする請求項26〜31の1項に記載の方法。
- 前記復調信号は、A/D変換器によってデジタル化され、かつ/または制御装置に供給され得ることを特徴とする請求項26〜32の1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10146286 | 2001-09-19 | ||
PCT/DE2002/003508 WO2003025515A1 (de) | 2001-09-19 | 2002-09-19 | Schaltung zur demodulation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005508589A true JP2005508589A (ja) | 2005-03-31 |
JP2005508589A5 JP2005508589A5 (ja) | 2005-12-22 |
JP4564258B2 JP4564258B2 (ja) | 2010-10-20 |
Family
ID=7699624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003529097A Expired - Fee Related JP4564258B2 (ja) | 2001-09-19 | 2002-09-19 | 復調回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7012462B2 (ja) |
EP (1) | EP1427997A1 (ja) |
JP (1) | JP4564258B2 (ja) |
DE (1) | DE10243632A1 (ja) |
WO (1) | WO2003025515A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8659306B2 (en) | 2008-10-15 | 2014-02-25 | Azoteq (Pty) Ltd | Parasitic capacitance cancellation in capacitive measurement applications |
WO2016138546A2 (en) | 2015-02-27 | 2016-09-01 | Azoteq (Pty) Ltd | Inductance sensing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238711A (ja) * | 1986-11-05 | 1988-10-04 | Mitsutoyo Corp | スイツチトキヤパシタ型信号検出回路 |
JPH0415516A (ja) * | 1990-05-09 | 1992-01-20 | Mitsutoyo Corp | 変位測定回路 |
JPH08145717A (ja) * | 1994-11-28 | 1996-06-07 | Nec Corp | 容量型センサの容量変化検出回路およびその検出方法 |
JP2001249028A (ja) * | 2000-03-02 | 2001-09-14 | Denso Corp | 信号処理装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3022252C2 (de) * | 1980-06-13 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Elektrische Filterschaltung zur Verarbeitung analoger Abtastsignale |
US4507625A (en) * | 1982-06-28 | 1985-03-26 | Gte Communications Systems Corporation | Switched capacitor AM modulator/demodulator |
DE3310339A1 (de) * | 1983-03-22 | 1984-09-27 | Siemens AG, 1000 Berlin und 8000 München | Als schalter-kondensator-(sc)-filter ausgebildete modulatorschaltung |
EP0402510B1 (de) * | 1989-06-15 | 1995-09-13 | Siemens Aktiengesellschaft | Verfahren und Netzwerkanordung zur Erzielung einer stetigen Änderung der Übertragungsfunktion eines adaptiven rekursiven Netzwerks zur Verarbeitung zeitdiskreter Signale |
DE4225968A1 (de) | 1992-08-06 | 1994-02-10 | Micro Epsilon Messtechnik | Berührungslos arbeitendes Wegmeßsystem und Verfahren zur berührungslosen Wegmessung |
GB9302881D0 (en) * | 1993-02-12 | 1993-03-31 | Pilkington Micro Electronics | Programmable switched capacitor circuit |
US5729163A (en) * | 1994-10-18 | 1998-03-17 | The Boeing Company | Synchronous AC to DC conversion of differential AC signals |
WO1998059216A1 (de) * | 1997-06-21 | 1998-12-30 | Micro-Epsilon Messtechnik Gmbh & Co. Kg | Wirbelstromsensor |
GB9823159D0 (en) * | 1998-10-22 | 1998-12-16 | Gill Michael J | Control apparatus |
US6356085B1 (en) * | 2000-05-09 | 2002-03-12 | Pacesetter, Inc. | Method and apparatus for converting capacitance to voltage |
-
2002
- 2002-09-19 DE DE10243632A patent/DE10243632A1/de not_active Ceased
- 2002-09-19 WO PCT/DE2002/003508 patent/WO2003025515A1/de active Application Filing
- 2002-09-19 JP JP2003529097A patent/JP4564258B2/ja not_active Expired - Fee Related
- 2002-09-19 EP EP02779108A patent/EP1427997A1/de not_active Withdrawn
-
2003
- 2003-08-27 US US10/648,957 patent/US7012462B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238711A (ja) * | 1986-11-05 | 1988-10-04 | Mitsutoyo Corp | スイツチトキヤパシタ型信号検出回路 |
JPH0415516A (ja) * | 1990-05-09 | 1992-01-20 | Mitsutoyo Corp | 変位測定回路 |
JPH08145717A (ja) * | 1994-11-28 | 1996-06-07 | Nec Corp | 容量型センサの容量変化検出回路およびその検出方法 |
JP2001249028A (ja) * | 2000-03-02 | 2001-09-14 | Denso Corp | 信号処理装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10243632A1 (de) | 2003-04-17 |
US7012462B2 (en) | 2006-03-14 |
WO2003025515A1 (de) | 2003-03-27 |
JP4564258B2 (ja) | 2010-10-20 |
EP1427997A1 (de) | 2004-06-16 |
US20040071245A1 (en) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4796605B2 (ja) | 距離区間測定回路 | |
JP2008275634A5 (ja) | ||
US7425821B2 (en) | Chopped Hall effect sensor | |
CN108027255B (zh) | 电子控制器件 | |
JP2005504286A5 (ja) | ||
EP2417702B1 (en) | Switched capacitor notch filter | |
EP1959562A1 (en) | Fully differential demodulator with variable gain and method for demodulating a signal | |
JP4030482B2 (ja) | I/q復調回路 | |
CN108027254B (zh) | 用于对测量变量进行测量的器件 | |
JPS5833565B2 (ja) | 位置制御装置 | |
WO2002088761A2 (en) | Apparatus and system for electrical power metering using digital integration | |
JP4564258B2 (ja) | 復調回路 | |
JP3212721B2 (ja) | 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するpll | |
EP3274729B1 (en) | System and method for ripple-free ac power determination | |
JP2002541692A (ja) | Ac駆動されるトランスデューサからの信号のデジタル位相感知整流 | |
US10830617B2 (en) | Control device and error correction methods | |
JP3357582B2 (ja) | 電磁流量計 | |
RU2452917C1 (ru) | Индуктивный измерительный преобразователь | |
CN114640317A (zh) | 斩波放大器电路和用于运行斩波放大器电路的方法 | |
CN116223885B (zh) | 一种电流采样电路 | |
JPH06120762A (ja) | 定インピーダンス移相器 | |
JP3378971B2 (ja) | 抵抗ブリッジ出力検出装置 | |
JP2008098906A (ja) | 浮動アクティブインダクタ | |
JP2005508589A5 (ja) | ||
JP2580122B2 (ja) | Fm復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |