JP2010533859A - 多チャネル容量検知回路 - Google Patents

Abstract

多チャネル容量検知回路において、１つ以上の容量型センサは、外部の変化に対応して容量が変化し、容量の変化に対応する容量変化信号をそれぞれ発生する。発振器は、容量変化信号を変調する搬送波を出力する。１つ以上の容量／電圧変換器は、搬送波により変調された容量変化信号をそれぞれ入力されて対応する電圧信号としてそれぞれ出力する。マルチプレクサは、電圧信号の入力を受けて電圧信号のうちいずれか１つの電圧信号を選択して順次出力する。ＡＤＣは、マルチプレクサから出力される電圧信号の入力を受けてデジタル電圧信号に変換して出力する。従って、１つ以上の容量型センサでそれぞれ発生した容量変化信号をマルチプレクサを用いて１つのＡＤＣに出力できる。その結果、多チャネル容量検知回路を小型化でき、消費電力を減少させることができる。
【選択図】 図２

Description

本発明は、多チャネル容量検知回路に関し、更に詳しくは、消費電力を減少させ、検知信頼度を向上させることができる多チャネル容量検知回路に関する。

通常、容量型センサは外部の変化によりキャパシタの容量が変化し、容量の変化に対応する容量変化信号を出力することで、外部の変化を検知する。容量検知回路は、容量型センサで発生した容量変化信号を検出する回路であって、容量変化信号をアナログ信号に処理する場合、容量変化信号が低周波であるため、ノイズを回避できない。従って、容量検知回路の検知信頼性が低下してしまう。

また、１つ以上の容量型センサで発生する容量変化信号をデジタル信号に処理するために１つ以上のアナログ／デジタルコンバータを利用する場合、容量検知回路のサイズが大型化し、１つ以上のアナログ／デジタルコンバータのそれぞれに電源を供給しなければならないので、消費電力が非常に多い。

そこで、本発明は上記事情に鑑みてなされたものであって、その目的は、消費電力を減少させ、検知信頼性を向上させることができる多チャネル容量検知回路を提供することにある。

前記のような目的を達成するための多チャネル容量検知回路は、１つ以上の容量型センサ、発振器、１つ以上の容量／電圧変換器、マルチプレクサ、及びＡＤＣを含む。

前記１つ以上の容量型センサは、外部の変化に対応して容量が変化し、前記容量の変化に対応する容量変化信号をそれぞれ発生する。前記発振器は、前記容量変化信号を変調する搬送波を出力する。前記１つ以上の容量／電圧変換器は、前記搬送波により変調された容量変化信号をそれぞれ入力されて前記変調された容量変化信号に対応する電圧信号をそれぞれ出力する。前記マルチプレクサは、前記電圧信号の入力を受けて前記電圧信号のうちいずれか１つの電圧信号を選択して順次出力する。前記ＡＤＣは、前記マルチプレクサから出力される電圧信号の入力を受けてデジタル電圧信号に変換して出力する。前記ＡＤＣは、オーバーサンプリングを行う。

前記１つ以上の容量型センサのそれぞれは、前記外部の変化に対する容量変化量が互いに異なる第１キャパシタ及び第２キャパシタを含む。前記発振器は、前記第１及び第２キャパシタと電気的に連結され、前記第１及び第２キャパシタに前記搬送波を出力する。

また、前記多チャネル容量検知回路は、前記発振器及び前記第２キャパシタと電気的に連結されたインバータを更に含む。前記インバータは、前記搬送波の入力を受けて逆相搬送波を前記第２キャパシタに出力する。

前記１つ以上の容量／電圧変換器のそれぞれは、演算増幅器及びキャパシタを含む。ここで、前記多チャネル容量検知回路は、前記演算増幅器の負の入力端と前記演算増幅器の出力端に電気的に連結され、一定間隔でオン／オフを繰り返してＤＣ経路を周期的に形成するスイッチを更に含む。

前記多チャネル容量検知回路は、前記ＡＤＣからの前記デジタル電圧信号を復調して復調電圧信号として出力するデジタル復調器を更に含む。また、多チャネル容量検知回路は、前記復調電圧信号の入力を受け、前記復調電圧信号を１／ｋのデシメーション比率でデシメーションして出力するデシメータを更に含む。

このような多チャネル容量検知回路によれば、１つ以上の容量型センサでそれぞれ発生した容量変化信号をマルチプレクサを用いて１つのＡＤＣに出力できる。従って、１つ以上の容量型センサでそれぞれ発生した容量変化信号を容易にデジタル電圧信号として検出できる。その結果、多チャネル容量検知回路を小型化でき、消費電力を減少させることができるという効果を奏する。

また、アナログ信号である容量変化信号をＡＤＣ、デジタル復調器及びデシメータを用いてデジタル信号に処理することで、ノイズを除去できる。その結果、多チャネル容量検知回路の検知信頼度を向上させることができる。

本発明の一実施形態による多チャネル容量検知回路のブロック図を示す図である。 本発明の一実施形態による多チャネル容量検知回路を示す図である。 図２に示す発振部及びインバータから出力される信号波形を示す図である。 図２に示すＡＤＣ及びデジタル復調器から出力される信号波形を示す図である。

以下、添付の図面を参照して本発明の好適な実施形態を更に詳細に説明する。但し、本発明はここで説明される実施形態に限定されず、多様な形態に応用されて変形されることもできる。むしろ、下記の実施形態は、本発明により開示される技術思想を更に明確にし、更には本発明の属する分野において通常の知識を有する当業者に本発明の技術思想が十分に理解され得るように提供されるものである。従って、本発明の範囲が下記で詳述する実施形態により限定されるものとして解釈されてはならない。また、下記の実施形態と共に提示された図面において、各領域の大きさは明確な説明を強調するために簡略化又は多少誇張されたものであって、図面上において同じ参照番号は同じ構成要素を示す。

図１は、本発明の一実施形態による多チャネル容量検知回路のブロック図を示す図である。

図１を参照すれば、本発明の一実施形態による多チャネル容量検知回路１００は、１つ以上の容量型センサＣＳ１〜ＣＳｎ、発振器１０、１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎ、マルチプレクサ(以下、「ＭＵＸ」)５０、及びＡＤＣ６０を含む。

前記１つ以上の容量型センサＣＳ１〜ＣＳｎは、外部の変化に対応して容量が変化するキャパシタ（図示せず、図２参照）をそれぞれ含み、前記容量の変化に対応する容量変化信号を発生する。前記１つ以上の容量型センサＣＳ１〜ＣＳｎは、外部の変化、例えば、外部の温度及び圧力などの変化を前記キャパシタの容量変化信号として発生する。従って、前記容量変化信号を検出して外部の変化を容易に検知できる。

前記発振器１０は、前記容量変化信号を高周波に変調する搬送波ＣＦ１を出力する。前記１つ以上の容量型センサＣＳ１〜ＣＳｎで発生した容量変化信号は前記搬送波ＣＦ１によって高周波に変調される。従って、低周波で発生するノイズを防止できる。一例として、前記発振器１０は、チョッパ 発振器（Ｃｈｏｐｐｅｒ Ｏｓｉｌｌａｔｏｒ）からなることができる。本発明の実施形態において、前記発振器１０は矩形波を前記搬送波ＣＦ１として出力する。

前記多チャネル容量検知回路１００は、前記１つ以上の容量型センサＣＳ１〜ＣＳｎでそれぞれ発生した容量変化信号を前記電圧信号ＶＳ１〜ＶＳｎとして検出するために前記１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎを備える。前記１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎは、前記変調された容量変化信号ＭＣＶ１〜ＭＣＶｎをそれぞれ入力され、前記変調された容量変化信号ＭＣＶ１〜ＭＣＶｎを前記電圧信号ＶＳ１〜ＶＳｎに変換してそれぞれ出力する。前記１つ以上の容量型センサＣＳ１〜ＣＳｎの個数と前記１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎの個数は対応する。

前記ＭＵＸ５０は、前記電圧信号ＶＳ１〜ＶＳｎの入力を受け、前記電圧信号ＶＳ１〜ＶＳｎのうちいずれか１つの電圧信号を選択して順次出力する。本発明の実施形態において、前記ＭＵＸ５０は、前記１つ以上の容量型センサＣＳ１〜ＣＳｎの順序に対応して前記入力された電圧信号ＶＳ１〜ＶＳｎのうちいずれか１つの電圧信号を選択して出力する。

前記ＡＤＣ６０は、前記ＭＵＸ５０から出力される電圧信号ＶＳ１〜ＶＳｎの入力を受け、前記入力された電圧信号ＶＳ１〜ＶＳｎをデジタル電圧信号ＤＶ１〜ＤＶｎに変換して出力する。前記ＡＤＣ６０は、前記ＭＵＸ５０からの電圧信号ＶＳ１〜ＶＳｎを２倍サンプリング又は数十ＫＨｚ以上の速度でオーバーサンプリングを行う。

前記多チャネル容量検知回路１００は、前記ＡＤＣ６０からの前記デジタル電圧信号ＤＶ１〜ＤＶｎの入力を受けて復調電圧信号ＤＤＶ１〜ＤＤＶｎとして出力するデジタル復調器７０を更に含む。前記デジタル復調器７０は、前記デジタル電圧信号ＤＶ１〜ＤＶｎから前記搬送波ＣＦ１及び逆相搬送波ＣＦ２を除去して前記デジタル電圧信号ＤＶ１〜ＤＶｎを包絡線（Ｅｎｖｅｌｏｐｅ）信号に変換する。

このように、１つ以上の容量型センサＣＳ１〜ＣＳｎを前記ＭＵＸ５０を用いて１つのＡＤＣ６０に連結することで、１つ以上の容量型センサＣＳ１〜ＣＳｎでそれぞれ発生した容量変化信号を１つのＡＤＣ６０でデジタル電圧信号ＤＶ１〜ＤＶｎに変換できる。従って、前記多チャネル容量検知回路１００を小型化でき、１つ以上の容量型センサＣＳ１〜ＣＳｎを１つ以上のＡＤＣにそれぞれ連結する場合よりも消費電力を減少させることができる。

また、デジタル復調器７０を用いて前記デジタル電圧信号ＤＶ１〜ＤＶｎを復調することで、既存のアナログ復調器で発生するノイズの増加及びオフセットを除去できる。本発明の一例として、前記デジタル復調器７０は前記搬送波ＣＦ１の周期と同一の周期で前記デジタル電圧信号ＤＶ１〜ＤＶｎに＋１及び−１を順次乗じて復調電圧信号ＤＤＶ１〜ＤＤＶｎとして出力する。

前記多チャネル容量検知回路１００は、前記復調電圧信号ＤＤＶ１〜ＤＤＶｎの入力を受け、前記復調電圧信号ＤＤＶ１〜ＤＤＶｎを１／ｋのデシメーション比率でデシメーションするデシメータ（Ｄｅｃｉｍａｔｏｒ）８０を更に含む。前記デシメータ８０は、オーバーサンプリングされた前記復調電圧信号ＤＤＶ１〜ＤＤＶｎを周期的にｋ個毎に束ねて平均化して１つの出力電圧Ｖｏｕｔとして出力する。前記デシメータ８０により前記復調電圧信号ＤＤＶ１〜ＤＤＶｎの有効ビット数を増加させることができる。従って、ホワイトノイズレベル（Ｗｈｉｔｅ ｎｏｉｓｅ ｌｅｖｅｌ）を低減し、出力電圧Ｖｏｕｔの信号対雑音比（Ｓｉｇｎａｌ-ｔｏ-Ｎｏｉｓｅ Ｒａｔｉｏ、ＳＮＲ）を高めることができる。前記容量変化信号は一般に周波数が数百Ｈｚの低周波信号であるので、このようなデシメーションを通じてＳＮＲを高めることができる。

図２は、本発明の一実施形態による多チャネル容量検知回路を示す図である。図２に示す構成要素のうち、図１に示す構成要素と同じ構成要素については同じ参照番号を付し、それについての具体的な説明は省略する。

図２を参照すれば、多チャネル容量検知回路１００は、１つ以上の容量型センサＣＳ１〜ＣＳｎ、発振器１０、１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎ、ＭＵＸ５０、ＡＤＣ６０、デジタル復調器７０及びデシメータ８０を含む。

本実施形態において、前記１つ以上の容量型センサＣＳ１〜ＣＳｎのそれぞれは外部の変化に対応して容量が変化する第１キャパシタＣ１及び第２キャパシタＣ２を含む。前記１つ以上の容量型センサＣＳ１〜ＣＳｎは、前記外部の変化に対応する前記第１及び第２キャパシタＣ１、Ｃ２の容量変化が互いに異なる差動型の容量型センサである。従って、前記第１及び第２キャパシタＣ１、Ｃ２の容量変化量が互いに異なるので、前記外部の変化に対する前記１つ以上の容量型センサＣＳ１〜ＣＳｎそれぞれの全体の容量変化量が相対的に大きくなる。従って、前記１つ以上の容量型センサＣＳ１〜ＣＳｎは、僅かな外部の変化にも対応する容量変化信号として検出できるので、前記多チャネル容量検知回路１００の精度が向上する。

前記発振器１０は、前記第１及び第２キャパシタＣ１、Ｃ２と電気的に連結され、前記第１及び第２キャパシタＣ１、Ｃ２に搬送波ＣＦ１を出力する。また、前記多チャネル容量検知回路１００は、前記発振器１０及び前記第２キャパシタＣ２と電気的に連結されたインバータ２０を更に含む。前記インバータ２０は、前記発振器１０から出力される前記搬送波ＣＦ１の入力を受けて前記搬送波ＣＦ１と逆相(Ａｎｔｉ-ｐｈａｓｅ)である逆相搬送波ＣＦ２を前記第２キャパシタＣＦ２に出力する。本実施形態において、差動型の容量型センサＣＳ１〜ＣＳｎの容量変化信号を前記搬送波ＣＦ１及び逆相搬送波ＣＦ２に変調することで、１／ｆノイズなど低周波ノイズ及び共通モードノイズを除去できる。

前記第１及び第２キャパシタＣ１、Ｃ２でそれぞれ発生した第１及び第２容量変化信号は、前記搬送波及び逆相搬送波ＣＦ１、ＣＦ２によりそれぞれ変調され、前記変調された容量変化信号ＭＣＶ１として合成される。従って、前記１つ以上の容量型センサＣＳ１〜ＣＳｎは、変調された容量変化信号ＭＣＶ１〜ＭＣＶｎをそれぞれ発生する。

前記１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎのそれぞれは、演算増幅器ＡＭＰ及び第３キャパシタＣ３を含む。前記演算増幅器ＡＭＰ及び第３キャパシタＣ３は並列連結され、前記演算増幅器ＡＭＰの負の入力端は前記１つ以上の容量型センサＣＳ１〜ＣＳｎのそれぞれの出力端と前記第３キャパシタＣ３の一端と連結される。前記演算増幅器ＡＭＰの出力端は、前記第３キャパシタＣ３の他端と前記ＭＵＸ５０の入力端に連結される。また、前記演算増幅器ＡＭＰの正の入力端は基準電圧発生部３０に連結されて基準電圧にバイアスされる。

前記多チャネル容量検知回路１００は、前記１つ以上の容量／電圧変換器ＣＶＣ１〜ＣＶＣｎの両端にそれぞれ電気的に連結され、一定間隔でオン／オフを繰り返すスイッチ４０をそれぞれ含む。前記スイッチ４０の一端は前記演算増幅器ＡＭＰの負の入力端及び第３キャパシタＣ３の一端と連結され、前記スイッチ４０の他端は前記演算増幅器ＡＭＰの出力端及び前記第３キャパシタＣ３の他端と連結される。

前記スイッチ４０がオフされるとき、前記変調された容量変化信号ＭＣＶ１〜ＭＣＶｎは、前記１つ以上の容量電圧変換器ＣＶＣ１〜ＣＶＣｎを通じてそれぞれ増幅されて前記電圧信号ＶＳ１〜ＶＳｎに変換される。一方、前記スイッチ４０がオンされるとき、前記スイッチ４０は前記演算増幅器ＡＭＰの負の入力端と出力端の電圧を同一に維持するバッファとしての役割を果たして前記演算増幅器ＡＭＰの負の入力端にＤＣ経路を形成する。従って、前記演算増幅器ＡＭＰの負の入力端が供給電圧又は接地電圧で飽和する現象を防止して、前記多チャネル容量検知回路１００の安全性を向上させることができる。

前記演算増幅器ＡＭＰを介して出力された前記電圧信号ＶＳ１〜ＶＳｎは、前記ＭＵＸ５０、前記ＡＤＣ６０、前記デジタル復調器７０及びデシメータ８０を順次経て出力電圧Ｖｏｕｔとして出力される。

図３は、図２に示す発振部及びインバータから出力される信号波形図を示す図であり、図４は、図２に示すＡＤＣ及びデジタル復調器から出力される信号波形を示す図である。

図３を参照すれば、第１波形Ｗ１は前記発振器１０から出力される搬送波ＣＦ１の一形態を示し、第２波形Ｗ２は前記インバータ２０から出力される逆相搬送波ＣＦ２の一形態を示す。本実施形態において、前記第１及び第２波形Ｗ１、Ｗ２は矩形波であり、時間Ｓ軸を基準として位相が互いに反対となる。一方、縦軸は電圧Ｖを示す。

図４を参照すれば、第３波形Ｗ３は、図３Ａに示す第１及び第２波形Ｗ１、Ｗ２を用いて前記容量変化信号を変調した場合。前記ＡＤＣ６０から出力されるデジタル電圧信号ＤＶ１〜ＤＶｎのうちいずれか１つのデジタル電圧信号の一形態を示す。

第４波形Ｗ４は、前記第３波形Ｗ３をデジタル復調器７０を用いて復調した場合、前記デジタル復調器７０から出力される復調電圧信号ＤＤＶ１〜ＤＤＶｎのうちいずれか１つの復調電圧信号の一形態を示す。前記第４波形Ｗ４は、前記搬送波ＣＦ１の周期、即ち、前記第１波形Ｗ１の周期と同一の周期で前記第３波形Ｗ３に＋１及び−１を順次乗じて得る。前記第３波形Ｗ３に＋１を乗じる場合、前記第４波形Ｗ４の位相は前記第３波形Ｗ３の位相と同一である。反面、前記第３波形Ｗ３に−１を乗じる場合、前記第４波形Ｗ４の位相は前記第３波形Ｗ３の位相と時間Ｓ軸に対して対称をなす逆相となる。

このような多チャネル容量検知回路によれば、１つ以上の容量型センサでそれぞれ発生した容量変化信号をマルチプレクサを用いて１つのＡＤＣに出力できる。従って、１つ以上の容量型センサでそれぞれ発生した容量変化信号を容易にデジタル電圧信号として検出できる。その結果、多チャネル容量検知回路を小型化でき、消費電力を減少させることができる。

また、アナログ信号である容量変化信号をＡＤＣ、デジタル復調器及びデシメータを用いてデジタル信号に処理することで、ノイズを除去できる。その結果、多チャネル容量検知回路の検知信頼度を向上させることができる。

これまで本発明についてその一部の実施形態を中心に詳察した。本発明の属する技術分野において通常の知識を有する者は本発明の本質的な特性から逸脱しない範囲内で変形された形態で具現され得ることを理解できる。

１０…発振器、２０…インバータ、４０…スイッチ、５０…マルチプレクサ、６０…ＡＤＣ、７０…デジタル復調器、８０…デシメータ、１００…多チャネル容量検知回路、ＣＦ１…搬送波、ＣＦ２…逆相搬送波、ＣＳ１〜ＣＳｎ…１つ以上の容量型センサ、ＣＶ１〜ＣＶｎ…容量電圧変換器。

Claims (12)

1. 外部の変化に対応して容量が変化し、前記容量の変化に対応する容量変化信号をそれぞれ発生する１つ以上の容量型センサと、
   前記容量変化信号を変調する搬送波を出力する発振器と、
   前記搬送波により変調された容量変化信号をそれぞれ入力されて前記変調された容量変化信号に対応する電圧信号をそれぞれ出力する１つ以上の容量／電圧変換器と、
   前記電圧信号の入力を受けて前記電圧信号のうちいずれか１つの信号を選択して順次出力するマルチプレクサと、
   前記マルチプレクサから出力される電圧信号の入力を受けてデジタル電圧信号に変換して出力するＡＤＣと
   を含むことを特徴とする多チャネル容量検知回路。
2. 前記１つ以上の容量型センサのそれぞれは、
   前記外部の変化に対する容量変化量が互いに異なる第１及び第２キャパシタを含むことを特徴とする請求項１に記載の多チャネル容量検知回路。
3. 前記発振器は、
   前記第１及び第２キャパシタと電気的に連結され、前記第１及び第２キャパシタに前記搬送波を出力することを特徴とする請求項２に記載の多チャネル容量検知回路。
4. 前記発振器は、チョッパ発振器であることを特徴とする請求項３に記載の多チャネル容量検知回路。
5. 前記搬送波は、矩形波であることを特徴とする請求項４に記載の多チャネル容量検知回路。
6. 前記発振器及び前記第２キャパシタと電気的に連結され、前記搬送波の入力を受け、前記搬送波の位相と反対の位相を有する逆相搬送波を前記第２キャパシタに出力するインバータを更に含むことを特徴とする請求項４に記載の多チャネル容量検知回路。
7. 前記１つ以上の容量／電圧変換器のそれぞれは、
   演算増幅器及びキャパシタを含むことを特徴とする請求項１に記載の多チャネル容量検知回路。
8. 前記演算増幅器の負の入力端と前記演算増幅器の出力端に電気的に連結され、一定間隔でオン／オフを繰り返すスイッチを更に含むことを特徴とする請求項７に記載の多チャネル容量検知回路。
9. 前記ＡＤＣからの前記デジタル電圧信号を復調して復調電圧信号として出力するデジタル復調器を更に含むことを特徴とする請求項１に記載の多チャネル容量検知回路。
10. 前記デジタル復調器は、
    前記搬送波の周期と同一の周期で前記復調電圧信号に＋１及び−１を順次乗じることを特徴とする請求項９に記載の多チャネル容量検知回路。
11. 前記ＡＤＣは、オーバーサンプリングを行うことを特徴とする請求項９に記載の多チャネル容量検知回路。
12. 前記復調電圧信号の入力を受け、前記復調電圧信号を１／ｋのデシメーション比率でデシメーションして出力するデシメータを更に含むことを特徴とする請求項１１に記載の多チャネル容量検知回路。

Images