JP4033701B2 - 信号インターフェース - Google Patents
信号インターフェース Download PDFInfo
- Publication number
- JP4033701B2 JP4033701B2 JP2002112045A JP2002112045A JP4033701B2 JP 4033701 B2 JP4033701 B2 JP 4033701B2 JP 2002112045 A JP2002112045 A JP 2002112045A JP 2002112045 A JP2002112045 A JP 2002112045A JP 4033701 B2 JP4033701 B2 JP 4033701B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- circuit
- reference clock
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、異なる電圧で動作する回路を高電圧障壁を介して絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースに関する。
【０００２】
【従来の技術】
従来、異なる電圧で動作する電気回路間での信号の有線伝送においては、望ましくないレベルの信号の歪み，減衰又はその他の劣化を伴わないように、電気回路の少なくとも一方のインターフェース構成において、絶縁トランスやフォトカプラを採用して、電気回路間での分離・絶縁を確保する方式が知られている。しかし、かかる方式では、通常、使用する部品が大型で嵩張り、また、比較的高価であるという問題がある。
【０００３】
この問題を解消する信号インターフェースとしては、例えば特開平７−３０７７０８号公報に開示されるように、絶縁トランスやフォトカプラを採用せず、シグマデルタ変調を用いて、容量性分離障壁を経て信号を通信するものが知られているが、今なお、異なる電圧で動作する回路を絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースの構成としては、本体の更なる小型化及び低コスト化を実現し得るものが求められている。
【０００４】
【発明が解決しようとする課題】
本発明は、本体の更なる小型化及び低コスト化を実現し得る信号インターフェースを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本願の請求項１に係る発明は、異なる電圧で動作する回路を高電圧障壁を介して絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースにおいて、
アナログ信号を上記電圧障壁を通過可能であるパルス信号に変調する変調ブロックと、
上記パルス信号を出力信号としてのアナログ信号に復調する復調ブロックと、
上記パルス信号を通過させる上記高電圧障壁として、上記変調ブロックと復調ブロックとを接続する容量コンデンサと、
を有し、
上記変調ブロックは、
上記変調を行うための所定の基準クロック信号に同期して、上記アナログ信号のサンプリングを行って出力する第１サンプルホールド回路と、
上記基準クロック信号から所定の第１三角波信号を生成して出力する第１三角波発生回路と、
上記第１サンプルホールド回路からの出力信号と該第１三角波信号との電圧比較を行い、該比較結果を示す信号を生成して出力する電圧比較回路と、
上記基準クロック信号に同期させて、該電圧比較回路からの出力信号を対応する上記容量コンデンサへ上記パルス信号として出力する第１論路回路と、
を備え、
上記復調ブロックは、
上記容量コンデンサを介して入力された上記基準クロック信号と、上記容量コンデンサを介して入力された上記第１論理回路からのパルス信号との位相差を示すパルス信号である位相差信号を生成して出力する第２論理回路と、
上記容量コンデンサを介して入力された上記基準クロック信号から所定の第２三角波信号を生成して出力する第２三角波発生回路と、
上記位相差信号に同期して、該第２三角波信号のサンプリングを行って出力する第２サンプルホールド回路と、
上記容量コンデンサを介して入力された上記基準クロック信号に同期して、該第２サンプルホールド回路からの出力信号のサンプリングを行って出力する第３サンプルホールド回路と、
該第３サンプルホールド回路からの出力信号の高域成分を除去して出力するローパスフィルタと、
を備えることを特徴としたものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
図１は、本発明の実施の形態に係る信号インターフェースを示している。この信号インターフェース１は、モデム，電話，商用電源利用の通信機器等の有線通信分野に用いられ、信号の有線伝送を行うために互いに接続される装置の少なくともいずれか一方に組み込まれるもので、両装置において互いに異なる電圧で動作する電気回路間での絶縁を確保しつつ、正常な信号伝送を実現するように動作する。信号インターフェース１は、基本構成として、変調ブロック１０と、変調ブロックの信号出力側に隣接する高電圧障壁ブロック２０と、高電圧障壁ブロック２０とその信号入力側で隣接する復調ブロック３０とを有しており、以下、各ブロックの構成及び動作について説明する。
【０００８】
変調ブロック
変換ブロック１０は、Ｄ／Ａコンバータ１１（図では「Ｄ／Ａ」とのみ表記）と、第１サンプル・ホールド回路１２と、三角波発生回路１３と、コンパレータ１４と、ＡＮＤゲート１５とから構成されており、その基本動作として、アナログ信号を、基準クロック信号を用いて、高電圧障壁ブロック２０を通過するパルス信号に変換する。
【０００９】
図２の（ａ）〜（ｅ）は、かかる構成を備えた変調ブロック１０の各ポイントで得られる各種信号波形のタイミングチャートをあらわす。（ａ）は、クロック信号ＳＣＬＫ１の波形、（ｂ）は、アナログ信号ＡＳＩＧとそれがサンプリングされてなるサンプル・ホールド信号ＳＨ１の波形、（ｃ）は、互いに重ね合わせられた三角波信号ＣＳＩＧとサンプル・ホールド信号ＳＨ１の波形、（ｄ）は、コンパレータ１４からの判定出力信号ＤＳＩＧ１の波形、また、（ｅ）は、ＡＮＤゲートから出力されるクロック信号ＳＣＬＫ２の波形をあらわす。
【００１０】
第１サンプル・ホールド回路１２では、基準クロック信号ＳＣＬＫ１と、Ｄ／Ａコンバータ１１からのアナログ信号ＡＳＩＧとが入力される。このアナログ信号ＡＳＩＧは、破線で示す曲線波形を有している。第１サンプル・ホールド回路１２では、基準クロック信号ＳＣＬＫ１に同期してアナログ信号ＡＳＩＧがサンプリングされ、その電圧が保持され、その保持電圧がサンプル・ホールド信号ＳＨ１として出力される。このサンプル・ホールド信号ＳＨ１は、段状の波形を有している。
【００１１】
三角波発生回路１３では、基準クロック信号ＳＣＬＫ１が入力され、ＳＣＬＫ１と同期した三角波形信号ＣＳＩＧ１が生成される。
コンパレータ１４では、第１サンプル・ホールド回路１２からのサンプル・ホールド信号ＳＨ１と三角波発生回路１３からの三角波形信号ＣＳＩＧ１とが入力され、これら信号の電圧が比較され、判定出力信号ＤＳＩＧ１が出力される。
【００１２】
ＡＮＤゲート１５では、クロック信号ＳＣＬＫ１とコンパレータ１４からの出力信号ＤＳＩＧ１とが入力され、ＳＣＬＫ１とＤＳＩＧ１とが論理積されて、信号ＳＣＬＫ２が生成される。このＳＣＬＫ２は、基準クロック信号ＳＣＬＫ１がアナログ信号の振幅に基づき変換されてなる遅延時間をあらわす信号である。
【００１３】
変調ブロック１０からは、以上の信号制御プロセスを経由することにより生成された信号ＳＣＬＫ２と、基準クロック信号ＳＣＬＫ１とが、それぞれ、別のライン経由で、高電圧障壁ブロック２０へ出力される。
【００１４】
高電圧障壁ブロック
高電圧障壁ブロック２０は、容量コンデンサＣＡＰ１と容量コンデンサＣＡＰ２とが互いに並列に配置されて構成されている。この高電圧障壁ブロック２０では、容量コンデンサＣＡＰ１に、変調ブロック１０からの基準クロック信号ＳＣＬＫ１が入力され、また、容量コンデンサＣＡＰ２には、ＡＮＤゲート１５から出力されたＳＣＬＫ２が入力される。信号ＳＣＬＫ１，ＳＣＬＫ２はパルス信号であるため、これらは、容量コンデンサＣＡＰ１，ＣＡＰ２を通過して、復調ブロック３０へ伝送される。
【００１５】
復調ブロック
復調ブロック３０は、ＸＯＲゲート３１と、三角波発生回路３２と、第２サンプル・ホールド回路３３と、第３サンプル・ホールド回路３４と、ローパスフィルタ（図では「ＬＰＦ」と表記）３５とから構成されており、その基本動作として、変調ブロック１０から送られてきたパルス信号を、変調前のアナログ信号に変換する。
【００１６】
図３の（ａ）〜（ｇ）は、かかる構成を備えた復調ブロック３０の各ポイントで得られる各種信号波形のタイミングチャートをあらわす。（ａ）は、基準クロック信号ＳＣＬＫ１の波形、（ｂ）は、ＡＮＤゲート１５からの出力信号ＳＣＬＫ２の波形、（ｃ）は、ＸＯＲゲート３１によりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形、（ｄ）は、三角波信号ＣＳＩＧ２の波形、（ｅ）は、サンプル・ホールド信号ＳＨ２の波形、（ｆ）は、サンプル・ホールド信号ＳＨ３の波形、（ｇ）は、出力信号ＳＩＧＯＵＴの波形をあらわしている。
【００１７】
ＸＯＲゲート３１では、それぞれ容量コンデンサＣＡＰ１，ＣＡＰ２を経由して伝送されてきた信号ＳＣＬＫ１，ＳＣＬＫ２が入力され、これら信号が排他的論理和されて、両信号の位相差信号であるＤＣＬＫ３が出力される。
【００１８】
三角波発生回路３２では、基準クロック信号ＳＣＬＫ１が入力され、変調ブロック１０に含まれる三角波発生回路１３と同様に、ＳＣＬＫ１と同期した三角波形信号ＣＳＩＧ２が生成される。
【００１９】
第２サンプル・ホールド回路３３では、ＸＯＲゲート３１から出力された位相差信号ＤＣＬＫ３と三角波信号ＣＳＩＧ２とが入力され、信号ＤＣＬＫ３の立上がりで信号ＣＳＩＧ２がサンプリングされて、その電圧が保持され、その保持電圧がＳＨ２として出力される。
【００２０】
第３サンプル・ホールド回路３４では、第２サンプル・ホールド回路３３からの出力信号ＳＨ２と基準クロック信号ＳＣＬＫ１とが入力され、信号ＳＣＬＫ１の立下がりに同期して信号ＳＨ２がサンプリングされて、その電圧が保持され、その保持電圧がＳＨ３として出力される。
【００２１】
ローパスフィルタ３５では、入力される信号ＳＨ３から高域成分が除去されることにより、低周波信号が生成され、変調ブロック１０で変調される前と同等のアナログ信号が出現する。
【００２２】
このように、信号インターフェース１では、信号伝送動作を維持しつつ、容量コンデンサＣＡＰ１及びＣＡＰ２のみで、異なる電圧で動作する回路を絶縁する高電圧障壁を構成することができ、信号インターフェース１の更なる小型化及び低コスト化を実現することができる。また、小さな容量値のコンデンサＣＡＰ１及びＣＡＰ２を用いた場合には、かかるコンデンサによる結合で信号を伝送することにより、従来に比べ、消費電流が小さく、信号歪みも小さくなり、安定した高速伝送が可能である。
【００２３】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【００２４】
例えば、前述した実施の形態では、変調ブロック１０内に、Ｄ／Ａコンバータ１１が設けられたが、信号インターフェース１へアナログ信号が入力されてくる場合には、特に設けられる必要はない。
【００２５】
また、容量コンデンサＣＡＰ１，ＣＡＰ２の容量値を小さくした場合には、信号ＳＣＬＫ１及びＳＣＬＫ２は、それぞれ、図５の（ａ）及び（ｂ）に示すようになるが、この場合にも、ＸＯＲゲート３１からの出力としては、図５の（ｃ）に示すような波形を有する信号が得られる。
【００２６】
更に、図１に示す形態では、ＸＯＲゲート３１が用いられるが、これに限定されることなく、図４に示すようなＮＯＲゲート４１及び４２からなる構成を用いてもよい。この構成では、ＮＯＲゲート４１，４２に、それぞれＳＣＬＫ１，ＳＣＬＫ２が入力されるとともに、他方のゲートからの出力信号が入力され、ＮＯＲゲート４２からの出力信号が、ＤＣＬＫ３として以降の回路に出力されるようになっている。この場合にも、ＸＯＲゲート３１が用いられる場合と同様に、位相差信号が容易に検出される。
【００２７】
【発明の効果】
以上の説明から明らかなように、本願の請求項１及び２に係る発明によれば、容量コンデンサのみを用いて、異なる電圧で動作する回路を絶縁する高電圧障壁が構成されるため、信号インターフェースの更なる小型化及び低コスト化を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る信号インターフェースの構成を示す図である。
【図２】 （ａ）基準クロック信号ＳＣＬＫ１の波形を示す。
（ｂ）アナログ信号ＡＳＩＧ及びサンプル・ホールド信号ＳＨ１の波形を示す。
（ｃ）互いに重ね合わせられた三角波信号ＣＳＩＧ及びサンプル・ホールド信号ＳＨ１の波形を示す。
（ｄ）コンパレータから出力される判定出力信号ＤＳＩＧ１の波形を示す。
（ｅ）ＡＮＤゲートからの出力信号ＳＣＬＫ２の波形を示す。
【図３】 （ａ）基準クロック信号ＳＣＬＫ１の波形を示す。
（ｂ）ＡＮＤゲートからの出力信号ＳＣＬＫ２の波形を示す。
（ｃ）ＸＯＲゲートによりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形を示す。
（ｄ）三角波信号ＣＳＩＧ２の波形を示す。
（ｅ）サンプル・ホールド信号ＳＨ２の波形を示す。
（ｆ）サンプル・ホールド信号ＳＨ３の波形を示す。
（ｇ）出力信号ＳＩＧＯＵＴの波形を示す。
【図４】 ＸＯＲゲートの代用となる構成を示す回路図である。
【図５】 （ａ）コンデンサの容量が小さい場合における信号ＳＣＬＫ１の波形を示す。
（ｂ）コンデンサの容量が小さい場合における信号ＳＣＬＫ２の波形を示す。
（ｃ）ＸＯＲゲートによりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形を示す。
【符号の説明】
１…信号インターフェース
１０…変調ブロック
１１…Ｄ／Ａコンバータ
１２…第１サンプル・ホールド回路
１３…三角波発生回路
１４…コンパレータ
１５…ＡＮＤゲート
２０…高電圧障壁ブロック
２１，２２…容量コンデンサ
３０…復調ブロック
３１…ＸＯＲゲート
３２…三角波発生回路
３３…第２サンプル・ホールド回路
３４…第３サンプル・ホールド回路
３５…ローパスフィルタ
【発明の属する技術分野】
本発明は、異なる電圧で動作する回路を高電圧障壁を介して絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースに関する。
【０００２】
【従来の技術】
従来、異なる電圧で動作する電気回路間での信号の有線伝送においては、望ましくないレベルの信号の歪み，減衰又はその他の劣化を伴わないように、電気回路の少なくとも一方のインターフェース構成において、絶縁トランスやフォトカプラを採用して、電気回路間での分離・絶縁を確保する方式が知られている。しかし、かかる方式では、通常、使用する部品が大型で嵩張り、また、比較的高価であるという問題がある。
【０００３】
この問題を解消する信号インターフェースとしては、例えば特開平７−３０７７０８号公報に開示されるように、絶縁トランスやフォトカプラを採用せず、シグマデルタ変調を用いて、容量性分離障壁を経て信号を通信するものが知られているが、今なお、異なる電圧で動作する回路を絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースの構成としては、本体の更なる小型化及び低コスト化を実現し得るものが求められている。
【０００４】
【発明が解決しようとする課題】
本発明は、本体の更なる小型化及び低コスト化を実現し得る信号インターフェースを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本願の請求項１に係る発明は、異なる電圧で動作する回路を高電圧障壁を介して絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースにおいて、
アナログ信号を上記電圧障壁を通過可能であるパルス信号に変調する変調ブロックと、
上記パルス信号を出力信号としてのアナログ信号に復調する復調ブロックと、
上記パルス信号を通過させる上記高電圧障壁として、上記変調ブロックと復調ブロックとを接続する容量コンデンサと、
を有し、
上記変調ブロックは、
上記変調を行うための所定の基準クロック信号に同期して、上記アナログ信号のサンプリングを行って出力する第１サンプルホールド回路と、
上記基準クロック信号から所定の第１三角波信号を生成して出力する第１三角波発生回路と、
上記第１サンプルホールド回路からの出力信号と該第１三角波信号との電圧比較を行い、該比較結果を示す信号を生成して出力する電圧比較回路と、
上記基準クロック信号に同期させて、該電圧比較回路からの出力信号を対応する上記容量コンデンサへ上記パルス信号として出力する第１論路回路と、
を備え、
上記復調ブロックは、
上記容量コンデンサを介して入力された上記基準クロック信号と、上記容量コンデンサを介して入力された上記第１論理回路からのパルス信号との位相差を示すパルス信号である位相差信号を生成して出力する第２論理回路と、
上記容量コンデンサを介して入力された上記基準クロック信号から所定の第２三角波信号を生成して出力する第２三角波発生回路と、
上記位相差信号に同期して、該第２三角波信号のサンプリングを行って出力する第２サンプルホールド回路と、
上記容量コンデンサを介して入力された上記基準クロック信号に同期して、該第２サンプルホールド回路からの出力信号のサンプリングを行って出力する第３サンプルホールド回路と、
該第３サンプルホールド回路からの出力信号の高域成分を除去して出力するローパスフィルタと、
を備えることを特徴としたものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
図１は、本発明の実施の形態に係る信号インターフェースを示している。この信号インターフェース１は、モデム，電話，商用電源利用の通信機器等の有線通信分野に用いられ、信号の有線伝送を行うために互いに接続される装置の少なくともいずれか一方に組み込まれるもので、両装置において互いに異なる電圧で動作する電気回路間での絶縁を確保しつつ、正常な信号伝送を実現するように動作する。信号インターフェース１は、基本構成として、変調ブロック１０と、変調ブロックの信号出力側に隣接する高電圧障壁ブロック２０と、高電圧障壁ブロック２０とその信号入力側で隣接する復調ブロック３０とを有しており、以下、各ブロックの構成及び動作について説明する。
【０００８】
変調ブロック
変換ブロック１０は、Ｄ／Ａコンバータ１１（図では「Ｄ／Ａ」とのみ表記）と、第１サンプル・ホールド回路１２と、三角波発生回路１３と、コンパレータ１４と、ＡＮＤゲート１５とから構成されており、その基本動作として、アナログ信号を、基準クロック信号を用いて、高電圧障壁ブロック２０を通過するパルス信号に変換する。
【０００９】
図２の（ａ）〜（ｅ）は、かかる構成を備えた変調ブロック１０の各ポイントで得られる各種信号波形のタイミングチャートをあらわす。（ａ）は、クロック信号ＳＣＬＫ１の波形、（ｂ）は、アナログ信号ＡＳＩＧとそれがサンプリングされてなるサンプル・ホールド信号ＳＨ１の波形、（ｃ）は、互いに重ね合わせられた三角波信号ＣＳＩＧとサンプル・ホールド信号ＳＨ１の波形、（ｄ）は、コンパレータ１４からの判定出力信号ＤＳＩＧ１の波形、また、（ｅ）は、ＡＮＤゲートから出力されるクロック信号ＳＣＬＫ２の波形をあらわす。
【００１０】
第１サンプル・ホールド回路１２では、基準クロック信号ＳＣＬＫ１と、Ｄ／Ａコンバータ１１からのアナログ信号ＡＳＩＧとが入力される。このアナログ信号ＡＳＩＧは、破線で示す曲線波形を有している。第１サンプル・ホールド回路１２では、基準クロック信号ＳＣＬＫ１に同期してアナログ信号ＡＳＩＧがサンプリングされ、その電圧が保持され、その保持電圧がサンプル・ホールド信号ＳＨ１として出力される。このサンプル・ホールド信号ＳＨ１は、段状の波形を有している。
【００１１】
三角波発生回路１３では、基準クロック信号ＳＣＬＫ１が入力され、ＳＣＬＫ１と同期した三角波形信号ＣＳＩＧ１が生成される。
コンパレータ１４では、第１サンプル・ホールド回路１２からのサンプル・ホールド信号ＳＨ１と三角波発生回路１３からの三角波形信号ＣＳＩＧ１とが入力され、これら信号の電圧が比較され、判定出力信号ＤＳＩＧ１が出力される。
【００１２】
ＡＮＤゲート１５では、クロック信号ＳＣＬＫ１とコンパレータ１４からの出力信号ＤＳＩＧ１とが入力され、ＳＣＬＫ１とＤＳＩＧ１とが論理積されて、信号ＳＣＬＫ２が生成される。このＳＣＬＫ２は、基準クロック信号ＳＣＬＫ１がアナログ信号の振幅に基づき変換されてなる遅延時間をあらわす信号である。
【００１３】
変調ブロック１０からは、以上の信号制御プロセスを経由することにより生成された信号ＳＣＬＫ２と、基準クロック信号ＳＣＬＫ１とが、それぞれ、別のライン経由で、高電圧障壁ブロック２０へ出力される。
【００１４】
高電圧障壁ブロック
高電圧障壁ブロック２０は、容量コンデンサＣＡＰ１と容量コンデンサＣＡＰ２とが互いに並列に配置されて構成されている。この高電圧障壁ブロック２０では、容量コンデンサＣＡＰ１に、変調ブロック１０からの基準クロック信号ＳＣＬＫ１が入力され、また、容量コンデンサＣＡＰ２には、ＡＮＤゲート１５から出力されたＳＣＬＫ２が入力される。信号ＳＣＬＫ１，ＳＣＬＫ２はパルス信号であるため、これらは、容量コンデンサＣＡＰ１，ＣＡＰ２を通過して、復調ブロック３０へ伝送される。
【００１５】
復調ブロック
復調ブロック３０は、ＸＯＲゲート３１と、三角波発生回路３２と、第２サンプル・ホールド回路３３と、第３サンプル・ホールド回路３４と、ローパスフィルタ（図では「ＬＰＦ」と表記）３５とから構成されており、その基本動作として、変調ブロック１０から送られてきたパルス信号を、変調前のアナログ信号に変換する。
【００１６】
図３の（ａ）〜（ｇ）は、かかる構成を備えた復調ブロック３０の各ポイントで得られる各種信号波形のタイミングチャートをあらわす。（ａ）は、基準クロック信号ＳＣＬＫ１の波形、（ｂ）は、ＡＮＤゲート１５からの出力信号ＳＣＬＫ２の波形、（ｃ）は、ＸＯＲゲート３１によりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形、（ｄ）は、三角波信号ＣＳＩＧ２の波形、（ｅ）は、サンプル・ホールド信号ＳＨ２の波形、（ｆ）は、サンプル・ホールド信号ＳＨ３の波形、（ｇ）は、出力信号ＳＩＧＯＵＴの波形をあらわしている。
【００１７】
ＸＯＲゲート３１では、それぞれ容量コンデンサＣＡＰ１，ＣＡＰ２を経由して伝送されてきた信号ＳＣＬＫ１，ＳＣＬＫ２が入力され、これら信号が排他的論理和されて、両信号の位相差信号であるＤＣＬＫ３が出力される。
【００１８】
三角波発生回路３２では、基準クロック信号ＳＣＬＫ１が入力され、変調ブロック１０に含まれる三角波発生回路１３と同様に、ＳＣＬＫ１と同期した三角波形信号ＣＳＩＧ２が生成される。
【００１９】
第２サンプル・ホールド回路３３では、ＸＯＲゲート３１から出力された位相差信号ＤＣＬＫ３と三角波信号ＣＳＩＧ２とが入力され、信号ＤＣＬＫ３の立上がりで信号ＣＳＩＧ２がサンプリングされて、その電圧が保持され、その保持電圧がＳＨ２として出力される。
【００２０】
第３サンプル・ホールド回路３４では、第２サンプル・ホールド回路３３からの出力信号ＳＨ２と基準クロック信号ＳＣＬＫ１とが入力され、信号ＳＣＬＫ１の立下がりに同期して信号ＳＨ２がサンプリングされて、その電圧が保持され、その保持電圧がＳＨ３として出力される。
【００２１】
ローパスフィルタ３５では、入力される信号ＳＨ３から高域成分が除去されることにより、低周波信号が生成され、変調ブロック１０で変調される前と同等のアナログ信号が出現する。
【００２２】
このように、信号インターフェース１では、信号伝送動作を維持しつつ、容量コンデンサＣＡＰ１及びＣＡＰ２のみで、異なる電圧で動作する回路を絶縁する高電圧障壁を構成することができ、信号インターフェース１の更なる小型化及び低コスト化を実現することができる。また、小さな容量値のコンデンサＣＡＰ１及びＣＡＰ２を用いた場合には、かかるコンデンサによる結合で信号を伝送することにより、従来に比べ、消費電流が小さく、信号歪みも小さくなり、安定した高速伝送が可能である。
【００２３】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【００２４】
例えば、前述した実施の形態では、変調ブロック１０内に、Ｄ／Ａコンバータ１１が設けられたが、信号インターフェース１へアナログ信号が入力されてくる場合には、特に設けられる必要はない。
【００２５】
また、容量コンデンサＣＡＰ１，ＣＡＰ２の容量値を小さくした場合には、信号ＳＣＬＫ１及びＳＣＬＫ２は、それぞれ、図５の（ａ）及び（ｂ）に示すようになるが、この場合にも、ＸＯＲゲート３１からの出力としては、図５の（ｃ）に示すような波形を有する信号が得られる。
【００２６】
更に、図１に示す形態では、ＸＯＲゲート３１が用いられるが、これに限定されることなく、図４に示すようなＮＯＲゲート４１及び４２からなる構成を用いてもよい。この構成では、ＮＯＲゲート４１，４２に、それぞれＳＣＬＫ１，ＳＣＬＫ２が入力されるとともに、他方のゲートからの出力信号が入力され、ＮＯＲゲート４２からの出力信号が、ＤＣＬＫ３として以降の回路に出力されるようになっている。この場合にも、ＸＯＲゲート３１が用いられる場合と同様に、位相差信号が容易に検出される。
【００２７】
【発明の効果】
以上の説明から明らかなように、本願の請求項１及び２に係る発明によれば、容量コンデンサのみを用いて、異なる電圧で動作する回路を絶縁する高電圧障壁が構成されるため、信号インターフェースの更なる小型化及び低コスト化を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る信号インターフェースの構成を示す図である。
【図２】 （ａ）基準クロック信号ＳＣＬＫ１の波形を示す。
（ｂ）アナログ信号ＡＳＩＧ及びサンプル・ホールド信号ＳＨ１の波形を示す。
（ｃ）互いに重ね合わせられた三角波信号ＣＳＩＧ及びサンプル・ホールド信号ＳＨ１の波形を示す。
（ｄ）コンパレータから出力される判定出力信号ＤＳＩＧ１の波形を示す。
（ｅ）ＡＮＤゲートからの出力信号ＳＣＬＫ２の波形を示す。
【図３】 （ａ）基準クロック信号ＳＣＬＫ１の波形を示す。
（ｂ）ＡＮＤゲートからの出力信号ＳＣＬＫ２の波形を示す。
（ｃ）ＸＯＲゲートによりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形を示す。
（ｄ）三角波信号ＣＳＩＧ２の波形を示す。
（ｅ）サンプル・ホールド信号ＳＨ２の波形を示す。
（ｆ）サンプル・ホールド信号ＳＨ３の波形を示す。
（ｇ）出力信号ＳＩＧＯＵＴの波形を示す。
【図４】 ＸＯＲゲートの代用となる構成を示す回路図である。
【図５】 （ａ）コンデンサの容量が小さい場合における信号ＳＣＬＫ１の波形を示す。
（ｂ）コンデンサの容量が小さい場合における信号ＳＣＬＫ２の波形を示す。
（ｃ）ＸＯＲゲートによりＳＣＬＫ１とＳＣＬＫ２とから検出される位相差信号ＤＣＬＫ３の波形を示す。
【符号の説明】
１…信号インターフェース
１０…変調ブロック
１１…Ｄ／Ａコンバータ
１２…第１サンプル・ホールド回路
１３…三角波発生回路
１４…コンパレータ
１５…ＡＮＤゲート
２０…高電圧障壁ブロック
２１，２２…容量コンデンサ
３０…復調ブロック
３１…ＸＯＲゲート
３２…三角波発生回路
３３…第２サンプル・ホールド回路
３４…第３サンプル・ホールド回路
３５…ローパスフィルタ
Claims (1)
- 異なる電圧で動作する回路を高電圧障壁を介して絶縁しつつ、データ信号の有線伝送用に両回路を結合するための信号インターフェースにおいて、
アナログ信号を上記電圧障壁を通過可能であるパルス信号に変調する変調ブロックと、
上記パルス信号を出力信号としてのアナログ信号に復調する復調ブロックと、
上記パルス信号を通過させる上記高電圧障壁として、上記変調ブロックと復調ブロックとを接続する容量コンデンサと、
を有し、
上記変調ブロックは、
上記変調を行うための所定の基準クロック信号に同期して、上記アナログ信号のサンプリングを行って出力する第１サンプルホールド回路と、
上記基準クロック信号から所定の第１三角波信号を生成して出力する第１三角波発生回路と、
上記第１サンプルホールド回路からの出力信号と該第１三角波信号との電圧比較を行い、該比較結果を示す信号を生成して出力する電圧比較回路と、
上記基準クロック信号に同期させて、該電圧比較回路からの出力信号を対応する上記容量コンデンサへ上記パルス信号として出力する第１論路回路と、
を備え、
上記復調ブロックは、
上記容量コンデンサを介して入力された上記基準クロック信号と、上記容量コンデンサを介して入力された上記第１論理回路からのパルス信号との位相差を示すパルス信号である位相差信号を生成して出力する第２論理回路と、
上記容量コンデンサを介して入力された上記基準クロック信号から所定の第２三角波信号を生成して出力する第２三角波発生回路と、
上記位相差信号に同期して、該第２三角波信号のサンプリングを行って出力する第２サンプルホールド回路と、
上記容量コンデンサを介して入力された上記基準クロック信号に同期して、該第２サンプルホールド回路からの出力信号のサンプリングを行って出力する第３サンプルホールド回路と、
該第３サンプルホールド回路からの出力信号の高域成分を除去して出力するローパスフィルタと、
を備えることを特徴とする信号インターフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112045A JP4033701B2 (ja) | 2002-04-15 | 2002-04-15 | 信号インターフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112045A JP4033701B2 (ja) | 2002-04-15 | 2002-04-15 | 信号インターフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309526A JP2003309526A (ja) | 2003-10-31 |
| JP4033701B2 true JP4033701B2 (ja) | 2008-01-16 |
Family
ID=29394663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002112045A Expired - Fee Related JP4033701B2 (ja) | 2002-04-15 | 2002-04-15 | 信号インターフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033701B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11519754B2 (en) | 2020-05-29 | 2022-12-06 | Analog Devices International Unlimited Company | Isolation amplifier with reference signal transfer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4723955B2 (ja) * | 2005-08-31 | 2011-07-13 | 株式会社リコー | 画像形成装置 |
-
2002
- 2002-04-15 JP JP2002112045A patent/JP4033701B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11519754B2 (en) | 2020-05-29 | 2022-12-06 | Analog Devices International Unlimited Company | Isolation amplifier with reference signal transfer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309526A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4033701B2 (ja) | 信号インターフェース | |
| JP3132802B2 (ja) | Ｆｍ多重受信装置 | |
| US9385741B2 (en) | Digital-to-analog conversion apparatus for generating combined analog output by combining analog outputs derived from using different sampling clocks and related method thereof | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| US20140240041A1 (en) | Operational amplifier circuit | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JP3733115B2 (ja) | 電流検知ｉｃ | |
| US6952174B2 (en) | Serial data interface | |
| CN218499268U (zh) | 无滤波器的微机电麦克风的脉冲密度调制编码系统 | |
| JPS60145730A (ja) | Ａ／ｄ変換装置 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| JP3868793B2 (ja) | アナログ／デジタル変換回路 | |
| CN117319885A (zh) | 无滤波器的微机电麦克风的脉冲密度调制编码系统及方法 | |
| JP2519171B2 (ja) | スイッチドキャパシタ形デジタルフィルタ | |
| JP2023135827A (ja) | 送信回路および送受信回路 | |
| JPS6242619A (ja) | デグリツチ回路 | |
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| EP1195905A1 (en) | D/A-A/D method and arrangement for reducing interference | |
| JPH10107631A (ja) | アナログ信号伝送装置 | |
| JPS61205023A (ja) | Ｄ／ａ変換出力のグリツチ除去回路 | |
| JP2003143093A (ja) | Ｆｍステレオ伝送のためのエンコーダ | |
| JPH03276931A (ja) | アナログ信号伝送回路 | |
| JPH02165729A (ja) | Ｄ／ａ変換器 | |
| JPH0622173A (ja) | クランプ回路 | |
| JPS61139123A (ja) | Ｄ／ａコンバ−タのテグリツチヤ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |