JPS6242619A - デグリツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＤＡ変換回路におけるグリッチノイズを除去
し、かつ周波数特性を保障するためのデジタルオーディ
オ用デグリッチ回路に関するものである。

従来の技術 第３図は従来のデグリッチ回路を示している。

第３図において、１は入力端子であり抵抗２に接続され
ている抵抗２の一端は抵抗３とアナログスイッチ４に接
続されアナログスイッチ４の一端は演算増幅器６の仮想
接地点（反転入力端子）ヘコ／デンサ５とともに接続さ
れている。また抵抗３とコンデンサ６の他端は出力端子
７とともに演算増幅器６の出力端へ接続されている。

次に上記従来例の動作につい゛て第３図及び各点の波形
を示した第４図とともに説明する。０人変換器の出力ａ
が入力端子１に入力されるとアナログスイッチ４がオン
状態の時ｂ（サンプルモード）コンデンサ５にＤＡ変換
器の出力ａに応じた電荷が充電される。このとき、充電
スピードは抵抗３とコンデンサ５との時定数で制限され
、この回路の利得は　Ｇｙ”（抵抗３）／（抵抗２）と
なる。

このとき、アナログスイッチ４は演算増幅器６の仮想接
地点に接続されているため、アナログスイッチ４の両端
の電圧はＯＶとなり、オン抵抗は入力電圧乙のいかんに
かかわらず一定となる。一方、アナログスイッチ４がオ
フ状態の時ｂ（ホールドモード）コンデンサの電圧はそ
のまま出力電圧０となり５次のサンプルモードまでこの
状態全保持する。以上の動作により、ＤＡ変換出力にグ
リッチが含まれていても、タイミングをずらすことに、
・　より、グリッチの含まれない信号をアナログスイッ
チ４のオン抵抗の変化による歪なくとり出すことが可能
であった。

発明が解決しようとする問題点 しかしながら、上記従来のデグリッチ回路ではサンプル
ホールド型式のため、アパーチャ効果により高域での利
得が減少してしまうという問題があった。又、そのため
高域の利得を保障するために後に続くローパスフィルタ
で高域を逆にもちあげるという必要が生じノイズ等の問
題にもなっていた。

本発明は、このような従来の問題を解決するものであり
、歪なくデグリッチが行なえ、高域での利得の減少も少
なくおさえられることのできる優れたデグリッチ回路を
提供すること全目的とするものである。

問題点を解決するだめの手段 本発明は上記目的を達成するためにアパーチャ保障用の
アナログスイッチを設け、それ全反転入力端子に接続す
ることによって、サンプル時に歪なくサンプル２行ない
、ホールド時において新たなアナログスイッチ？用いて
出力音○Ｖにすることにより出力波形を−ＰＡＭ波に変
換しアノζ−チャ効果を得るようにしたものである。

作用 本発明は上記のような構成により次のような効果を有す
る。すなわち、サンプル時は、アナログスイッチが演算
増幅器の仮想接定点に接続されているため、オン抵抗が
一定で変化しないため、入力信号に応じた電荷を歪なく
充電できる。一方ホールド時は、別のアナログスイッチ
が同じ仮想接地点から接地点に接続されているためＰＡ
Ｍ波全生成する際、やはりアナログスイッチのオン抵抗
の影響？受けずに放電することができ、理想的なＰＡＭ
波とすることができる。

したがって５本発明によれば０人変換器の出力は歪なく
サンプルされ、理想的なＰＡＭ波に変換することが出来
るため、高域での利得の減少もまぬがれるという効果全
盲する。

実施例 第１図は本発明の一実施例の構成金示すものである。第
１図において、８は入力端子であり、抵抗９に接続され
ている。抵抗９の一端は抵抗１゜とアナログスイッチ１
１に接続されており、アナログスイッチ１１の一端はコ
ンデンサ１２．演算増幅器１３の反転入力端子及びアナ
ログスイッチ１４に接続されている。演算増幅器１３の
非反転入力端子及びアナログスイッチ１４の一端は接地
されている。抵抗１０．コンデンサ１２．演算増幅器１
３の出力端子は出力端子１６に接続されている。

次に上記実施例の動作について、各部の波形金示した第
２図とともに説明する。グリッチノイズ全台んだ０人変
換器の出力ａが入力端子８に入力されると、制御信号ｅ
がサンプル時においては。

アナログスイッチ１１をオンさせる。アナログスイッチ
１１は演算増幅器１３の仮想接地点に接続されているた
め、両端には電圧がかからず、したがってオン抵抗の影
響を受けないため、コンデンサ１２には入力電圧ｄに対
応した電荷が充電される。また出力端子１６にはコンデ
ン＋ｊ１２の充電量に応じた電圧ｇが出力される。一方
アナログスイッチ１１がオフの時は、コンデンサ１２の
電荷量は変化せず、保持される。ここで、制御端子ｆに
より、アナログスイッチ１４全オンすると、コンデンサ
１２の電荷は放電する。アナログスイッチ１４は、演算
増幅器１３の仮想接地点に接続されているため、アナロ
グスイッチ１４の両端の電圧はＯｖとなり、オン抵抗は
無視できるため、コンデンサ１２の放電電流はアナログ
スイッチ１４の影響を受けない。したがって５アナログ
スイツチ１４がオンのときは、出力電圧ぎはｏＶとなる
。

このように、上記実施例によれば、アナログスィッチ１
４’ｉ演算増幅器１３の仮想接地点に接続したため、コ
ンデンサ１２からの電荷はアナログスイッチ１４の影響
を受けることなく放電し、理想的なＰＡＭ波を得ること
が出来る。また、制御信号ｅの周期をＴ、制御信号ｆの
パルス幅をτ。とすると、上記回路の出力信号ｇの周波
数振幅特性は次式で示される。

すなわち、τ。とＴの比率全変化させることにより、周
波数振幅特性全可変できるという効果を有する。

発明の効果 本発明は上記実施例より明らかなように、積分型サンプ
ルホールド回路の仮想接地点に新たにアナログスイッチ
を加えたものであり、アナログスイッチのオン抵抗等の
影響を無視することができるため、理想的なＰＡＭ波を
得ることができるため良好な歪率９周波数特性等を得る
ことができるという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデグリッチ回路の構
成図、第２図は同装置の各部波形図、第３図は従来のデ
グリッチ回路の構成図、第４図は従来例における各部波
形図である。 １・・・・入力端子、２・・・・・・抵抗、３・・・・
・・抵抗、４゛・・・・アナログスイッチ、５・・・・
・コンデンサ、６・・・・・・演算増幅器、７・・・・
・・出力端子、８・・・・・・入力端子、９・・・・・
・抵抗、１０・・・・・・抵抗、１１・・・・・・アナ
ログスイッチ、１２・・・・・・コンデンサ、１３・・
・・・演算増幅器、１４・・・・・・アナログスイッチ
、１６・・・・・・出力端子、ａ・・・・・・入力信号
、ｂ・・・・・・制御信号、Ｃ・・・・・・出力信号、
ｄ・・・・・・入力信号、ｅ・・・・・・制御信号、ｒ
・・・・・・制御信号、ｇ・・・・・・出力信号。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名０］
１図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 抵抗、コンデンサ、アナログスイッチ、演算増幅器とよ
   り成る積分型サンプルホールド回路と、その仮想接地点
   に設けたアナログスイッチとを備えたデグリッチ回路。