JPS6036133B2 - 復調回路 - Google Patents

Description

【発明の詳細な説明】 ○）発明の利用分野 本発明は、パルス振幅変復調装置のうち特に復調側回路
装置の改良に関するものである。

パルス振幅変調装置は、主として近年開発が進んでいる
時分割伝送装置あるいは時分割交予数機等のアナログ信
号−ディジタル信号変換処理回路に用いられている。

【２１ 従来技術 パルス振幅変調波を復調しようとすると、一般的にアパ
ーチュア効果と称する周波数特性の歪を生じるが、この
歪は簡単な一次の高城通過形回路を用いて平坦特性に補
正し得ることが、本出願人の特糠昭５１．２１１４８号
に記載されている。

該出願発明ではアパチュア効果を補正する回路の実施例
として第１図に示すような回路を挙げている。図中で１
はアナログ再標本化スイッチ、２はサンプルホールド用
コンデンサ、３はホールド時定数を制御する抵抗器、４
は演算増幅器、６はアパーチュア特性を補正するための
１次低減通過形帰還回路を示す。第１図に示す回路は該
出願発明に示されるごとく。

有効にアパーチュア効果を補正し得るが、演算増幅器５
のスリューレートが有限な特性を持つことに起因し、有
害な高調波歪を発生する。いまスイッチ１が第２図Ａに
示すようなタイムチャートでオン、オフすると、演算増
幅器５の正相入力端子７の波形は第２図Ｂに示すように
なる。すなわち、スイッチ１がオンした瞬間はコンデン
サ２に急速にチャージが蓄積され、速い立上りの波形が
できるが、スイッチ１がオフすると、コンデンサ２に蓄
積されたチャージは抵抗３を介して比較的ゆっくり放電
する。しかしながら、この演算増幅器正相入力端子７の
立上り波形が演算増幅器５のスリューレートよりも急峻
な傾斜をしていると急峻な立上りをもつ信号が入力する
と．入力振幅の如可にかかわらず立上りの傾斜が一定に
なるというスリューレート特性の影響を受けて演算増幅
器５の出力端子８の波形は第２図Ｃにあるように、破線
で示した本来出力されるべき波形が得られず、実線で示
されたような波形となる。しかもスリューレート特性は
入力振幅の如何にかかわらず、出力振幅の糟分の鏡斜が
一定となるが、入力信号の方は振幅に依存して傾斜が変
化するため、スリューレ−トによって損なわれる応答波
形の欠損分１ １の面積は入力振幅に依存して非線形な
応答を示す。この波形の歪は出力においては有害な高調
波歪となって観測され、ＰＡＭ信号復調回路の実現に対
して大きな障害となっていた。剛 発明の目的 以上のような従釆例の欠点を改善するためには‘１｝増
幅器のスリューレートを急峻とする、■入力波形の立上
りを緩やかにする、‘３｝増幅器の利得を高速な立上り
波形に対し線形性を失なわずに減少せしめる、の３つの
方法が考えられる。

本発明は以上のうち【３｝の方法を実現して実用上有効
な復調回路を実現しようとするものである。【４’発明
の総括説明 従来例ではアパーチュア効果の補正を正相増幅器を用い
て行なっていたが、本発明ではこれを逆相増幅器に変換
して正負非対称なスリューレート特性を改善し、かつ増
幅器を一種の不完全積分器として作動せしめ、有害な高
調波歪の原因たる高速入力波形に対し充分に低利得とし
て入出力特性の非線形性を減少し、所望の低歪特性の復
調回路を実現する。

■ 実施例 以下、本発明を実施例を参照して詳細に説明する。

第１図に示した従来回路の高調波歪特性について詳細に
検討すると以下のことが判明した。

すなわち、演算増幅器のスリューレート特性は入力７に
加わる信号が正側に振れる場合と負側に振れる場合とで
は異なる。さらに入力端子の正相側７と逆相側９とに同
時に同電圧が入力された場合、すなわち同相入力に対し
てはスリューレートが入力信号の正負に対して異る値を
示すが、一方逆相入力に対しては、ほぼ均等な特性を示
す。これは正負対称なスリューレート特性は演算増幅器
の周波数特性内部補償回路によって発生しているが、同
相入力に対しては演算増幅器初段側の差動増幅回路の不
備に起因してスリューレートが有限となっているためで
ある。したがって演算増幅器の入力端子に同相成分が加
わらない構造とすれば、スリューレートが正負に対して
非対称となることに起因する歪、すなわち偶数次の高調
波歪を除去することが可能となる。以上のように同相成
分が入力されない復調回路の一実施例を第３図に示す。

図中１はァナ。グ再標本化スイッチ、５は演算増幅器、
６′は低域通過回路、好適には一次低域通過回路を示し
、Ｃ，は第１図のホールドコンデンサ２に相当し、Ｒ，
は第１図のホールド時定数制御用抵抗３に相当する。何
故ならば、演算増幅器５の逆相入力端子９は、いわゆる
仮想地点となるため、抵抗Ｒ，は片端が接地されている
ものと見なすことができるためである。一方スィッチー
の出力側１０の電圧Ｖ，と演算増幅器５の出力８の電圧
Ｖ２との間には害器十轡なる関係が存在し（Ｓはｉｗ）
、一次の高城通過回路となるため、第１図に示した従来
例、あるいは上述した出願発明に示されるようなアパ−
チュア特性の補正動作を完全に行なわしめることが可能
である。

第３図に示した実施例は演算増幅器５を逆相増幅器とし
て用い、正相側入力端子７は常に接地電位となるため、
演算増幅器５には同相入力は全く存在せず、前述の通り
、偶数次の高調波歪は完全におさえることが可能となる
。一方演算増幅器の正負対称なスリューレートに起因す
る歪、すなわち奇数次の高調波歪は単に第３図の実施例
を用いただけでは減少させることができない。

すなわち、正負対称なスリューレートは各演算増幅器の
内部回路により定るもので、外部から高速化することは
不可能だからである。−方逆相入力端子９に発生する立
上り波形はスイッチと演算増幅器入力端子との間にＣ、
Ｒ回路を追加設置した増幅器入力端子における波形の立
上りを緩やかにすれば減少し得るが、そのために必要と
するＣ、Ｒ素子によりサンプルホールド時定数が大幅に
変動し、発生するアパーチュア効果を簡単な１次回路で
は補正しきれなくなっている。以上の問題点は第３図に
示した演算増幅器５を一種の不完全積分器として作動さ
せることにより除去することができる。すなわち第３図
において破線で示したコンデンサＣ３を追加して不完全
積分器を構成すればコンデンサＣ３及び抵抗Ｒ２，Ｒ３
によつて構成される時定数７７＝Ｃ３（Ｒ２十Ｒ３） よりも遠い時定数を持つ立上り波形に対しては、演算増
幅器５は非常に低い利益しか示さなくなる。

したがって７の値として演算増幅器５のスリューレート
よりも大きな値を用いれば、出力８の波形は高速な入力
波形にはその振幅の如可にかかわらず応答しなくなり、
したがって不要な高調波歪の発生が箸るしく減少する。
なお新らたに負荷するコンデンサＣ３はいまアパーチュ
ア効果の補正を必要としている帯城の周波数特性に影響
を与えないよう十分に小さな値とする必要がある。

もちろん、Ｃ，に並列に抵抗素子を設置しても良い。（
６’まとめ 以上に示したように本発明を用いると１次の簡単なＣＲ
回路でアパーチュア効果を補正し得るばかりか、比較的
スリューレート特性の悪い演算増幅器を用いても十分に
高調波歪の少し、伝達特性を得られるため、回路の性能
向上、適用範囲の拡張に大きな寄与をするものである。

図面の簡単な説明第１図はアパーチュア効果を補正する
復調回路の従来例を示す図、第２図は該回路による歪発
生の原因を示す図、第３図は本発明の−実施例を示す図
である。

稀ｌ図 賄Ｚ図 菟３図

Claims (1)

【特許請求の範囲】
1. １ 入力アナログ信号をサンプルしてパルス信号を得る
   アナログスイツチと上記アナログスイツチの出力端子を
   第１容量素子を介して接地し、上記スイツチの出力端子
   と演算増幅器の負側入力端子との間に第１の抵抗素子を
   接続し、上記演算増幅器の負入力端子と出力端子との間
   に直列接続された第２及び第３の抵抗素子と第２の容量
   素子とを並列に接続し、上記第２及び第３の抵抗素子の
   接続点を第３容量素子を介して接地し、上記演算増幅器
   の正入力端子を接地し、かつ、上記第２及び第３の抵抗
   素子の抵抗値の和と上記第３の容量素子の容量値の積で
   きまる時定数が上記演算増幅器のスリユーレートより大
   きな値となるように設定し、上記出力端子から上記パル
   ス信号の復調された信号を得るように構成されたことを
   特徴とする復調回路。