JP2005505029A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005505029A5 JP2005505029A5 JP2003507687A JP2003507687A JP2005505029A5 JP 2005505029 A5 JP2005505029 A5 JP 2005505029A5 JP 2003507687 A JP2003507687 A JP 2003507687A JP 2003507687 A JP2003507687 A JP 2003507687A JP 2005505029 A5 JP2005505029 A5 JP 2005505029A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplexer
- input terminal
- entries
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims 21
- 230000004044 response Effects 0.000 claims 4
Claims (3)
- 先入れ先出し（ＦＩＦＯ）メモリ・システムであって、
第１データ入力端子と、第２データ入力端子と、データ出力端子と、制御端子とを有する第１マルチプレクサと、
複数のエントリを有し、該複数のエントリの各々が、前記第１マルチプレクサのデータ出力端子に結合された入力端子を有する第１ＦＩＦＯメモリと、
前記第１マルチプレクサの第１データ入力端子に結合された第１データ入力端子と、前記第１マルチプレクサの第２データ入力端子に結合された第２データ入力端子と、データ出力端子と、制御端子とを有する第２マルチプレクサと、
複数のエントリを有し、該複数のエントリの各々が、前記第２マルチプレクサのデータ出力端子に結合された入力端子を有する第２ＦＩＦＯメモリと、
前記第１及び第２マルチプレクサの各々の前記制御端子にライト制御信号を供給する制御信号を与える制御論理回路であって、該制御信号が第１の論理状態である場合には、前記ライト制御信号は前記第１及び第２データ入力において受け取った複数のデータエントリを前記第１及び第２ＦＩＦＯメモリにエントリ毎に交互に書き込むためのものであり、該制御信号が第２の論理状態である場合には、前記ライト制御信号は前記第１及び第２ＦＩＦＯメモリに前記複数のデータエントリを同時に書き込むためのものである、制御論理回路と、
を備えていることを特徴とするＦＩＦＯメモリ・システム。 - 先入れ先出し（ＦＩＦＯ）メモリ・システムであって、
第１データ入力端子と、第２データ入力端子と、データ出力端子と、制御端子とを有する第１マルチプレクサと、
複数のエントリを有し、該複数のエントリの各々が、前記第１マルチプレクサのデータ出力端子に結合された入力端子を有する第１ＦＩＦＯメモリと、
前記第１マルチプレクサの第１データ入力端子に結合された第１データ入力端子と、前記第１マルチプレクサの第２データ入力端子に結合された第２データ入力端子と、データ出力端子と、制御端子とを有する第２マルチプレクサと、
複数のエントリを有し、該複数のエントリの各々が、前記第２マルチプレクサのデータ出力端子に結合された入力端子を有する第２ＦＩＦＯメモリと、
制御論理回路であって、前記第１および前記第２データ入力端子が第１データ形式を受
けたことに応答して、第１及び第２ＦＩＦＯメモリにデータを同時に書き込ませ、前記第１および前記第２データ入力端子が第２データ形式を受けたことに応答して、第１及び第２ＦＩＦＯメモリにデータを交互に書き込ませる制御論理回路と、
を備えていることを特徴とするＦＩＦＯメモリ・システム。 - 先入れ先出し（ＦＩＦＯ）メモリ・システムにアクセスする方法であって、前記ＦＩＦＯメモリ・システムが、第１ＦＩＦＯメモリ及び第２ＦＩＦＯメモリを有し、該第１及び第２ＦＩＦＯメモリの各々が複数のエントリを有し、前記第１ＦＩＦＯメモリの複数のエントリの各々の入力端子が第１マルチプレクサの出力端子に結合されており、前記第２ＦＩＦＯメモリの複数のエントリの各々の入力端子が第２マルチプレクサの出力端子に結合されており、前記方法が、
前記第１マルチプレクサの第１入力端子及び前記第２マルチプレクサの第１入力端子においてデータを受け取るステップと、
前記第１マルチプレクサの第２入力端子及び前記第２マルチプレクサの第２入力端子においてデータを受け取るステップと、
制御回路からの制御信号が第１の論理状態であることに応答して、前記第１及び第２マルチプレクサの出力端子からの前記データを、前記第１及び第２ＦＩＦＯメモリに交互に書き込むステップと、
制御回路からの制御信号が第２の論理状態であることに応答して、前記第１及び第２マルチプレクサの出力端子からの前記データを、前記第１及び第２ＦＩＦＯメモリに同時に書き込むステップと、
を備えていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/885,574 US6779055B2 (en) | 2001-06-20 | 2001-06-20 | First-in, first-out memory system having both simultaneous and alternating data access and method thereof |
| PCT/US2002/014555 WO2003001360A2 (en) | 2001-06-20 | 2002-05-07 | First-in, first-out memory system and method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005505029A JP2005505029A (ja) | 2005-02-17 |
| JP2005505029A5 true JP2005505029A5 (ja) | 2005-12-22 |
| JP4076946B2 JP4076946B2 (ja) | 2008-04-16 |
Family
ID=25387224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003507687A Expired - Fee Related JP4076946B2 (ja) | 2001-06-20 | 2002-05-07 | 先入れ先出しメモリ・システム及びその方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6779055B2 (ja) |
| EP (1) | EP1402340B1 (ja) |
| JP (1) | JP4076946B2 (ja) |
| KR (1) | KR100902765B1 (ja) |
| CN (1) | CN100377072C (ja) |
| AU (1) | AU2002305462A1 (ja) |
| DE (1) | DE60226141T2 (ja) |
| TW (1) | TWI229345B (ja) |
| WO (1) | WO2003001360A2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| EP1416373A3 (en) * | 2002-10-31 | 2005-01-05 | STMicroelectronics Pvt. Ltd | Method and apparatus to reduce access time in synchronous fifos with zero latency overhead |
| KR101137064B1 (ko) | 2004-01-07 | 2012-04-19 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
| JP2007518215A (ja) * | 2004-01-16 | 2007-07-05 | トレック・２０００・インターナショナル・リミテッド | データを記録および再生するポータブル記憶デバイス |
| CN101324863B (zh) * | 2007-06-12 | 2012-07-04 | 中兴通讯股份有限公司 | 一种同步静态存储器的控制装置及方法 |
| US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
| US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
| US20100269021A1 (en) * | 2007-09-05 | 2010-10-21 | Gower Kevin C | Method for Performing Error Correction Operations in a Memory Hub Device of a Memory Module |
| US8019919B2 (en) * | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
| US7945745B2 (en) * | 2007-09-17 | 2011-05-17 | General Electric Company | Methods and systems for exchanging data |
| KR20090059802A (ko) * | 2007-12-07 | 2009-06-11 | 삼성전자주식회사 | 레지스터 업데이트 방법 및 이를 적용한 레지스터 및컴퓨터 시스템 |
| US8140936B2 (en) | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
| US20100169570A1 (en) * | 2008-12-31 | 2010-07-01 | Michael Mesnier | Providing differentiated I/O services within a hardware storage controller |
| KR20130102393A (ko) | 2012-03-07 | 2013-09-17 | 삼성전자주식회사 | Ｆｉｆｏ 메모리 장치 및 이를 포함하는 전자 장치 |
| US9304693B1 (en) | 2012-12-17 | 2016-04-05 | Marvell International Ltd. | System and method for writing data to a data storage structure |
| JP6049564B2 (ja) * | 2013-07-29 | 2016-12-21 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
| US9824058B2 (en) * | 2014-11-14 | 2017-11-21 | Cavium, Inc. | Bypass FIFO for multiple virtual channels |
| CN106603442B (zh) * | 2016-12-14 | 2019-06-25 | 东北大学 | 一种片上网络的跨时钟域高速数据通信接口电路 |
| US11061997B2 (en) * | 2017-08-03 | 2021-07-13 | Regents Of The University Of Minnesota | Dynamic functional obfuscation |
| KR102697046B1 (ko) | 2019-02-11 | 2024-08-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
| TWI771785B (zh) * | 2020-10-29 | 2022-07-21 | 晶豪科技股份有限公司 | 資料先進先出(fifo)電路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
| US4524424A (en) * | 1982-02-18 | 1985-06-18 | Rockwell International Corporation | Adaptive spectrum shaping filter |
| JPS59177782A (ja) | 1983-03-25 | 1984-10-08 | Nec Corp | バツフアメモリ制御方式 |
| CA1228677A (en) * | 1984-06-21 | 1987-10-27 | Cray Research, Inc. | Peripheral interface system |
| FR2636448B1 (fr) | 1988-09-15 | 1994-07-22 | Finger Ulrich | Dispositif d'acquisition de donnees pour processeur |
| NL8901661A (nl) * | 1989-06-30 | 1991-01-16 | Philips Nv | Televisiesysteem voor digitale overdracht van beeldsignalen. |
| US5525985A (en) * | 1990-12-28 | 1996-06-11 | Eaton Corporation | Sure chip |
| US5305319A (en) | 1991-01-31 | 1994-04-19 | Chips And Technologies, Inc. | FIFO for coupling asynchronous channels |
| DE4226952A1 (de) * | 1992-08-14 | 1994-02-17 | Deutsche Forsch Luft Raumfahrt | Rahmen-Synchronisierer für Telemetrie-Systeme |
| KR0126330Y1 (ko) * | 1993-10-23 | 1998-12-15 | 김광호 | 텔레비젼 수상기의 더블스캔 제어회로 |
| JPH10283088A (ja) | 1997-04-02 | 1998-10-23 | Oki Electric Ind Co Ltd | シリアル通信回路 |
| KR19980077474A (ko) * | 1997-04-19 | 1998-11-16 | 김영환 | 비디오 신호의 스캔방식 변환장치 및 그 제어방법 |
| US6055616A (en) | 1997-06-25 | 2000-04-25 | Sun Microsystems, Inc. | System for efficient implementation of multi-ported logic FIFO structures in a processor |
| US6073190A (en) * | 1997-07-18 | 2000-06-06 | Micron Electronics, Inc. | System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair |
| KR100249235B1 (ko) * | 1997-12-31 | 2000-03-15 | 구자홍 | 에이치디티브이 비디오 디코더 |
-
2001
- 2001-06-20 US US09/885,574 patent/US6779055B2/en not_active Expired - Lifetime
-
2002
- 2002-05-07 WO PCT/US2002/014555 patent/WO2003001360A2/en active Application Filing
- 2002-05-07 EP EP02734283A patent/EP1402340B1/en not_active Expired - Lifetime
- 2002-05-07 DE DE60226141T patent/DE60226141T2/de not_active Expired - Lifetime
- 2002-05-07 CN CNB028099672A patent/CN100377072C/zh not_active Expired - Fee Related
- 2002-05-07 AU AU2002305462A patent/AU2002305462A1/en not_active Abandoned
- 2002-05-07 JP JP2003507687A patent/JP4076946B2/ja not_active Expired - Fee Related
- 2002-05-07 KR KR1020037016664A patent/KR100902765B1/ko not_active IP Right Cessation
- 2002-05-24 TW TW091111065A patent/TWI229345B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005505029A5 (ja) | ||
| JP3418968B2 (ja) | Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム | |
| US8825967B2 (en) | Independent write and read control in serially-connected devices | |
| US7567471B2 (en) | High speed fanned out system architecture and input/output circuits for non-volatile memory | |
| JP2009064548A (ja) | マルチポートメモリアーキテクチャ、装置、システム、および方法 | |
| US6920510B2 (en) | Time sharing a single port memory among a plurality of ports | |
| WO2003001360A3 (en) | First-in, first-out memory system and method thereof | |
| US7761668B2 (en) | Processor architecture having multi-ported memory | |
| WO2009000794A1 (en) | Data modification module in a microcontroller | |
| JP2008090978A (ja) | 不揮発性半導体記憶装置 | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| TW425508B (en) | Narrow data width dram with low latency page-hit operations | |
| US7136309B2 (en) | FIFO with multiple data inputs and method thereof | |
| CN102576301B (zh) | 包括fifo存储器的接口连接电路 | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| WO2020056610A1 (zh) | 一种存储装置及电子设备 | |
| US8385133B2 (en) | High-speed download device using multiple memory chips | |
| JP3567318B2 (ja) | 半導体記憶装置およびその設計方法 | |
| JP5237731B2 (ja) | メモリシステム、メモリ装置、メモリアクセス方法 | |
| US8139615B2 (en) | Data processing apparatus | |
| KR100916215B1 (ko) | 프로토콜 메모리, 메모리 모듈 및 프로토콜 메모리시스템과 그 제어방법. | |
| CN101211328B (zh) | 高性能可编程逻辑系统接口及芯片 | |
| JP2006012235A (ja) | 記憶装置 | |
| KR20000035167A (ko) | 메모리, 메모리 어드레스 전송 방법 및 메모리 인터페이스 | |
| JP2006113870A (ja) | データ転送装置および電子情報装置 |