JP2006012235A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2006012235A JP2006012235A JP2004184831A JP2004184831A JP2006012235A JP 2006012235 A JP2006012235 A JP 2006012235A JP 2004184831 A JP2004184831 A JP 2004184831A JP 2004184831 A JP2004184831 A JP 2004184831A JP 2006012235 A JP2006012235 A JP 2006012235A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- memory
- storage device
- port memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Abstract
【解決手段】 記憶装置21は、少なくとも1つのライトポート28と、複数の異なるアドレスのリードデータを出力可能な複数のリードポート24A、24Bと、1サイクルに書き込みまたは読み出しのどちらか一方のみが可能なシングルポートメモリ22と、n個のデータをパッキングしてシングルポートメモリ22に書き込むデータパック部23と、シングルポートメモリ22から読み出したデータをアンパッキングするデータアンパック部25と、書き込み用の1つ書き込みアドレスと読み出し用の複数の読み出しアドレスを制御しながらシングルポートメモリ22にアドレスを所定の順序で選択出力するメモリアドレス制御部27とを備える。
【選択図】 図4
Description
請求項3記載の発明によれば、この関係式を利用することで見かけ上は常に書き込みと読み出しを行うことができる記憶装置を提供できる。
・n≧(ライトクロック周波数+すべてのリードクロック周波数の合計)/前記シングルポートメモリの動作クロック周波数 (1)
この関係式(1)は、関係式(2)のように表すこともできる。
n≧(CW+CR1+CR2+ ・・・)/CM (2)
関係式(2)において、CWはライトクロック周波数(Hz)、CRxはリードクロック周波数(Hz)、CMはメモリ動作クロック周波数(Hz)をそれぞれ表す。
・n≧(50+50+100)/50=4
となるので、最低パッキング数n=4が必要となる。
2)のEmptyポート優先方式は、リードポート24A、24Bの非同期FIFOメモリ30A、30Bのフラグを参照して、データの足りないところを優先的に割り当てるという方式である。
3)のFullポート除外方式は、リードポート24A、24Bの非同期FIFOメモリ30A、30Bのフラグを参照して、Fullになっているポートを除外して他のポートにリードを優先的に割り当てるという方式である。なお、メモリアドレスの選択方式はここで上げた例に限られず他のアドレス選択方式を用いてもよい。
22 シングルポートメモリ
23 データパック部
24A、24B リードポート
25A、25B データアンパック部
26 フラグ制御
27 メモリアドレス制御部
28 ライトポート
Claims (6)
- 少なくとも1つのライトポートと、
複数の異なるアドレスのリードデータを出力可能な複数のリードポートと、
1サイクルに書き込みまたは読み出しのどちらか一方のみが可能なシングルポートメモリと、
前記ライトポートから入力されたn個のデータをパッキングして前記シングルポートメモリに書き込むデータパック部と、
前記各リードポートに対応して設けられ、前記シングルポートメモリから読み出したデータをアンパッキングするデータアンパック部と、
書き込み用の1つ書き込みアドレスと読み出し用の複数の読み出しアドレスを制御しながら前記シングルポートメモリにアドレスを所定の順序で選択出力するメモリアドレス制御部とを備えることを特徴とする記憶装置。 - 前記複数のリードポートは、それぞれ異なるクロック周波数で読み出されることを特徴とする請求項1記載の記憶装置。
- 前記データパック部のパッキング数nは下記の関係式(1)を満たす整数であることを特徴とする請求項2または請求項3記載の記憶装置。
n≧(ライトクロック周波数+リードクロック周波数の合計)/前記シングルポートメモリの動作クロック周波数 (1) - 前記メモリアドレス制御部は、前記複数のリードポートのクロック周波数比に応じて、一定の順序でアドレスを切り替えることを特徴とする請求項1から請求項3のいずれか一項に記載の記憶装置。
- 前記メモリアドレス制御部は、前記複数のリードポートの読み出し状況に応じて、前記シングルポートメモリに出力するアドレスの選択方式を変更することを特徴とする請求項1から請求項4のいずれか一項に記載の記憶装置。
- 前記データパック部は、非同期のFIFOメモリを備えることを特徴とする請求項1から請求項5のいずれか一項に記載の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184831A JP4517741B2 (ja) | 2004-06-23 | 2004-06-23 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184831A JP4517741B2 (ja) | 2004-06-23 | 2004-06-23 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006012235A true JP2006012235A (ja) | 2006-01-12 |
JP4517741B2 JP4517741B2 (ja) | 2010-08-04 |
Family
ID=35779317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004184831A Expired - Fee Related JP4517741B2 (ja) | 2004-06-23 | 2004-06-23 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4517741B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010176393A (ja) * | 2009-01-29 | 2010-08-12 | Ricoh Co Ltd | 半導体集積回路、データ処理方法、画像形成装置 |
JP2011164948A (ja) * | 2010-02-10 | 2011-08-25 | Fujitsu Ltd | キャッシュシステム |
US8858429B2 (en) | 2009-07-06 | 2014-10-14 | Fujifilm Corporation | Lighting device for endoscope and endoscope device |
CN113076061A (zh) * | 2021-03-18 | 2021-07-06 | 四川和芯微电子股份有限公司 | 单ram多模块数据的缓存方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105375A (ja) * | 1996-09-27 | 1998-04-24 | Nec Corp | 非同期fifoバッファ装置 |
JP2000076841A (ja) * | 1998-08-26 | 2000-03-14 | Fujitsu Ltd | Fifo回路及びマルチプロセッサシステム |
JP2001023369A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002190193A (ja) * | 2000-12-20 | 2002-07-05 | Sony Corp | メモリ装置およびデータ記憶方法 |
JP2003271378A (ja) * | 2002-03-15 | 2003-09-26 | Fuji Xerox Co Ltd | 記憶装置 |
-
2004
- 2004-06-23 JP JP2004184831A patent/JP4517741B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105375A (ja) * | 1996-09-27 | 1998-04-24 | Nec Corp | 非同期fifoバッファ装置 |
JP2000076841A (ja) * | 1998-08-26 | 2000-03-14 | Fujitsu Ltd | Fifo回路及びマルチプロセッサシステム |
JP2001023369A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002190193A (ja) * | 2000-12-20 | 2002-07-05 | Sony Corp | メモリ装置およびデータ記憶方法 |
JP2003271378A (ja) * | 2002-03-15 | 2003-09-26 | Fuji Xerox Co Ltd | 記憶装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010176393A (ja) * | 2009-01-29 | 2010-08-12 | Ricoh Co Ltd | 半導体集積回路、データ処理方法、画像形成装置 |
US8858429B2 (en) | 2009-07-06 | 2014-10-14 | Fujifilm Corporation | Lighting device for endoscope and endoscope device |
JP2011164948A (ja) * | 2010-02-10 | 2011-08-25 | Fujitsu Ltd | キャッシュシステム |
CN113076061A (zh) * | 2021-03-18 | 2021-07-06 | 四川和芯微电子股份有限公司 | 单ram多模块数据的缓存方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4517741B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663248B1 (ko) | 단일포트 램을 이용한 동시 어드레싱 | |
KR100337052B1 (ko) | 동기화된 독출 포인터 및 기록 포인터를 갖는 2 중 포트 fifo | |
US6920510B2 (en) | Time sharing a single port memory among a plurality of ports | |
KR100285967B1 (ko) | 플래쉬 메모리를 이용한 데이터 저장장치 및 방법 | |
KR100498233B1 (ko) | 선입선출 메모리 회로 및 그 구현 방법 | |
JP4517741B2 (ja) | 記憶装置 | |
JP2005084907A (ja) | メモリ帯域制御装置 | |
US8244929B2 (en) | Data processing apparatus | |
JP4019757B2 (ja) | 記憶装置 | |
JP3559299B2 (ja) | バッファメモリ装置 | |
KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
JP2005346637A (ja) | 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置 | |
JP2002190193A (ja) | メモリ装置およびデータ記憶方法 | |
KR0181485B1 (ko) | 데이터 통신용 데이터 버퍼링 장치 | |
KR20080028064A (ko) | 통신 시스템에서 메모리 확장 장치 | |
JPH10240678A (ja) | 拡張入出力バス | |
JPH07182849A (ja) | Fifoメモリ | |
JPH0721121A (ja) | 通信制御lsi | |
JP4851964B2 (ja) | デュアルポートメモリを用いた同期化回路 | |
JPH06103026A (ja) | メモリシステム | |
JP3935152B2 (ja) | バッファメモリ装置 | |
JP2000172242A (ja) | 画像表示制御装置 | |
US9251887B2 (en) | Static random access memory system and operation method thereof | |
JP5393626B2 (ja) | 情報処理装置 | |
JPH04360425A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4517741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |