JP2005503004A5

JP2005503004A5 -

Info

Publication number: JP2005503004A5
Application number: JP2003504222A
Authority: JP
Filing date: 2002-06-12
Publication date: 2005-08-04
Anticipated expiration: 2022-06-12

Claims

入力ノードと出力ノードとを備えた第１クロック分配バッファを有し、当該第１クロック分配バッファは、前記入力ノードへの入力信号から前記出力ノードに入射信号を生成するよう動作可能であり、
第１端部と第２端部とを備えた伝送線を有し、前記第１端部は、前記第１端部から前記第２端部への伝送ラインの長さ方向に沿って前記入射信号が伝搬するように、前記第１クロック分配バッファの前記出力ノードに結合されており、
入力ノードと出力ノードとを備えた第２クロック分配バッファを有し、前記入力ノードは、前記伝送線の第２端部に結合されており、当該第２クロック分配バッファは、その前記入力ノードへの前記入射信号からその前記出力ノードに出力信号を生成するよう動作可能であり、その前記入力ノードで第１反射信号が生成されて前記伝送線の長さ方向に沿って前記第２端部から前記第１端部へと伝搬し、
前記伝送線の第１端部と第２端部との間の長さは、前記伝送線の前記第２端部での前記入射信号と前記第１反射信号との合成電圧レベルが最大電圧レベルをほぼ超えないものとする長さである、集積回路。
前記最大電圧レベルは、実質的に、前記第１クロック分配バッファと前記第２クロック分配バッファへの供給電圧に等しい、請求項１記載の集積回路。
前記伝送線の前記第２端部での前記入射信号の電圧レベルは、前記最大電圧レベルの少なくとも約１／４以上である、請求項１記載の集積回路。
前記入射信号の前記電圧レベルは、前記最大電圧レベルの約１／４〜前記最大電圧レベルの約１／２の間の値である、請求項３記載の集積回路。
前記伝送線は、ストリップライン、積層ペアライン、両面積層ペアライン、ラテラルリターンパスを有する両面積層ペアライン、マイクロストリップライン、及びグルーブラインのうちから選択される、請求項１記載の集積回路。
前記伝送線、第１クロック分配バッファ、及び第２クロック分配バッファは、Ｈツリー、Ｘツリー及びＲＣバランスアーキテクチャのうちから選択されるクロック分配アーキテクチャの一部である、請求項１記載の集積回路。
前記伝送線は、特性インピーダンス（Ｚ_０）及び抵抗（Ｒ）を有し、前記第１クロック分配バッファの前記出力ノードは、出力インピーダンス（Ｚ_ｓ）を有し、前記第１及び第２クロック分配バッファには、供給電圧Ｖ_ddが供給され、前記最大電圧レベルは、実質的に、
V_dd*[Z₀/(Z₀+Z_s)]
で表すことができる、請求項１記載の集積回路。
前記入射信号は、ナローパルスを含む、請求項１記載の集積回路。
入力ノードと出力ノードとを備えた第１クロック分配バッファを有し、当該第１クロック分配バッファは、前記入力ノードへの入力信号から前記出力ノードに入射信号を生成するよう動作可能で、前記入射信号は、初期電圧値を有し、
第１端部と第２端部とを備えた伝送線を有し、前記第１端部は、前記第１端部から前記第２端部への伝送ラインの長さ方向に沿って前記入射信号が伝搬するように、前記第１クロック分配バッファの前記出力ノードに結合されており、
入力ノードと出力ノードとを備えた第２クロック分配バッファを有し、前記入力ノードは、前記伝送線の第２端部に結合されており、当該第２クロック分配バッファは、その前記入力ノードへの前記入射信号からその前記出力ノードに出力信号を生成するよう動作可能であり、その前記入力ノードで第１反射信号が生成されて前記伝送線の長さ方向に沿って前記第２端部から前記第１端部へと伝搬し、
前記伝送線の第１端部と第２端部との間の長さは、前記入射信号が前記第２クロック分配バッファの前記入力ノードの最低閾値電圧をほぼ超えるものとする長さである、集積回路。
前記最低閾値電圧は、最大電圧レベルの少なくとも約１／４以上である、請求項９記載の集積回路。
前記第１クロック分配バッファ及び第２クロック分配バッファは、供給電圧を有し、前記最大電圧レベルは、実質的に、この供給電圧に等しい、請求項１０記載の集積回路。
前記入射信号の前記電圧レベルは、前記最大電圧レベルの約１／４〜前記最大電圧レベルの約１／２の間の値である、請求項１０記載の集積回路。
前記伝送線は、ストリップライン、積層ペアライン、両面積層ペアライン、ラテラルリターンパスを有する両面積層ペアライン、マイクロストリップライン、及びグルーブラインのうちから選択される、請求項１０記載の集積回路。
前記伝送線、第１クロック分配バッファ、及び第２クロック分配バッファは、Ｈツリー、Ｘツリー及びＲＣバランスアーキテクチャのうちから選択されるクロック分配アーキテクチャの一部である、請求項１０記載の集積回路。
前記入射信号は、ナローパルスを含む、請求項１０記載の集積回路。
入力ノードと出力ノードを備えた第１クロック分配バッファを有し、前記出力ノードは、出力インピーダンス（Ｚ_ｓ）を有し、前記第１クロック分配バッファは、前記入力ノードへの入力信号から前記出力ノードに入射信号を生成するよう動作可能で、
第１端部と第２端部とを備えた伝送線を有し、前記第１端部は、前記第１端部から前記第２端部への伝送ラインの長さ方向に沿って前記入射信号が伝搬するように、前記第１クロック分配バッファの前記出力ノードに結合されており、前記伝送線の特性インピーダンスをＺ_０、抵抗値をＲとして、
入力ノードと出力ノードとを備えた第２クロック分配バッファを有し、前記入力ノードは、前記伝送線の第２端部に結合されており、当該第２クロック分配バッファは、その前記入力ノードへの前記入射信号からその前記出力ノードに出力信号を生成するよう動作可能であり、
前記伝送線の第１端部と第２端部との間の長さは、最低長をｄ_１として約ｄ_１を超える長さとなっており、この最低長は、実質的に、
d₁=2*(Z_o/R)ln[(2*Z_o)/(Z_o+Z_s)]
と表される、集積回路。
前記伝送線は、ストリップライン、積層ペアライン、両面積層ペアライン、ラテラルリターンパスを有する両面積層ペアライン、マイクロストリップライン、及びグルーブラインのうちから選択される、請求項１６記載の集積回路。
前記伝送線の長さは、最高長（ｄ_２）よりも短く、この最高長は、実質的に、
d₂=2*(Z_o/R)ln[(4*Z_o)/(Z_o+Z_s)]
で表される、請求項１６記載の集積回路。
前記入射信号は、立ち上がり時間（Ｔ_rf）を有し、前記伝送線のインダクタンスをＬ、キャパシタンスをＣとして、前記立ち上がり時間は、実質的に、
T_rf<2(LC)^0.5(Z₀/R)ln[4*Z₀/(Z₀+Z_s)]
の式で制限される、請求項１６記載の集積回路。
前記伝送線、第１クロック分配バッファ、及び第２クロック分配バッファは、Ｈツリー、Ｘツリー及びＲＣバランスアーキテクチャのうちから選択されるクロック分配アーキテクチャの一部である、請求項１６記載の集積回路。
前記Ｚ_０の値は、Ｒの値よりも高い値である、請求項１６記載の集積回路。
前記入射信号は、ナローパルスを含む、請求項１６記載の集積回路。
第１端部と第２端部とを有する伝送線に沿ってクロック信号を分配する方法であって、
第１クロックバッファの入力ノードで入力信号を受信し、
入力クロック信号に基づいて前記第１クロックバッファの出力ノードに入射信号を生成し、前記出力ノードは、前記伝送線の第１端部に結合されており、
前記伝送線の前記第１端部から第２端部へと前記入射信号を伝送し、前記第２端部は、第２クロックバッファの入力ノードに結合されており、前記第２クロックバッファは、その前記入力ノードへの前記入射信号からその出力ノードに出力信号を生成するよう動作可能であり、
前記第１端部から第２端部の長さは、前記入射信号と前記伝送線の前記第２端部での反射信号との合成電圧レベルが最大電圧レベルをほぼ超えない長さとされている、方法。
前記伝送線は、特性インピーダンス（Ｚ_０）及び抵抗（Ｒ）を有し、前記第１クロックバッファの前記出力ノードは、出力インピーダンス（Ｚ_ｓ）を有し、前記第１及び第２クロックバッファには、供給電圧Ｖ_ddが供給され、前記最大電圧レベルは、実質的に、
V_dd*[Z₀/(Z₀+Z_s)]
で表すことができる、請求項２３記載の方法。
前記伝送線は、特性インピーダンス（Ｚ_０）と抵抗値（Ｒ）とを有し、前記第１クロックバッファの前記出力ノードは出力インピーダンス（Ｚ_ｓ）を有し、前記伝送線の長さは、最低長をｄ_１として約ｄ_１を超える長さとなっており、この最低長は、実質的に、
d₁=2*(Z_o/R)ln [(2*Z_o)/ (Z_o+Z_s)]
と表される、請求項２３記載の方法。
前記伝送線は、特性インピーダンス（Ｚ_０）と抵抗値（Ｒ）とを有し、前記第１クロックバッファの前記出力ノードは出力インピーダンス（Ｚ_ｓ）を有し、前記伝送線の長さは、最高長をｄ_２として約ｄ_２よりも短く、この最高長は、実質的に、
d₂=2*(Z_o/R)ln[(4*Z_o)/(Z_o+Z_s)]
と表される、請求項２３記載の方法。
前記入射信号は、立ち上がり時間（Ｔ_rf）を有し、前記伝送線のインダクタンスをＬ、キャパシタンスをＣ、特性インピーダンスをＺ_０、抵抗をＲ、前記第１クロックバッファの出力インピーダンスをＺ_ｓとして、前記立ち上がり時間は、実質的に、
T_rf<2(LC)^0.5(Z₀/R)ln[4*Z₀/(Z₀+Z_s)]
の式で制限される、請求項２３記載の方法。
前記入射信号は、ナローパルスを含む、請求項２３記載の方法。