JP2005354731A - フレーム・レート変換回路 - Google Patents

Abstract

【課題】 動画像の画質を比較的簡単な状態で著しく向上させる回路を提供する。
【解決手段】 本発明は、動き・センサー（３）が動いたと検知された各画素に対応する第１状態、及び静止のままと検知された各画素に対応する第２状態を有する画素動き信号を形成する第１装置（３１）を含むことを特徴とする。動き・センサーは、隣接画素の突合わせ状態とは異なる状態が無視されるように、動き値を形成するための画素動き信号を修正する第２装置(３２）をも含む。
【選択図】 図１

Description

本発明は、２倍のフレーム・レートでフィールド・シーケンスをスイッチする装置を作動させることのできる、画素動き値検出器を有し、動き適応法式を利用して、ビデオ信号再生装置におけるフレーム・レート（フィールド繰返し周波数）を変換する回路に係る。
この種の回路は一般に、テレビ受像機において、５０または６０Hzのフィールド繰返し周波数を２倍にすることによって、広範囲に亙るフリッカリングを軽減し、全体に、より円滑な画像を得る目的に使用される。
一口にフレーム・レート変換と言っても、静的方法と、動き適応及び／または動き補償方法とは区別しなければならない。

静的方法においては、２つのフィールドＡ及びＢを複写し、図７に示すように、連続的に（ＡＡＢＢ，図７ａ）またはインターリーブ配列に（ＡＢＡＢ，図７ｂ）再生する。ＡＡＢＢ再生の短所として、極めて優れた動きの表現は可能でも、エッジ・フリッカリングの軽減は不可能である。これに反して、事実上はフレームの複写を意味するＡＢＡＢラスター・シーケンスを利用すれば、静止画像のエッジ・フリッカリングを軽減することができる。しかし、このような再生は動画像にはなじまない。

また、ＡＡ^*Ｂ^*Ｂラスター・シーケンスを利用する、図８に示すような静的方法も公知である。ただし、Ａ^*及びＢ^*フィールドは線形または非線形方法を利用して計算される。例えば、この方法においてメジアン・フィルターを使用することは公知であり、このメジアン・フィルターを使用して、フィールドＡⁿとＢⁿ、及びＢⁿとＡⁿ⁺¹をそれぞれ補間することによって、フィールド（Ａ^*）ⁿ及び（Ｂ^*）ⁿが得られる。

動き適応及び動き補償方法は、動き検知及び／または動き評価ブロックを利用する点で静的方法とは異なる。適当なフィールド・インターリービング配列の原理を図９に図解した。動き検知ブロックは画像中の動きの存在に関する情報だけを出力し、動き予測ブロックは動きの大きさと方向に関する情報を出力する。この情報はフレーム・レート変換効果を向上させる目的で、種々の形で利用される。例えば、この情報に基づいて、画素またはフレームに基づく上記２通りの静的方法を使い分けることができる。

しかし、これらの方法すべてに共通の難点として、特に、動きに応じて、種々のラスターまたはフィールド・シーケンスと補間との間の切り換えを行なおうとすれば、これらの方法は極めて複雑なものになる。
そこで、本発明の目的は、特に動画像の画質を比較的簡単な態様で著しく向上させることができる頭書の回路を提供することにある。

請求の範囲第１項に記載されているように、この目的は動き検知器が、画素ごとに、動いたことを表わす第１状態と、画素ごとに、静止していたことを表わす第２状態とを有する画素動き信号を形成する第１装置と、隣接画素の突合わせ状態とは異なる状態が無視されるように動き値を形成するため、画素動き信号を修正する第２装置とから成ることを特徴とする上記回路によって達成される。

この解決の大きい長所は先行フレームについて計算された動き値をフィードバックする必要が無い点にある。また、フィールド・シーケンスの異なる方法を組み合せるのに必要とされている乗算器が不要である。何故なら、本発明で形成される動き値によって簡単なチェンジオーバー・スイッチを作動させることができるからである。さらにまた、本発明による画素動き信号の修正を利用すれば、小さい被検体の迅速な動きでも検知でき、考慮することができる。

従属請求項の内容は本発明の好ましい実施態様を示す。
従属請求項によれば、第１状態か、第２状態かを判定するため、第１装置が、ライン差分の関数としてのフィールド差分を評価するための制御済み特性値を形成する、ライン差分が小さい程該ユニットの動き感度が高く、ライン差分が大きい程該ユニットの動き感度が低い複数のユニットを有する。

また、第１装置は好ましくはライン及びフィールド差分を形成するための複数の回路ユニットを有し、フィールド差分が制御済み特性値形成ユニットによって評価され、ライン差分が前記ユニットのそれぞれに供給されて１−ビット信号としてマップされ、これらの１−ビット信号がＯＲゲートを介して論理的に組み合わされて画素動き信号を形成する。

１−ビット制御信号を形成することによって、画素毎に、２つの異なるフィールド・シーケンスを簡単に切り換えることができる。
さらに、第２装置は好ましくは、もし、隣接するすべての画素の動き信号が第２状態にあれば、第１状態が第２状態に修正されるように、各画素の動き信号を処理し、既に修正された状態を後続の画素の処理に利用する第１修正ユニットを含む。

これにより、確率基準に基づいて画素動き信号が２次元修正され、動き値を消去及び挿入することによって画像領域が均質化され、その結果、画質が一段と改善される。
本発明のその他の詳細、特徴及び利点を、添付図面に沿って以下に説明する。
本発明は、動き検知器が画素の動き状態に関する画素情報を提供し、それぞれが動き状態に対して最適化された２つの異なる方法を使い分けるのにこの情報を利用すれば、特に優れた画質が得られるという所見に基づく。このことは、冒頭に述べたように、ラスター・シーケンス（フィールド・シーケンス）ＡＢＡＢを使用して静止画像部分を表示し、ラスター・シーケンスＡＡ^*Ｂ^*Ｂを使用して動画像部分を表示する場合に特に妥当である。対応する画素に応じて使い分ければ、両再生方式の長所を組み合せることができる。

図１は本発明の回路のブロック図である。この回路は第１フィールド・メモリー１、これと直列に接続された第２フィールド・メモリー２及び動き検知器３を含む。動き検知器３は画素動き信号を形成する第１装置３１及びこの信号から動き値を形成する第２装置３２を含む。
本発明の回路の入力に供給されたフィールド信号は第１及び第２フィールド・メモリー３１，３２に緩衝記憶され、連続する第１、第２、及び第３フィールドＡ，Ｂ，Ｃとして、動き検知器３の第１装置３１に供給される。

第１装置３１はフィルタリングを行なって種々の差分値を形成するのに利用され、これらの差分値は計算され、画素毎に組み合わされる。こうして画素動き信号が形成され、画素ごとに、この信号が第１状態なら、対応の画素が動画素とみなすべきであることを示唆し、第２状態なら、静止画素として分類される画素であることを示唆する。

第２装置３２は次いで、画素動き信号の状態を事後処理するのに使用される。この後続処理の目的は動及び静止画像領域を均質化することにある。この目的のために、画素動き信号が第１状態にある個々の小領域であって、画素動き信号が第２状態にある比較的広い領域内に位置するものを消去するか、または同様に第２状態に変える。

逆に、第２状態に割り当てられてきており、且つ第１状態画素の領域内に位置している個々の画素を第１状態に割り当てる。その結果、動画素と識別され、動画像部分に相当する均質な領域となる。
この後続処理には、下流側の１００Hzコンバーター（チェンジオーバー・スイッチ）を安定動作させるという利点がある。即ち、図７ａ及び７ｂに関連して上述した２通りのラスター方法を絶えず使い分けて混乱の激しい作品となる可能性が回避される。

図２は第１装置３１のブロック図である。第１装置３１は第１フィールドＡが供給される第１回路ユニット３１１と、第２フィールドＢが供給される第２回路ユニット３１２から成る。この２つの回路ユニット３１１，３１２はそれぞれライン差分の形成に利用される。ユニット３２０は２つの時間差から最大値を形成する。さらに、第３、第４及び第５回路ユニット３１３，３１４及び３１５をも設け、それぞれをフレーム差分の形成に利用する。第１及び第２フィールドＡ、Ｂは第３回路ユニット３１３に供給される。第４回路ユニット３１４には第１及び第３フィールドＡ、Ｃが供給され、第５回路ユニット３１５には第２及び第３フィールドＢ、Ｃが供給される。

第３、第４及び第５回路ユニット３１３〜３１５を、第１、第２及び第３ユニット３１６，３１７、３１８にそれぞれ接続することにより、制御された特性値を形成する。これらの”特性値コントローラー”は、ＯＲゲート３１９を利用して論理結合させる。ユニット３２０からの出力はすべての特性値コントローラーに入力される。
特性値コントローラーは１−ビット信号としてフレーム差分Ａ−Ｂ、Ａ−Ｃ及びＢ−Ｃをマップすることによって、画素動き信号を形成する。これはフィールドＡ及びＢからのライン差分に応じたフレーム差分を評価することによって行なわれる。この場合、ライン差分が小さいほど感度が高く、ライン差分が大きいほど感度が低くなる。特性値は探索表の形態であることが好ましい。フィールドＡ及びＢ間の最大ライン差分がすべてのフレーム差分を制御する。

従って、３つの異なるフレーム差分を評価すれば、極めて高速で動く小さい被検体をも検知できるという点で著しく有益である。
ライン差分を形成する第１及び第２回路ユニット３１１，３１２それぞれの詳細を図３に示す。これら２つの回路ユニットはいずれも、該回路ユニットの入力と接続する第１ライン・メモリー３１１０と、その出力に接続する第２ライン・メモリー３１１１を含む。さらに、回路ユニットの入力及び第１ライン・メモリー３１１０の出力と接続する第１減算器３１１２をも含む。第１ライン・メモリー３１１０の出力と第２ライン・メモリー３１１１の出力に第２減算器３１１３が接続している。第１減算器３１１２の出力が第１ユニット３１１４と接続して絶対値を形成し、第２減算器３１１３の出力が第２ユニット３１１５と接続して絶対値を形成する。絶対値形成のための第１及び第２ユニットの出力は最大値検出のためのユニット３１１６と接続し、該ユニットの出力信号は第１減衰器３１１７及び後続の第１低域フィルター３１１８を介して、特性値コントローラー３１６に供給され、該コントローラーには閾値も供給される。

図４はフレーム差分を形成するための回路ユニット３１３，３１４，３１５の詳細な構成を示す。これらの回路ユニットは第１及び第２垂直フィルター３１３０，３１３１を有し、それぞれの出力は第３減算器３１３２と接続する。第３減算器３１３２の出力は第２低域フィルター３１３３の入力と接続する。第２低域フィルターの出力信号は絶対値形成のための第３ユニット３１３４及び後続の第２減衰器３１３５を介して、リミッター３１３６に供給される。

異なるラスター位置におけるフィールドは常に第１及び第３回路ユニット３１３，３１５で処理される。即ち、垂直フィルター３１３０，３１３１がラスター位置をシフトさせ、２つのフィールドが同じ位置を占めるようにする。これに反して、同じラスター位置のフィールドは第２回路ユニット３１４で処理される。この場合、垂直方向に低域フィルタリングだけが行なわれる。この場合、ラスター位置は不変のままである。

動き値を形成するために画素動き信号を修正または事後処理するのに利用される第２装置の詳細を図５に示し、図６ａ〜６ｈに沿って説明する。この事後処理は複数の段階で行なわれる。
第１修正ユニット３２１は、第２状態（静止状態）にある画素動き信号が囲んでいる領域で第１状態（動き状態）にある個々の画素動き信号の最初の削除（水平処理）を行なう。具体的には、この場合、動く被検体は一般に、比較的範囲が広いから、この水平処理の結果、第１装置３１による不正確な類別となる可能性が高い。この状態を修正するため、画像全面にマスクを配し、削除すべきか、すべきでないかを、画素動き信号ごとに判断する。マスクを図６ａに略示する。

ここにその状態が第１状態である画素動き信号Ａがあるとして、これを囲む信号ａ、ｂ及びｃがすべて第２状態を示すなら、信号Ａを削除するか、または第２状態に変える。修正された信号Ａは、マスクを右へ１画素だけシフトした後、次の信号を修正する際の点ｂとなる。同様に、点Ａにおける修正値は、信号Ａの真下に位置する信号の修正のためのａとして利用される。即ち、こうして算出された値は、次の修正のための入力値として再帰的に利用される。このことは、削除アルゴリズムが極めて有効に行なわれることを意味する。

第２修正ユニット３２２はラインの削除（垂直処理）に利用される。この場合、後続のブロックが個々の水平ラインを削除する。画素毎に再度修正が行なわれる。使用されるマスクを図６ｂに示す。
上方１及び２ラインと下方１ラインにおける信号が第２状態にあるなら、両ライン間に位置する画素の動き信号Ａは第２状態に変えられる。この場合には、非再帰的処理が行なわれる。

次に、第３修正ユニット３２３が、図６ｃに示す対応のマスクで、画素動き信号の初期挿入（水平処理）を行なう。
最初の２ステップが終了しても、水平方向２画素の範囲の個別画素動き信号セットが存在する。これらは第４修正ユニット３２４によって削除されることになる。但し、動く被検体の中には、当然のことながら、削除してはならない２個のグループも存在する。対応の画素は比較的大きい動く被検体中に位置するから、その近傍に、第１状態にある画素動き信号が多数存在するのが常である。従って、間隙を第１状態の画素動き信号で埋めることによって削除処理を妨ぐことができる。これを行なうのは第３修正ユニット３２３であり、その際、水平方向に隣接する画素動き信号ａ、ｂ、ｃ及びｄを考慮する。もし信号ａまたはＡがセットされ、同時に信号ｂ、ｃ、ｄの１つもセットされると、画素動き信号は第１状態に変更される。このアルゴリズムは再帰的に行なわれる。即ち、修正の結果が次の修正のための点として利用される。

第４修正ユニット３２４は画素動き信号の第２削除（水平処理）を行なう。この処理ステップを図６ｄに示す。もし取り囲む画素信号ａ、ｂ、ｃ、ｄのいずれもが第１状態になければ、問題の画素動き信号Ａは第２状態として扱われる。このアルゴリズムも再帰的に行なわれる。
第５修正ユニット３２５は画素動き信号を伸張する（水平処理）。この処理ステップを図６ｅに示す。このステップの結果として、第１状態にある画素動き信号領域が水平方向左右エッジにおいて１画素だけ伸張される。このため、３個の動き信号ａ、Ａ及びｂに関する簡単なＯＲ論理演算を利用すればよい。この場合の処理は非再帰的である。

次いで、図６ｆに示すように、第６修正ユニット３２６がライン伸張（垂直処理）を行ない、第１状態にある領域を垂直方向に１ラインだけ伸張する。
ここで、第７及び第８修正ユニット３２７，３２８が第１状態の画素動き信号を挿入することによって、動く領域を均質化する。これまでのステップによって、望ましくない動き信号が除かれたから、不均質な動画像領域を大まかに均質化することができる。

第７修正ユニット３２７は、図６ｇに示す画素動き信号の第２挿入処理を行なう。このステップは水平方向に行なわれる。もし、既に処理された値ａまたは現在値Ａがセットされ、同時に値ｂ、ｃ、ｄ、ｅ、ｆ、ｇまたはｈがセットされると、現在値は第１状態にあるとされる。処理は再帰的に行なわれる。
最後に、第８修正ユニット３２８はラインを挿入する（垂直処理）。この処理ステップを図６ｈに示す。もし、２つの値が最初の２つのラインのうちの１つにセットされ、同時に２つの値が続く４つのラインのうちの１つにセットされると、画素動き信号Ａは第１状態にあるとされる。処理はこの場合も再帰的に行なわれる。従って、値ａ、ｂ、ｃ及びｄは修正済みの値である。

こうして、全体として画素動き信号が修正され、互いの境界が明確な、動画像部分か静止画像部分かがはっきりと区別される均質な画像領域を画定する動き値が得られる。

本発明の回路のブロック図である。 本発明の回路中の第１装置のブロック図である。 第１装置の構成部品のブロック図である。 第１装置のさらに他の構成部品のブロック図である。 本発明の回路中の第２装置のブロック図である。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 本発明における動き値形成を説明するための画素修正を示す。 静的方法によるフィールド表示に利用してフレーム・レートを２倍にする種々の公知ラスター・シーケンスを示す。 静的方法によるフィールド表示に利用してフレーム・レートを２倍にする種々の公知ラスター・シーケンスを示す。 静的方法を利用して補間されたフィールドの形成及び表示を示す。 動き適応及び／または動き補償方法を利用したフィールドの形成及び表示を示す。

Claims (7)

1. 画素動き値を形成する動き検知器と、該検知器によって作動させられて、フィールド・シーケンスを切り換えてフレーム・レートを２倍にする装置とを有し、動き適応法を利用する、ビデオ信号再生装置におけるフレーム・レート（フィールド繰返し周波数）変換回路であって、
   前記動き検知器（３）は、画素ごとに、動いたことを表わす第１状態と、画素ごとに、静止していたことを表わす第２状態とを有する画素動き信号を形成する第１装置（３１）と、隣接画素の突合わせ状態とは異なる状態が無視されるように動き値を形成するため、画素動き信号を修正する第２装置（３２）とを備えることを特徴とするフレーム・レート変換回路。
2. 第１状態か、第２状態かを判定するために、前記第１装置（３１）は、ライン差分の関数としてのフィールド差分を評価するための制御済み特性値を形成する、ライン差分が小さい程該ユニットの動き感度が高く、ライン差分が大きい程該ユニットの動き感度が低いユニット（３１６，３１７，３１８）を有することを特徴とする請求項１に記載の回路。
3. 前記第１装置（３１）は、ライン及びフィールド差分を形成するための回路ユニット（３１１，３１２；３１３，３１４，３１５）を有し、フィールド差分が前記制御済み特性値形成ユニット（３１６，３１７，３１８）によって評価され、ライン差分が前記ユニット（３１６，３１７，３１８）のそれぞれに供給されて１−ビット信号としてマップされ、これらの１−ビット信号がＯＲゲート（３１９）を介して論理的に組み合わされて画素動き信号を形成することを特徴とする請求項２に記載の回路。
4. 第３、第４及び第５回路ユニット（３１３，３１４，３１５）を利用して第１、第２及び第３フィールドから３つのフィールド差分を形成することと、第１及び第２フィールドからのライン差分信号の最大値を利用して制御済み特性値形成ユニット（３１６，３１７，３１８）を制御することを特徴とする請求項２または３に記載の回路。
5. 第２装置（３２）が、もし、隣接するすべての画素の動き信号が第２状態にあれば、第１状態が第２状態に修正されるように、各画素の動き信号を処理し、既に修正された状態を後続の画素の処理に利用する第１修正ユニット（３２１）を含むことを特徴とする請求項１から４のいずれか一項に記載の回路。
6. 第２装置（３２）が、上方１及び２ラインと下方１ラインにおける動き信号が第２状態にあれば、第１状態が第２状態に変更されるように、ライン中のすべての動き信号を処理する第２修正ユニット（３２２）を含むことを特徴とする請求項１から５のいずれか一項に記載の回路。
7. 前記第２装置（３２）が、第１状態にある動き信号を挿入することにより、動画像領域を均質化する修正ユニット（３２７，３２８）をも含むことを特徴とする請求項６に記載の回路。

Images