KR100445531B1 - 프레임 비율 변환 회로 - Google Patents

프레임 비율 변환 회로 Download PDF

Info

Publication number
KR100445531B1
KR100445531B1 KR10-2001-7004115A KR20017004115A KR100445531B1 KR 100445531 B1 KR100445531 B1 KR 100445531B1 KR 20017004115 A KR20017004115 A KR 20017004115A KR 100445531 B1 KR100445531 B1 KR 100445531B1
Authority
KR
South Korea
Prior art keywords
state
signals
pixel
differences
field
Prior art date
Application number
KR10-2001-7004115A
Other languages
English (en)
Other versions
KR20010075505A (ko
Inventor
쉐플러귄터
쉬우마르쿠스
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7882859&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100445531(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20010075505A publication Critical patent/KR20010075505A/ko
Application granted granted Critical
Publication of KR100445531B1 publication Critical patent/KR100445531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Image Analysis (AREA)

Abstract

본 회로는 이동 검출기(3)가 이동한 것으로 밝혀진 픽셀에 대한 제 1상태와 정지한 것으로 밝혀진 픽셀에 대한 제 2상태를 갖는 픽셀 이동 신호들을 생성하기 위한 제 1디바이스(31)와; 그리고 인접한 픽셀들의 매칭 상태와 다른 상태는 무시하는 방식으로 이동값을 생성하기 위해 상기 픽셀 이동 신호들을 보정하는 제 2디바이스(32)를 포함하는 것에 특징이 있다.

Description

프레임 비율 변환 회로{CIRCUIT FOR FRAME RATE CONVERSION}
이러한 종류의 회로들은 일반적으로 텔레비젼 수상기에서의 50 또는 60 Hz의 필드 반복 주파수를 두배로 하여, 대규모 영역의 플리커링(flickering)을 줄임은 물론 전체적으로 부드러운 화상을 생성하는데 이용된다.
프레임 비율 변환은 정적 방식과 이동-적응 및/또는 이동-보상 방식으로 구분되어진다.
정적 방식에 있어서, 두개의 필드(A와 B)가 도 7에 도시된 바와 같이 복제되어, 순차적으로(AABB, 도 7a) 혹은 교번적으로(ABAB, 도 7b) 재생된다. AABB 재생 방식은 비록 대단히 좋은 이동 표시가 가능하지만은, 가장자리의 플리커링(edge flickering)을 감소시킬 수 없는 단점을 가진다. 이와는 대조적으로, 실질적으로 프레임의 복제를 의미하는 ABAB 래스터 시퀀스(raster sequence)를 이용하면, 정지 화상에서의 가장자리 플리커링을 줄일 수 있다. 그러나, 이러한 재생 방식은 동화상에는 대처할 수 없다.
또한, 도 8에 도시한 정적 방식들은 AA*B*B 래스터 시퀀스로 동작하는 것으로 알려져 있는데, 여기서 A* 및 B* 필드는 선형 또는 비선형 방식을 이용하여 계산된다. 예컨데, 이러한 목적을 위해 중간 필터(median filter)들을 이용하는 것이 있는 바, 필드(A*)n과 (B*)n는 필드 An과 Bn와, 필드 Bn과 An+1의 보간(interpolation)에 의해 생성된다. 이동-적응 방식과 이동-보상 방식은 이동 검출기 블록 및/또는 이동 평가기 블록을 이용한다는 점에서 정적 방식과 다르다. 적절한 필드의 교번의 원리가 도 9에 예시되어 있다. 상기 이동 검출기 블록은 화상에서의 이동의 존재에 관한 정보만을 생성하며, 상기 이동 평가기 블록은 상기 이동의 크기 및 방향에 관한 정보를 결정한다. 상기 정보는 다양한 방식으로 상기 프레임 비율 변환을 개선하는데 사용될 수 있다. 예를 들어, 상기 정보에 따라서, 픽셀이나 프레임 기반으로 상기 언급한 두개의 정적 방식들을 서로 스위칭할 수 있다.
그러나, 이러한 모든 방식들은 매우 복잡하며, 특히 만일 다양한 래스터 또는 필드 시퀀스들과 보간과의 사이에서 이동-종속(motion-dependent) 스위칭을 수행해야 하는 경우 그 복잡성이 더욱 가중되는 단점을 지니고 있다.
본 발명은 필드 시퀀스를 두배의 프레임 비율(frame rate)로 스위칭하는 디바이스가 동작될 수 있게 하는 픽셀들의 이동 값을 생성하기 위한 이동 검출기를 가지는 이동-적응성 방식을 이용하는 비디오 신호 재생 디바이스에서의 프레임 비율(필드 반복(repetition) 주파수) 변환 회로에 관한 것이다.
본 발명의 보다 세부적인 기술사항, 특징 및 이점들을 도면들을 참조로 한 바람직한 실시예의 상세한 설명으로부터 알 수 있을 것이다.
도 1은 본 발명에 따른 회로의 블록 다이어그램이다.
도 2는 본 발명에 따른 회로의 제 1디바이스 블록 다이어그램이다.
도 3은 상기 제 1디바이스 구성요소의 블록 다이어그램이다.
도 4는 상기 제 1디바이스의 다른 구성요소의 블록 다이어그램이다.
도 5는 본 발명에 따른 회로의 제 2디바이스 블록 다이어그램이다.
도 6a에서 6g는 본 발명에 따른 이동 값의 생성을 예시하는 픽셀 보정들을 보인 도면이다.
도 7a 및 7b는 프레임 비율을 두배로 하기 위해서 필드들을 정적 방식으로 표시하는 공지된 다양한 래스터 시퀀스를 보인 도면이다.
도 8은 정적 방식을 이용한 보간 필드의 생성 및 표시를 보인 도면이다.
도 9는 이동-적응 그리고/또는 이동-보상 방법을 이용한 필드들의 생성 및 표시를 보인 도면이다.
그러므로, 본 발명은 비교적 간단한 방법으로 달성할 수 있으며, 특히 동화상에서 상당히 좋은 화면 품질을 얻는데 사용하는 처음 언급했던 종류의 회로를 제공하기위한 목적을 기반으로 한다.
특허 청구의 범위 제 1항에 따르면, 본 목적은 복수의 필드 신호들을 수신하고, 이 신호들에 근거하여 이동한 것으로 밝혀진 각 픽셀에 대한 제 1상태와 정지한 것으로 밝혀진 각 픽셀에 대한 제 2상태를 갖는 픽셀 이동 신호들을 생성하는 제 1디바이스와; 그리고 상기 제 1디바이스의 출력에 연결되어, 인접한 픽셀들의 정합(matching) 상태들과 다른 상태를 무시하는 방식으로 이동값을 생성하기 위해 상기 픽셀 이동 신호들을 보정하는 제 2디바이스를 포함하는 이동 검출기를 구비하는 서두에 언급했던 종류의 회로에 의해서 달성된다.
이러한 해법 특유의 이점은, 이전 프레임에 대해 계산된 이동 값을 궤환(feedback)시킬 필요가 없다는 것이다. 또한, 본 발명에 따라 생성되는 상기 이동 값에 의해 간단한 스위칭 전환이 이루어질 수 있기 때문에, 상이한 필드 시퀀스들을 갖는 방식들을 조합하기위해 일반적으로 필요한 곱셈기가 요구되지 않는다. 또한, 본 발명에 따른 상기 픽셀 이동 신호들의 보정 결과로써, 미세한 객체의 빠른 이동까지도 검출하여 계산할 수 있다.
종속 청구항들의 내용은 본 발명의 장점적인 특징들을 포괄한다.
종속 청구항들에 따르면, 상기 제 1 및 제 2상태를 결정하기 위해서, 상기 제 1디바이스는 라인 차이점들에 따라서 필드 차이점들을 평가하기 위한 유닛들을 구비하는 바, 만일 상기 라인 차이점들이 작으면 그 이동 감도(motion sensitivity)는 증대되고, 만일 상기 라인 차이점들이 크면 상기 이동 감도는 감소된다.
또한, 상기 제 1디바이스는 라인 차이점들과 필드 차이점들을 형성하기위한 회로 유닛들을 구비하는 바, 상기 필드 차이점들은 상기 라인 차이점들을 수신하는 각각의 유닛들에 의해 평가되어 특성 곡선을 생성하게 되며, 이들은 1-비트 신호들로 매핑된다. 이들 1비트 신호들은 OR게이트에 의해 논리적으로 조합되어 픽셀 이동 신호를 생성하게 된다.
1비트 제어 신호의 생성은 간단한 방식으로 각 픽셀에 대한 두개의 상이한 필드 시퀀스들 간을 스위칭할 수 있도록 한다.
또한, 상기 제 2디바이스는 만일 상기 모든 인접 픽셀들의 이동 신호들이 상기 제 2상태에 있으면, 상기 제 1상태가 상기 제 2상태로 바뀌게 하는 방식으로 각 픽셀의 이동 신호들을 처리하는 제 1회로 유닛을 포함하며, 이전에 보정된 상태는 후속 픽셀을 처리하는데 이용된다.
그 결과, 적절한 기준을 이용한 픽셀 이동 신호들의 2차원적 보정, 이동값의 소거 및 채움에 의한 화상 영역의 동질화 및 화상 품질에 있어서의 보다 뛰어난 개선을 얻을 수 있게 된다.
본 발명은 만일 이동 검출기가 픽셀의 이동 상태에 관한 픽셀 정보를 제공하고, 이 정보가 이동 상태에 대해 각각 최적화 되는 두개의 상이한 방식들 간을 스위칭시키는데 사용될 수 있다면 특별히 양호한 화상 품질을 얻을 수 있다는 지식을 기반으로 한다. 이는 서두에 언급한 바와 같이 만일 상기 정지 화상 부분들이 래스터 시퀀스(필드 시퀀스) ABAB를 이용하여 표시되고, 상기 이 동화상 부분들이 상기 래스터 시퀀스 AA*B*B를 이용하여 표시되는 경우, 특히 적절하다. 해당 픽셀-종속 스위칭은 두가지 재생 방식의 장점들 모두를 지닐 수 있게 해준다.
도 1은 본 발명에 따른 회로의 블록 다이어그램이다. 상기 회로는 제 1필드 메모리(1), 제 1 필드 메모리(1)에 직렬 연결된 제 2필드 메모리(2), 및 이동 검출기(3)를 포함한다. 상기 이동 검출기(3)는 픽셀 이동 신호들을 생성하기 위한 제 1디바이스(31), 그리고 이들 신호로부터 이동 값을 생성하기 위한 제 2디바이스(32)를 포함한다.
상기 회로의 입력에 인가되는 필드 신호들이 상기 제 1 및 제 2필드 메모리들(1, 2)에 버퍼-저장되고, 순차적으로 제 1, 제 2 및 제 3 필드(A, B, C)로서 상기 이동 검출기(3)의 제 1디바이스(31)에 제공된다.
상기 제 1디바이스(31)는 필터링을 수행하고, 픽셀 별로 서로를 계산 및 상호 결합되는 다양한 차이값들을 형성하는데 사용된다. 그 결과, 픽셀 이동 신호들이 생성된다. 이들 신호들은, 각 픽셀에 대해서, 해당 픽셀이 이동되어야 하는 경우에는 제 1상태로 표시하고, 해당 픽셀이 정지되어야 하는 경우에는 제 2상태로 표시한다.
상기 제 2디바이스(32)는 상기 픽셀 이동 신호들의 상태를 후속 처리하는데 사용된다. 이러한 후속 처리의 목적은 상기 이동 및 정지 화상 영역들을 동질화(homogenize)하기 위한 것이다. 이러한 목적을 위해, 상기 픽셀들이 상기 제 1 상태에 있는 개별의 작은 영역들이 상기 픽셀들이 상기 제 2 상태에 있는 비교적 큰 영역들에 놓인 경우, 이 작은 영역들에 있는 픽셀들은 제거되거나 혹은 제 2상태로 변경된다.
반대로, 상기 제 2상태로 할당되었으며 상기 제 1상태의 픽셀들을 갖는 어떤 영역 내에 위치된 개별적인 픽셀들은 상기 제 1상태에 할당된다. 그 결과, 이동하는 것으로 식별되고 이 동화상 부분들에 해당하는 동질의 영역들이 생성된다.
상기 후속 처리는, 매우 불안한 구조들을 유발할 수 있는 도 7a와 7b를 참조하여 도입부에 설명한 두가지 래스터 방법들 간의 지속적인 스위칭을 하지 않는다는 점에서, 다운스트림(downstream) 100Hz 변환기(전환 스위치)가 안정된 방식으로 동작하게 되는 특별한 장점을 갖는다.
도 2는 상기 제 1디바이스(31)의 블록 다이어그램을 도시한다. 상기 제 1디바이스(31)는 상기 제 1필드(A)가 인가되는 제 1회로 유닛(311)과, 상기 제 2필드(B)가 인가되는 제 2회로 유닛(312)을 포함한다. 상기 두개의 회로 유닛(311, 312)은 라인 차이점들을 형성하는데 각각 사용된다. 유닛(320)은 상기 두개의 라인차이점으로부터 최대치를 형성한다. 또한, 제 3, 4, 5 회로 유닛(313, 314, 315)이 제공되며, 이들은 각각 필드 차이점들을 생성하는데 사용된다. 상기 제 1 및 제 2필드(A, B)는 상기 제 3회로 유닛(313)에 인가된다. 상기 제 4회로 유닛(314)에는 제 1 및 제 3필드(A, C)가 인가되는 반면, 상기 제 5 회로 유닛(315)에는 상기 제 2 및 제 3 필드(B, C)가 인가된다.
상기 제 3, 제 4 및 제 5 회로 유닛은 개별적으로 제 1, 제 2 및 제 3 유닛(316, 317, 318)에 연결되어, 특성 곡선들이 생성될 수 있게 한다. 이러한 "특성 제어기들(316, 317, 318)"의 출력들은 OR게이트(319)를 이용하여 논리적으로 결합된다. 상기 유닛(320)으로부터의 출력은 모든 특성 제어기들에 인가된다.
상기 특성 제어기들은 픽셀 이동 신호들을 생성하기위해서 1-비트 신호들로 생성되는 상기 필드 차이점들(A-B, A-C 그리고 B-C)을 매핑(mapping)한다. 이는 상기 필드(A와 B)로부터의 라인 차이점들에 따라서 상기 필드 차이점들을 평가함으로써 행해진다. 이러한 경우에 있어서, 만일 상기 라인 차이점들이 작다면 상기 감도는 증가될 것이고, 상기 라인 차이점들이 크다면 상기 감도는 줄어들 것이다. 상기 특성들은 룩-업 테이블(look-up table)로부터 편리하게 얻을 수 있을 것이다. 상기 필드(A와 B)간의 라인 차이점들의 최대값은 상기 모든 필드 차이점들을 제어한다.
그러므로, 3개의 서로 상이한 상기 필드 차이점들의 평가는 매우 빠르게 이동하는 객체들도 검출할 수 있으므로 대단한 이점이 있는 것으로 밝혀졌다.
각각 라인 차이점들을 형성하기위한 제 1및 제 2 회로 유닛(311과 312)이 도 3에서 자세히 도시된다. 이 두 회로 유닛은 각각의 경우에 입력과 연결되는 한개의 제 1라인 메모리(3110)와, 이 메모리의 출력과 연결되는 제 2라인 메모리(3111)를 각각 포함한다. 또한, 제 1감산기(3112)가 제공되는데, 이의 입력은 상기 회로 유닛의 입력과 연결되며, 상기 제 1라인 메모리(3110)의 출력과 연결된다. 제 2감산기(3113)는 상기 제 1라인 메모리(3110)의 출력과 연결되고, 상기 제 2라인 메모리(3111)의 출력과 연결된다. 상기 제 1감산기(3112)의 출력은 크기 형성(magnitude formation)을 위해 제 1유닛(3114)과 연결되고, 반면에 상기 제2 감산기(3113)의 출력은 크기 형성을 위해 제 2유닛(3115)과 연결된다. 크기 형성을 위한 상기 제 1 및 제 2 유닛의 출력들은 최대값 결정을 위해서 유닛(3116)에 함께연결되고, 그 출력 신호는 제 1감쇠기(attenuator)(3117)와 이에 후속하는 제 1저역통과 필터(3118)를 거쳐서 특성 제어기 (316)에 공급되며, 이 특성 제어기(316)에는 임계값(threshold value)들이 인가된다.
도 4는 필드 차이점들을 생성하기 위한 상기 회로 유닛들(313, 314, 315)의 구조를 자세히 도시한다. 이들은 제 1 및 제 2수직 필터(3130, 3131)를 가지며, 이 필터들의 출력은 제 3감산기(3132)와 연결된다. 상기 제 3감산기(3132)의 출력은 제 2저역통과 필터(3133)의 입력과 연결된다. 제 2 저역 통과 필터(3133)의 출력 신호는 크기 형성을 위해 제 3유닛(3134)과 그에 후속하는 제 2감쇠기(3135)를 지나 리미터(limiter)(3136)에 제공된다.
상이한 래스터 위치에 있는 필드들은 각각 상기 제 1 및 제 3 회로 유닛(313, 315)에서 처리된다. 이는 상기 수직 필터들(3130, 3131)이 상기 래스터 위치를 시프트(shift)시킴으로써, 그후 상기 두개의 필드가 동일한 래스터 위치에 있게 된다는 사실을 고려한다. 반면에, 상기 동일한 래스터 위치에 있는 필드들은 상기 제 2 회로 유닛(314)에서 처리된다. 이러한 경우, 오직 저역 통과 필터링 만이 상기 수직 방향으로 수행된다. 이러한 경우, 상기 래스터 위치는 변경되지 않은 상태로 된다.
이동 값들을 생성하기 위해 상기 픽셀 이동 신호들을 보정하거나 혹은 후속처리를 하는 제 2디바이스(32)가 도 5에 자세히 도시되며, 도 6a 내지 6h를 참조하여 설명될 것이다. 이러한 후속 처리는 다수의 단계들로 수행된다.
제 1보정 유닛(321)은 제 2상태(정지)에 있는 픽셀 이동 신호들의 주변 영역에서 제 1상태(이동)에 있는 개별적인 픽셀 이동 신호들의 제 1삭제(수평 처리)를 수행한다. 구체적으로, 이러한 경우, 이동 객체들이 일반적으로 보다 큰 확장을 갖기 때문에 상기 제 1디바이스(31)에 의한 부정확한 분류를 나타낼 가능성이 높다. 이러한 상태를 보정하기 위해서, 전체 화면 상에 마스크가 위치되고, 각 픽셀 이동 신호에 대해 이 신호를 삭제할 것인지 여부를 결정한다. 상기 마스크는 도 6a에서 간략하게 도시된다.
만일 모든 주변 신호들(a, b 그리고 c)이 제 2상태를 나타내고 있다면, 제 1상태를 갖는 현재 픽셀 이동 신호(A)는 삭제되거나 제 2상태로 변경된다. 상기 보정된 신호(A)는 상기 후속 신호의 보정에 의해, 즉 상기 마스크를 우측으로 한 픽셀 시프트된 후 지점(b)가 된다. 상기 지점(A)에서의 보정 값은 상기 신호(A)의 바로 아래 위치되는 상기 신호의 보정을 위해 사용된다. 이는 상기 값들이 일단 연산되면, 이들은 후속 보정을 위한 입력 값들로서 순환적(recursive)으로 다시 사용됨을 의미한다. 이는 상기 삭제 알고리즘이 매우 효율적으로 동작한다는 것을 의미한다.
제 2보정 유닛(322)은 라인들을 삭제(수직 처리)하기 위해 사용된다. 이러한 경우, 각 경우에서의 후속 블록은 개별적인 수평으로 진행되는 라인들을 삭제한다. 상기 보정은 각 픽셀에 대해 다시 한번 수행된다. 사용되는 마스크가 도 6b에 도시되어 있다.
상기 현재 픽셀의 픽셀 이동 신호(A)는 그 위에 있는 한두개 라인 및 그 아래에 있는 한 라인에 있는 신호들이 제 2상태에 있으면 제 2상태로 바뀐다. 이러한 경우 비순환적(non-recursive) 처리가 사용된다.
그 다음, 제 3보정 유닛(323)은 도 6c에 도시되는 해당 마스크를 이용하여 픽셀 이동 신호들의 초기 삽입(수평 처리)을 수행한다.
상기 처음 두 단계들 후, 상기 수평 방향으로 두 픽셀들의 확장을 가지는 개별 세트의 픽셀 이동 신호들이 여전히 존재한다. 이들은 제 4보정 유닛(324)에의해 나중에 삭제될 것이다. 그러나, 이동 객체 내에, 당연히 삭제되지 않아야만 하는 두개의 그룹이 또한 존재한다. 상기 보정 픽셀들은 비교적 큰 이동 객체들 내에 위치하기 때문에, 그들에 바로 인접하여 제 1상태의 다수의 픽셀 이동 신호들이 항상 존재한다. 그래서, 상기 삭제 과정은 상기 제 1상태인 픽셀 이동 신호들을 이용하여 이들 간의 간격들을 채움으로써 방지될 수 있다. 이는 상기 수평적으로 인접한 픽셀 이동 신호들(a, b, c 그리고 d)을 고려함으로써 상기 제 3보정 유닛(323)에 의해 수행될 수 있다. 만일 상기 신호들 중 하나(a 또는 A)가 설정되면, 상기 신호들(b, c, d) 중 하나가 동시에 설정되어 현재의 픽셀 이동 신호는 상기 제 1상태로 바뀐다. 이러한 알고리즘은 순환적으로 동작한다. 다시 말해서, 상기 보정의 결과는 상기 다음 보정을 위한 지점으로서 사용된다.
제 4보정 유닛(324)은 픽셀 이동 신호들의 제 2삭제(수평 처리)를 수행한다. 이러한 과정은 도 6d에 예시된다. 만일 주변 픽셀 신호들(a, b, c, d) 중 어느 것도 상기 제 1상태에 있지 않다면, 상기 현재 픽셀 이동 신호(A)는 상기 제 2상태로 할당된다. 상기 알고리즘 역시 순환적으로 동작한다.
제 5보정 유닛(325)은 상기 픽셀 이동 신호들을 확장(수평 처리)한다. 이는 도 6e에 예시된다. 상기 단계의 결과로써, 각 경우에서 상기 수평 방향의 오른쪽 및 왼쪽 가장자리에서 한 픽셀 확장된 제 1상태의 픽셀 이동 신호들의 영역이 만들어진다. 이러한 목적으로 상기 세개의 이동 신호(a, A 그리고 b)에 대한 간단한 OR 논리 연산이 사용된다. 이러한 경우의 처리는 순환적이 아니다.
그 다음, 도 6f에 따르면, 제 6보정 유닛(326)은 라인 확장(수직 처리)을 수행하며, 제 1 상태의 영역들은 상기 수직 방향에서 한 라인 확장된다.
이제, 제 7 및 제 8보정 유닛(327과 328)은 상기 제 1상태에서 픽셀 이동 신호들을 삽입함으로써 상기 이동 영역들을 동질화한다. 상기 단계들을 통해, 원하지 않는 이동 신호들이 제거되며, 따라서 동질이 아닌 이동 화상 영역들이 대체적으로 채워질 수 있게 된다.
상기 제 7보정 유닛(327)은 픽셀 이동 신호들에 대해 제 2삽입 처리를 수행하며, 이는 도 6g에 도시된다. 상기 단계는 수평 방향으로 동작한다. 만일 이미 처리된 값(a) 또는 현재 값(A)이 설정되고, 상기 값들(b, c, d, e, f, g 또는 h) 중 하나가 동시에 설정되면, 상기 현재 값은 상기 제 1상태로 할당된다. 처리는 순환적으로 수행된다.
마지막으로, 제 8보정 유닛(328)은 라인들을 삽입(수직 처리)한다. 이는 도 6h에 예시된다. 만일 처음 2개 라인들 중 하나에서 두 값들이 설정되고 후속하는 4개 라인들 중 하나에서 두 값들이 동시에 설정되면, 현재의 픽셀 이동 신호(A)는 상기 제 1상태로 할당된다. 이러한 경우, 처리는 역시 순환적으로 수행된다. 따라서, 상기 값들(a, b, c, d)은 이미 보정된 값들이 된다.
전체적으로, 상기 픽셀 이동 신호들은 결과적으로 보정되어, 서로로부터 선명하게 묘사되는 동질의 화상 영역들을 정의하는 이동 값들이 생성되며, 이 값들은 이동하거나 또는 정지하는 것으로서 응집적으로(cohesively) 정의된다.

Claims (7)

  1. 필드 시퀀스를 두배의 프레임 비율(frame rate)로 스위칭하는 디바이스가 동작될 수 있게 하는 픽셀들의 이동 값을 생성하기 위한 이동 검출기를 가지는 이동-적응성 방식을 이용하는 비디오 신호 재생 디바이스에서의 프레임 비율(필드 반복(repetition) 주파수) 변환 회로에 있어서,
    상기 이동 검출기(3)는:
    복수의 필드 신호들을 수신, 이 신호들에 근거하여 이동한 것으로 밝혀진 각 픽셀에 대한 제 1상태와 그리고 정지한 것으로 밝혀진 각 픽셀에 대한 제 2상태를 갖는 픽셀 이동 신호들을 생성하는 제 1디바이스(31)와; 그리고
    상기 제 1디바이스(31)의 출력에 연결되어, 인접한 픽셀들의 정합 상태와 다른 상태는 무시하는 방식으로 이동 값을 생성하기 위해 상기 픽셀 이동 신호들을 보정하는 제 2디바이스(32)를 포함하는 것을 특징으로 하는 프레임 비율 변환 회로.
  2. 제 1항에 있어서,
    상기 제 디바이스(31)는, 특성 곡선을 발생하여 라인 차이점들에 따라 필드 차이점들을 평가하는 유닛(316, 317, 318)을 포함하며,
    상기 픽셀 이동 신호는 상기 유닛(316, 317, 318)의 출력에 의존하고, 상기 유닛(316, 317, 318)의 이동 감도는 상기 라인 차이점들이 작은 경우에는 증대되고, 큰 경우에는 감소되는 것을 특징으로 하는 프레임 비율 변환 회로.
  3. 제 2항에 있어서,
    상기 제 1디바이스(31)는 라인 차이점들과 필드 차이점들을 형성하기위한 회로 유닛(311, 312, 313, 314, 315)을 구비하며,
    상기 필드 차이점들은 각각에 라인 차이점이 인가되는 유닛들(316, 317, 318)에 의해서 평가되고 그리고 1비트 신호들로 매핑되며, 상기 1비트 신호들은 픽셀 이동신호들이 생성되도록 OR 게이트(319)에 의해 논리적으로 결합되는 것을 특징으로 하는 프레임 비율 변환 회로.
  4. 제 3항에 있어서,
    상기 제 3, 제4 및 제5 회로 유닛(313, 314, 315)은 제 1, 제 2 및 제 3 필드로부터 3개의 필드 차이점들을 생성하는데 사용되며, 상기 유닛들(316, 317, 318)은 상기 제 1 및 제 2 필드로부터의 상기 라인 차이점의 최대값을 이용하여 제어되는 것을 특징으로 하는 프레임 비율 변환 회로.
  5. 제 1항에 있어서,
    상기 제 2디바이스(32)는 만일 상기 모든 인접 픽셀들의 이동 신호들이 상기 제 2상태에 있으면, 상기 제 1상태가 상기 제 2상태로 바뀌게 하는 방식으로 각 픽셀의 이동 신호들을 처리하는 보정 유닛(322)을 포함하며, 이전에 보정된 상태는 후속 픽셀을 처리하는데 이용되는 것을 특징으로 하는 프레임 비율 변환 회로.
  6. 제 1항에 있어서,
    상기 제 2디바이스(32)는 만일 그 위에 있는 한 두개 라인 및 그 아래에 있는 한 라인에 있는 상기 이동 신호들이 제 2 상태에 있으면 상기 제 1 상태가 상기 제 2상태로 바뀌는 방식으로 한 라인에 있는 모든 이동 신호들을 처리하는 보정 회로를 포함하는 것을 특징으로 하는 프레임 비율 변환 회로.
  7. 제 6항에 있어서,
    상기 제 2디바이스(32)는 제 1상태에 있는 이동 신호들을 삽입함으로써 이동 화상 영역들을 동질화시키는 보정 유닛(327, 328)을 더 포함하는 것을 특징으로 하는 프레임 비율 변환 회로.
KR10-2001-7004115A 1998-09-30 1999-09-15 프레임 비율 변환 회로 KR100445531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844937 1998-09-30
DE19844937.2 1998-09-30

Publications (2)

Publication Number Publication Date
KR20010075505A KR20010075505A (ko) 2001-08-09
KR100445531B1 true KR100445531B1 (ko) 2004-08-21

Family

ID=7882859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7004115A KR100445531B1 (ko) 1998-09-30 1999-09-15 프레임 비율 변환 회로

Country Status (7)

Country Link
US (1) US6909466B1 (ko)
EP (1) EP1125428B1 (ko)
JP (2) JP2003524917A (ko)
KR (1) KR100445531B1 (ko)
CN (1) CN1127848C (ko)
DE (1) DE59902078D1 (ko)
WO (1) WO2000019713A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098957B2 (en) * 2000-12-20 2006-08-29 Samsung Electronics Co., Ltd. Method and apparatus for detecting repetitive motion in an interlaced video sequence apparatus for processing interlaced video signals
CA2330854A1 (en) * 2001-01-11 2002-07-11 Jaldi Semiconductor Corp. A system and method for detecting a non-video source in video signals
US20110013081A1 (en) * 2001-01-11 2011-01-20 Pixelworks, Inc. System and method for detecting a non-video source in video signals
US7542095B2 (en) * 2005-01-20 2009-06-02 Samsung Electronics Co., Ltd. Method and system of noise-adaptive motion detection in an interlaced video sequence
CN101485193B (zh) * 2006-10-19 2012-04-18 松下电器产业株式会社 图像生成装置以及图像生成方法
US8340183B2 (en) * 2007-05-04 2012-12-25 Qualcomm Incorporated Digital multimedia channel switching
JP5219608B2 (ja) * 2008-05-01 2013-06-26 キヤノン株式会社 フレームレート変換装置、方法及びプログラム
JP5219609B2 (ja) * 2008-05-01 2013-06-26 キヤノン株式会社 フレームレート変換装置、方法及びプログラム
JP4626779B2 (ja) * 2008-08-26 2011-02-09 ソニー株式会社 映像信号処理装置、画像表示装置および映像信号処理方法
JP5202246B2 (ja) * 2008-11-20 2013-06-05 キヤノン株式会社 動画像処理装置、及び方法、プログラム
US9491398B1 (en) 2010-12-21 2016-11-08 Pixelworks, Inc. System and method for processing assorted video signals

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599205B1 (fr) 1981-11-27 1990-08-24 Thomson Csf Procede recursif de caracterisation de zones isotropes dans une image video; dispositif detecteur de mouvement et detecteur de bruit dans une sequence d'images
DE3839437A1 (de) 1988-11-23 1990-05-31 Grundig Emv Schaltungsanordnung zur umsteuerung zwischen verschiedenen flimmerreduktionsverfahren in einem fernsehempfaenger
DE4327779C1 (de) 1993-08-18 1994-12-08 Siemens Ag Verfahren und Schaltungsanordnung für ein Fernsehgerät zur Verminderung des Flimmerns
DE4327733C1 (de) 1993-08-18 1994-06-01 Grundig Emv Bewegungsdetektor
US5471252A (en) * 1993-11-03 1995-11-28 Matsushita Electric Industrial Corporation Of America Method and apparatus for estimating motion vector fields by rejecting local outliers
JP3193833B2 (ja) * 1994-07-25 2001-07-30 ケイディーディーアイ株式会社 動ベクトル処理装置
US5793435A (en) * 1996-06-25 1998-08-11 Tektronix, Inc. Deinterlacing of video using a variable coefficient spatio-temporal filter
US5963262A (en) * 1997-06-30 1999-10-05 Cirrus Logic, Inc. System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data
KR100582856B1 (ko) * 1997-09-23 2006-05-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 움직임 추정 및 움직임 보상된 보간법
US6181382B1 (en) * 1998-04-03 2001-01-30 Miranda Technologies Inc. HDTV up converter

Also Published As

Publication number Publication date
KR20010075505A (ko) 2001-08-09
US6909466B1 (en) 2005-06-21
JP2005354731A (ja) 2005-12-22
WO2000019713A1 (de) 2000-04-06
CN1325590A (zh) 2001-12-05
CN1127848C (zh) 2003-11-12
DE59902078D1 (de) 2002-08-22
EP1125428A1 (de) 2001-08-22
EP1125428B1 (de) 2002-07-17
JP2003524917A (ja) 2003-08-19

Similar Documents

Publication Publication Date Title
KR100381286B1 (ko) 카메라 비디오 또는 필름으로부터 텔레비젼 신호를 디인터레이싱하기 위한 시스템
JP2005354731A (ja) フレーム・レート変換回路
US7254264B2 (en) Method and device for generating 3D images
EP1646228B1 (en) Image processing apparatus and method
JPH0636564B2 (ja) 動き検出装置及びそれを用いるテレビジョン信号処理装置
KR100927281B1 (ko) 화상 신호 처리 장치 및 방법
RU2115259C1 (ru) Устройство расширения управляющих сигналов
JP3596521B2 (ja) 画像信号処理装置及び方法
KR100510671B1 (ko) 인터레이스 영상에서의 동일 프레임 검출 장치
JP2003274282A (ja) 映像信号処理装置
AU2004200237B2 (en) Image processing apparatus with frame-rate conversion and method thereof
KR100692597B1 (ko) 필드 선택이 가능한 영상처리 장치 및 그 방법
JP2003116109A (ja) インターレース映像信号の動き検出装置及びこれを用いた順次走査変換装置
JPH07336650A (ja) フィールド内挿方法
JP2762791B2 (ja) 走査線補間装置
JP2004023673A (ja) 動きベクトル検出装置及び方法、動き補正装置及び方法
US20070296855A1 (en) Video processing using region-based statistical measurements
JP3696551B2 (ja) インターレース法で生成されるイメージシーケンスのピクチャ周波数を２逓倍する方法
JPH02272984A (ja) 順次走査変換の動き信号検出法
KR100518159B1 (ko) 순차 화상의 시퀀스를 발생시키기 위한 방법 및 회로 장치
JP2002290926A (ja) 斜め適応型走査線補間装置
JPH05252486A (ja) 映像信号の走査変換装置
JPH07264631A (ja) ２次元画像を３次元画像に変換する方法及び装置
JPH0937300A (ja) ２次元映像を３次元映像に変換する方法
JPS6330079A (ja) 画像信号変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120725

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee