JP2005354131A - クロック発生回路 - Google Patents
クロック発生回路 Download PDFInfo
- Publication number
- JP2005354131A JP2005354131A JP2004169374A JP2004169374A JP2005354131A JP 2005354131 A JP2005354131 A JP 2005354131A JP 2004169374 A JP2004169374 A JP 2004169374A JP 2004169374 A JP2004169374 A JP 2004169374A JP 2005354131 A JP2005354131 A JP 2005354131A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- output
- waveform shaping
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 パッケージ内の配線に寄生抵抗が存在し出力駆動回路に貫通電流が発生しても、安定した起動特性が得られるようにする。
【解決手段】 水晶発振回路10と、該水晶発振回路10の出力側に接続した波形整形回路20と、該波形整形回路20の出力側に接続した出力駆動回路30とからなるクロック発生回路において、波形整形回路20の初段にシュミット型インバータ21を配置する。
【選択図】 図1
【解決手段】 水晶発振回路10と、該水晶発振回路10の出力側に接続した波形整形回路20と、該波形整形回路20の出力側に接続した出力駆動回路30とからなるクロック発生回路において、波形整形回路20の初段にシュミット型インバータ21を配置する。
【選択図】 図1
Description
本発明は、発振回路、波形整形回路および出力駆動回路を有するクロック発生回路に係り、特に出力駆動回路のCMOSインバータに発生する貫通電流による不都合の解消を図ったクロック発生回路に関するものである。
本発明に最も近い従来のクロック発生回路を図3に示す。このクロック発生回路は、帰還抵抗11、水晶振動子12、CMOSインバータアンプ13、キャパシタ14,15からなるコルピッツ型CMOS水晶発振回路10と、その水晶発振回路10の出力を受ける2段のCMOSインバータ23,22からなる波形整形回路20Aと、高負荷駆動可能なCMOSインバータバッファ31(あるいはトライステートバッファ等)からなる出力駆動回路30を具備する。このようなクロック発生回路は、水晶発振回路10により図4に示すように電源電圧VDDの投入から徐々に発振出力電圧Voscが立ち上がる。
そして、後記するような、パッケージに組み立てる際の電源配線に寄生抵抗が発生しない場合には、たとえ出力駆動回路30のCMOSインバータバッファ31で貫通電流が発生したとしても、発振出力電圧Voscが所定の振幅以上になれば安定して波形整形回路20の閾値を横切り、安定的にクロック出力Vout2が出力する。これは、電源電圧VDDの立ち上がりが遅く波形整形回路20の閾値が発振出力電圧Voscの立ち上がりと同程度であっても、同様であった。
ところが、パッケージに組み立てる際の電源配線に寄生抵抗が発生している場合には、出力駆動回路30のCMOSインバータバッファ31で貫通電流が発生することによって、起動不良の問題が発生する場合があった。
まず、貫通電流は下記ような場合に発生する。図5(a)に出力駆動回路30のCMOSインバータバッファ31の等価回路を、(b)にその入力電圧特性を、(c)に貫通電流特性を示す。出力駆動回路30として使われるCMOSインバータバッファ31は、PMOSトランジスタMP1とNMOSトランジスタMN1からなり、入力電圧Viが“H”レベルから“L”レベルに切り替わり、あるいは“L”レベルから“H”レベルに切り替わる際に貫通電流を発生させる。この貫通電流は、CMOSインバータバッファ31を構成するトランジスタMP1、MN1のFETサイズに比例して増加するが、高周波動作あるいは高負荷駆動させようとしたときにはそのFETサイズは必然的に大きくなり、貫通電流もまた増加してしまう。
図6は図3に示したクロック発生回路を含む回路を内蔵したLSIのパッケージ40の内部の説明図である。一般的なLSIではLSIチップ41をパッケージ40内に封止する場合、そのパッケージ40とチップ41との間を接続する配線に寄生抵抗が発生し、当然に電源配線にも寄生抵抗42,43が発生する。そして、高周波クロック発生回路の場合、貫通電流が発生すると、この寄生抵抗42,43において比較的大きな電圧降下が発生してチップ41に実質的に印加する電源電圧VDDが一時的に低下し、図7に示すように水晶発振回路10の起動不良を発生させる場合があった。この起動不良の動作について説明する。
コルピッツ型CMOS水晶発振回路10では、発振開始時に発振出力電圧Voscは図4に示したように除々に振幅が大きくなっていき、ある一定の時間(水晶振動子のパラメータに依存する)が経過すると安定して発振するようになる。しかし、発振開始直後は発振振幅も小さい為、電源ノイズ等の影響を受けやすい状態にある。
このような時に水晶発振回路10の出力電圧Voscが波形整形回路20AのCMOSインバータ23の閾値電圧Vtを越えそこで“H”レベルが検出されると、そのCMOSインバータ21の出力電圧は“H”レベルから“L”レベルへ変化し、次段のCMOSインバータ22の出力電圧は“L”レベルから“H”レベルへと遷移する。これにより、出力駆動回路30中の駆動能力が高いCMOSインバータバッファ31が動作し、そこで貫通電流が生じると、パッケージ40内の配線の寄生抵抗42,43に生じる電圧降下によってコルピッツ型CMOS水晶発振回路10に印加する電源電圧VDDが低下(図7のA点)し、発振出力電圧Voscが一時的に降下する(B点)。
発振出力電圧Voscは一時的に降下するものの、貫通電流はすぐに無くなるため、再度発振振幅を大きくするよう動作するが、次回のピーク時は閾値Vtに到達せず、その次のピーク時に再び波形整形回路20AのCMOSインバータバッファ21の閾値電圧Vtを越えると出力駆動回路30に貰通電流が発生し、発振出力を降下させてしまう。このような動作を繰り返すことで、コルピッツ型CMOS水晶発振回路は起動不良を発生することがある。
本発明の目的は、上記問題を解決し、たとえパッケージ内の配線に寄生抵抗が存在し出力駆動回路に貫通電流が発生しても、安定した起動特性が得られるようにしたクロック発生回路を提供することである。
請求項1にかかる発明のクロック発生回路は、発振回路と、該発振回路の出力側に接続した波形整形回路と、該波形整形回路の出力側に接続した出力駆動回路とからなるクロック発生回路において、前記波形整形回路の初段に、シュミット型インバータを配置したことを特徴とする。
請求項2にかかる発明は、請求項1に記載のクロック発生回路において、前記シュミット型インバータは、前記出力駆動回路の動作時に生じる貫通電流およびチップとパッケージの端子とを接続する配線の寄生抵抗によって前記発振回路の電源電圧が一時的に低下する際の低下レベルに相当する値以上のヒステリシス量をもつことを特徴とする。
本発明によれば、波形整形回路にヒステリシスを持つシュミット型インバータを採用することにより、仮に組立時の電源配線に寄生抵抗があった場合にも、発振回路の出力を受ける波形整形回路にヒステリシス電圧があるため、貫通電流によって発振回路の電源電圧が一時的に低下しても、発振出力電圧に対するノイズマージンが増え、起動不良を起こす可能性を低くすることができる。
図1は本発明の実施例のクロック発生回路の構成を示すブロック図である。本実施例では、コルピッツ型CMOS水晶発振回路10の出力を受ける波形整形回路20の初段にシュミット型インバータ21を接続し、その後段に通常のCMOSインバータ22を接続する。シュミット型インバータ21の高位側閾値はVt(H)、低位側閾値はVt(L)である。他は図2で説明した構成と同じである。
電源を投入し、水晶発振回路10を動作させると、水晶発振回路10の出力電圧Voscは発振用のCMOSインバータアンプ13のバイアス点VBを中心に発振を始め、除々にその振幅を増幅させる。その振幅が閾値Vt(H)又はVt(L)を超えると、次に波形整形回路20のシュミット型インバータ21が動作し始め、次段のCMOSインバータ22が動作し、これに応じて出力駆動回路30が動作する。こうして水晶発振回路10によって得られた周波数の信号が出力駆動回路30によって出力される。
上記したように本実施例では、シュミット型インバータ21を水晶発振回路10の直後に接続している。このため、発振開始直後の発振振幅が小さい時に水晶発振回路10の出力電圧Voscがシュミット型インバータ21の閾値電圧Vt(H)を越え、そのシュミット型インバータ21が“H“レベルを検出すると、その出力は“H”レベルから“L”レベルへ変化し、次段のインバータ22の出力は“L”レベルから“H”レベルへと遷移する。
これにより、出力駆動回路30中の駆動能力が高いCMOSインバータバッファ31が動作するが、この動作時に貫通電流が生じると、パッケージ40内に組み立てた際についた配線の寄生抵抗42,43の影響で水晶発振回路10の電源電圧が低下し、発振出力が一時的に降下し、その電圧が波形整形回路20のシュミット型インバータ21の閾値電圧Vt(H)を再度横切る。
しかし、このときのシュミット型インバータ21の閾値電圧は、前記した“H“レベルを検出した時点でVt(H)からVt(L)に切り替わっている。したがって、その閾値電圧Vt(L)を貫通電流(Ix)により電源電圧VDDを降下させる寄生抵抗42,43(合計抵抗値Rx)によるノイズ電圧(Ix・Rx)よりも低く設定しておけば、このシュミット型インバータ21はそのノイズ電圧、つまり直後の発振出力の立ち下りには応答せず、その出力を変化させない。
以降、発振出力電圧Voscの振幅がさらに大きくなり、シュミット型インバータ21の閾値電圧Vt(L)を低下すると、シュミット型インバータ21の出力は反転し、出力駆動回路30は貫通電流を発生させるが、その際には、すでに発振振幅は充分大きくなっており起動不良には繋がらない。よって、図1のクロック発生回路の出力駆動回路30の出力電圧Vout1は図2に示す波形となり、図3に示した従来のクロック発生回路の出力駆動回路30の図2に示す出力電圧Vout2のように、間欠発振は生じない。
以上のように、本実施例では、波形整形回路20に、スレッショールド電圧がヒステリシス特性をもつシュミット型インバータ21を使用したので、出力駆動回路30において貫通電流が発生して水晶発振回路10の電源電圧VDDが低下し発振出力電圧Voscが低下する場合でも、シュミット型インバータ21により正常動作を行わせることができ、発振出力電圧Voscに対するノイズマージンが増大し、発振不良を防止でき、安定した発振が開始し、異常発振や発振停止を防ぐ事ができる。また、安定して発振が始まる事により、発振開始時間の短縮や発振開始電圧を下げる効果も得られる。
10:コルピッツ型CMOS水晶発振回路、11:帰還抵抗、12:水晶振動子、13:CMOSインバータアンプ、14,15:キャパシタ
20,20A:波形整形回路、21:シュミット型インバータ、22,23:CMOSインバータ
30:出力駆動回路、31:CMOSインバータバッファ31(あるいはトライステートバッファ)
20,20A:波形整形回路、21:シュミット型インバータ、22,23:CMOSインバータ
30:出力駆動回路、31:CMOSインバータバッファ31(あるいはトライステートバッファ)
Claims (2)
- 発振回路と、該発振回路の出力側に接続した波形整形回路と、該波形整形回路の出力側に接続した出力駆動回路とからなるクロック発生回路において、
前記波形整形回路の初段に、シュミット型インバータを配置したことを特徴とするクロック発生回路。 - 請求項1に記載のクロック発生回路において、
前記シュミット型インバータは、前記出力駆動回路の動作時に生じる貫通電流およびチップとパッケージの端子とを接続する配線の寄生抵抗によって前記発振回路の電源電圧が一時的に低下する際の低下レベルに相当する値以上のヒステリシス量をもつことを特徴とするクロック発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169374A JP2005354131A (ja) | 2004-06-08 | 2004-06-08 | クロック発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169374A JP2005354131A (ja) | 2004-06-08 | 2004-06-08 | クロック発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005354131A true JP2005354131A (ja) | 2005-12-22 |
Family
ID=35588253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004169374A Withdrawn JP2005354131A (ja) | 2004-06-08 | 2004-06-08 | クロック発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005354131A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125625A (ja) * | 2009-12-21 | 2011-06-30 | Toyomaru Industry Co Ltd | 遊技機 |
US11728770B2 (en) | 2019-06-17 | 2023-08-15 | Lapis Semiconductor Co., Ltd. | Semiconductor device and oscillation circuit |
-
2004
- 2004-06-08 JP JP2004169374A patent/JP2005354131A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125625A (ja) * | 2009-12-21 | 2011-06-30 | Toyomaru Industry Co Ltd | 遊技機 |
US11728770B2 (en) | 2019-06-17 | 2023-08-15 | Lapis Semiconductor Co., Ltd. | Semiconductor device and oscillation circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012134615A (ja) | 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置 | |
TWI689172B (zh) | 低功率晶體振盪器 | |
JP2011118532A (ja) | 定電流回路 | |
JP4917460B2 (ja) | 半導体装置 | |
JP2010176276A (ja) | 電子回路 | |
JP2002344242A (ja) | 電圧制御発振器 | |
JP2008252783A (ja) | 圧電発振器 | |
JP6385208B2 (ja) | 水晶発振回路及び電子時計 | |
JP2005354131A (ja) | クロック発生回路 | |
JP3937781B2 (ja) | 水晶発振回路 | |
JP2001185994A (ja) | 半導体集積回路及び発振増幅回路 | |
JP6128483B2 (ja) | 電圧制御型発振回路 | |
JP4274520B2 (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
JP2005354132A (ja) | クロック発生回路 | |
JP4934636B2 (ja) | 発振回路 | |
JP2007159077A (ja) | 発振回路 | |
JP5198971B2 (ja) | 発振回路 | |
JP4245309B2 (ja) | 発振回路 | |
JP2007318398A (ja) | 水晶発振回路 | |
JP6611007B2 (ja) | レベルシフト回路 | |
JP2014033289A (ja) | 波形変換器及び発振器 | |
JP2005252984A (ja) | 水晶発振回路 | |
JP4573306B2 (ja) | 発振回路 | |
JP2005136664A (ja) | 発振回路 | |
US10924061B1 (en) | Low-noise low-emission crystal oscillator and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |