JP2011125625A

JP2011125625A - 遊技機

Info

Publication number: JP2011125625A
Application number: JP2009289472A
Authority: JP
Inventors: Seiji Hirata; 省二平田; Tomoya Nagae; 智也永江
Original assignee: Toyomaru Industry Co Ltd
Current assignee: Toyomaru Industry Co Ltd
Priority date: 2009-12-21
Filing date: 2009-12-21
Publication date: 2011-06-30

Abstract

【課題】発生させたクロック信号を他の素子に送信する際に、当該クロック信号にノイズが入る事態を効果的に防止することが可能な遊技機を提供する。
【解決手段】パチンコ機１の電源基板１８においては、クロック信号を生成させるための発振素子６１が、ＣＭＯＳシュミットトリガインバータ６７ｄを介して他の素子と接続された状態になっている。また、電源基板８１上においては、発振素子６１の出力端子が、ＣＭＯＳシュミットトリガインバータ６７ｄを内蔵したＣＯＭＳデジタル集積回路６６と隣接した状態になっている。
【選択図】図５

Description

本発明は、パチンコ機等の遊技機に関するものである。

遊技機の一種であるパチンコ機として、複数の図柄を変動表示可能な図柄表示装置が遊技盤面上に設けられており、図柄始動口に遊技球が入賞した場合に、内部の制御装置において「大当たり抽選」を実行するとともに、図柄表示装置に表示された図柄を所定時間だけ変動させ、「大当たり抽選」の結果、「大当たり」が生起した場合には、予め設定された「大当たり図柄」を図柄表示装置に表示するとともに、「大当たり状態」を生起させて、大入賞口を所定回数だけ断続的に開成させるもの（所謂、図柄合わせタイプのパチンコ機）が知られている（特許文献１）。かかる図柄合わせタイプのパチンコ機は、信号生成素子を有する電源基板が設けられており、その信号生成素子で生成されたクロック信号に基づいて、起ち上がり動作、作動停止動作を実行したり、「大当たり抽選」に利用される乱数を作成したりするようになっている。

特開２００７−３０１００８号公報

しかしながら、上記の如く信号生成素子で生成されたクロック信号に基づいて遊技内容が制御される遊技機においては、発生させたクロック信号を他の素子に送信する際に、当該クロック信号にノイズが入ってしまうことがある。

本発明の目的は、上記従来のパチンコ機の配線構造が有する問題点を解消し、発生させたクロック信号を他の素子に送信する際に、当該クロック信号にノイズが入る事態を効果的に防止することが可能な遊技機を提供することにある。

本発明の内、請求項１に記載された発明は、信号生成素子を有する制御装置が設けられており、前記信号生成素子で生成されたクロック信号に基づいて、遊技内容が制御される遊技機であって、前記信号生成素子が、バッファ機能を有するインバータを介して他の素子と接続されていることを特徴とするものである。

請求項２に記載された発明は、請求項１に記載された発明において、前記信号生成素子の出力端子が、前記バッファ機能を有するインバータを内蔵した集積回路と隣接した状態で前記制御装置の基板上に搭載されていることを特徴とするものである。

請求項１に記載された遊技機によれば、信号生成素子からの出力信号であるクロック信号がバッファ機能を有するインバータを介して他の素子に送信されるため、当該クロック信号にノイズが入る事態を効果的に防止することが可能となる。

請求項２に記載された遊技機は、信号生成素子の出力端子とバッファ機能を有するインバータを内蔵した集積回路とが隣接しており、信号生成素子とバッファ機能を有するインバータとの間において外乱が入りにくいため、信号生成素子から各素子へ送信されるクロック信号にノイズが入る事態をきわめて効果的に防止することが可能となる。

パチンコ機の正面図である。パチンコ機の背面図である。カバー部材の内部を示す説明図である。パチンコ機の制御機構を示すブロック図である。電源基板の外観を示す説明図である。ＣＭＯＳデジタル集積回路のピン接続の状態を示す説明図である。電源基板の電気回路を示す説明図である。信号生成回路を示す説明図である。電源基板の表面側の配線パターンを示す説明図である。電源基板の裏面側の配線パターンを示す説明図である。

以下、本発明の遊技機の一実施形態であるパチンコ機について、図面に基づいて、詳細に説明する。

＜パチンコ機の構造＞
図１は、実施例１のパチンコ機１の正面を示したものであり、パチンコ機１は、支持体として機能する機枠５０によって外周が覆われている。当該機枠５０の前面上部には、金属製のフレームを介して遊技盤１８が設置されており、その遊技盤１８の前面には、略円形の遊技領域２が設けられている。そして、遊技領域２の下方には、供給皿１４と貯留皿１６とが上下に連設されており、貯留皿１６の右サイドには、発射ハンドル１５が突設されている。また、遊技領域２の中央上部には、図柄表示装置３が設けられている。図柄表示装置３は、１枚の液晶板によって形成された液晶画面３３に、一桁の数字や一文字のアルファベット等（たとえば、「０」〜「９」、「Ａ」〜「Ｅ」）の所定種類の装飾図柄（デモ図柄）を表示することができるようになっている。

さらに、図柄表示装置３の下方には、チューリップ形状の普通電動役物（図柄始動口）４が設けられており、その普通電動役物４の内部には、遊技球の入賞を検出する入賞検出装置３１（図４参照）が設けられている。また、図柄表示装置３の左側には、変動入賞領域であるゲート５が設けられており、普通電動役物４の下側には、扉が前方へ開閉する形状の大入賞口７が設置されている。さらに、遊技領域２の右下方には、図柄表示器９が設けられている。図柄表示器９は、７セグメントのＬＥＤ板によって形成されており、そのＬＥＤ板に、一桁の数字や記号等の所定種類の特別図柄、普通図柄を表示することができるようになっている。なお、遊技領域２には、上記部材の他に、サイドランプ２３，２３、電飾ランプ８，８・・、種々の入賞口、風車等が設けられており、多数の障害釘が植設されている。

一方、図２は、パチンコ機１の背面を示したものである。パチンコ機１の背面の中央には、合成樹脂製で扁平な直方体状のカバー部材６が設けられている。そして、そのカバー部材６の上方には、供給皿１４へ貸球や賞品球として払い出される遊技球を貯留させるための貯留タンク８が設けられており、カバー部材６の右側に位置した遊技球払出装置２５と連通した状態になっている。加えて、パチンコ機１をトランスに接続するためのプラグ７２およびアース７３が、カバー部材６の右上方から導出された状態になっている。また、カバー部材６の下方には、遊技球払出装置２５における払い出し動作を制御するための払出制御装置１２、および、各制御基板や装置・部材に電源電圧を供給するための電源基板８１を収納した電源装置１３等が設置されている。

また、図３は、カバー部材６の内部を示したものであり、当該カバー部材６の内部には、図柄表示装置３に各種の図柄を表示させるための液晶表示ユニット（図示せず）、遊技に係る主たる制御（後述する「大当たり抽選」等）を実行するためのメイン制御基板２１を収納したメイン制御装置７４、図柄表示装置３における表示動作等を制御するための演出制御基板２２を収納した演出制御装置７５、および、演出制御基板２２、スピーカ１０、サイドランプ１９、電飾ランプ２０等の動作を統合的に制御するサブ統合基板２３を収納したサブ制御装置７６等が設置されている。

＜パチンコ機の制御機構＞
また、図４は、パチンコ機１の制御機構を示したものである。メイン制御基板２１は、メインＣＰＵ２６、ＲＯＭ２７やＲＡＭ２８等の記憶手段、タイマ２９等を有しており、メインＣＰＵ２６が、インターフェイス３０を介して、普通電動役物４等の各入賞口や入賞装置に内蔵された入賞検出装置３１，３１・・、大入賞口７を開閉させるための作動装置３２、遊技球払出装置２５等と接続されている。

また、サブ統合基板２３は、統合ＣＰＵ４５、ＲＯＭ４８やＲＡＭ４９等の記憶手段等を有しており、統合ＣＰＵ４５が、インターフェイス４７を介して、メイン制御基板２１のメインＣＰＵ２６、盤面ランプドライバ基板３５、表枠ランプドライバ基板３８と接続されている。さらに、演出制御基板２２は、図柄表示ＣＰＵ５１、ＲＯＭやＲＡＭ等の記憶手段５２等を有しており、図柄表示ＣＰＵ５１が、インターフェイス５３を介して、図柄表示装置３と接続されている。加えて、盤面ランプドライバ基板３５は、サイドランプ１９，１９、電飾ランプ２０，２０・・等の発光部材等と接続されており、表枠ランプドライバ基板３８は、スピーカ１０等と接続されている。

上記の如く構成されたパチンコ機１の制御機構においては、メイン制御装置２１からの作動指令信号が、サブ統合基板２３を介して、演出制御基板２２、盤面ランプドライバ基板３５、表枠ランプドライバ基板３８に伝達されることによって、演出制御基板２２に接続された図柄表示装置３、盤面ランプドライバ基板３５に接続されたサイドランプ１９等、表枠ランプドライバ基板３８に接続されたスピーカ１０等の作動が制御される。なお、電源基板８１の構造、電源基板８１による起動時・作動停止時の制御内容については後述する。

＜パチンコ機の作動内容＞
かかるパチンコ機１は、発射ハンドル１５の回動操作により遊技領域２に打ち込まれた遊技球が普通電動役物４に入賞した場合に、メイン制御装置２１において「大当たり抽選」を実行し、メイン制御装置２１に内蔵された乱数取得手段（ハード乱数）が乱数を取得するようになっている。また、当該「大当たり抽選」において、乱数取得手段が所定の乱数を取得した場合には「大当たり」となり、遊技者にとって有利な「大当たり状態」が生起し、大入賞口７が、きわめて高い確率で、所定時間（たとえば、約２５秒）あるいは所定個数（たとえば、９個）の遊技球の入賞を検出するまでの開成を、所定回数だけ断続的に繰り返すようになっている。

また、遊技球が普通電動役物４に入賞した場合には、図柄表示器９に表示された特別図柄が変動を開始し、所定時間後に当該変動を停止する。さらに、図柄表示装置３に表示された装飾図柄が変動を開始し、所定時間後に当該変動を停止する。かかる装飾図柄の変動は、液晶画面３３中の各表示部位において、「一桁の数字や一文字のアルファベット等が上から下へスクロールして別の数字やアルファベット等に切り替わる動画」を表示することによって行われる。そして、上記の如く「大当たり」が生起した場合には、図柄表示装置３に所定の大当たり図柄（たとえば、「７，７，７」）が表示されるようになっている。加えて、「大当たり状態」が生起した場合には、スピーカ１０から効果音が発生するとともに、サイドランプ１９，１９、電飾ランプ２０，２０・・等が点滅して、雰囲気が盛り上げられる。

＜パチンコ機の特徴部分の説明＞
電源装置１３に収納された電源基板８１は、メイン制御基板２１等へ電源電圧を供給するものであり、図４の如く、商業電源（ＡＣ１００Ｖ）をトランス（図示せず）により変圧した交流電源（ＡＣ２４Ｖ）電圧からＤＣ１２ＶやＤＣ２４Ｖ等の各種直流電圧を生成する電圧生成部８２、電圧生成部８２のＤＣ２４Ｖラインの電圧を監視する電圧監視部３４、および、メイン制御基板２１へ送信する停電信号等の各種信号を生成する信号生成回路８３を備えている。なお、電圧生成部８２は、ＤＣ２４Ｖラインを介して作動装置３２等と接続されており、ＤＣ１２Ｖラインを介して入賞検出装置３１等と接続されており、ＤＣ５Ｖラインを介してメインＣＰＵ２６等と接続されている。

図５は、電源基板８１の外観を示したものである。電源基板８１の右端縁際には、信号生成回路（停電検出信号・リセット信号生成回路）８３が設けられており、９個の集積回路（ＯＳＣ１，ＩＣ７〜１４）が、左右２列に規則正しく（長手方向を電源基板８１の左右方向と一致させた状態で）設置されている。また、各集積回路の左側には、それぞれ、コンデンサが設置されている。なお、最も右側に位置した集積回路（ＩＣ１４）と電源基板８１の右端縁との間には、約１０ｍｍのスペースが設けられている。

上記した信号生成回路８３における左側の下から２番目の集積回路は、クロック信号（後述する停電信号、リセット信号、停電解除信号、およびリセット解除信号）を発生させるための発振素子（ＯＳＣ１）６１である。かかる発振素子６１の上側には、ＶＤＤ端子６２とＯＥ端子６３とが設けられており、下側には、ＧＮＤ端子６４とＯＵＴ端子６５とが設けられている。また、左側の最下方の集積回路は、ＣＭＯＳデジタル集積回路６６である。図６は、ＣＭＯＳデジタル集積回路６６のピンの接続状態を示す説明図であり、ＣＭＯＳデジタル集積回路６６の上側には、右側から順に、８番〜１４番の７つのピンが設けられており、下側には、左側から順に、１番〜７番の７つのピンが設けられている。また、ＣＭＯＳデジタル集積回路６６には、６個のＣＭＯＳシュミットトリガインバータ６７ａ，６７ｂ，６７ｃ・・・が内蔵されており、左上方のＣＭＯＳシュミットトリガインバータ６７ｄの入力側には1３番ピンが接続されており、出力側には１２番ピンが接続されている。

一方、図７は、電源基板８１における電子回路を示したものであり、図８は、信号生成回路８３を拡大して示したものである。発振素子６１のＯＵＴ端子６５は、ＣＭＯＳデジタル集積回路６６に内蔵されたＣＭＯＳシュミットトリガインバータ６７ｄ（１２番ピンおよび１３番ピンに接続されたもの）を介して、他の集積回路（ＩＣ７，ＩＣ８，ＩＣ９，ＩＣ１０Ａ等）と接続された状態になっている。そして、発振素子６１に接続されたＣＭＯＳシュミットトリガインバータ６７ｄは、発振素子６１からの信号を反転させるだけでなく、バッファとしても機能するようになっている。

また、図９、図１０は、それぞれ、搭載された素子を取り外した電源基板８１の表面、裏面を示したものであり、信号生成回路８３の設置部分においては、素子の端子同士を繋ぐ信号ラインがＧＮＤ（銅箔）７１によって覆われており、信号生成回路８３によって生成されるクロック信号に、外乱によるノイズが入りにくくなっている。なお、信号生成回路８３のすべての部分において、素子の端子同士を繋ぐ信号ラインと周囲のＧＲＤ７１との距離は、５ｍｍ以下になっている。

上記の如く構成されたパチンコ機１は、電源スイッチの操作等により電源がＯＮされると、電源基板８１で交流電圧から複数の直流電圧（ＤＣ２４Ｖ、ＤＣ１２Ｖ、およびＤＣ５Ｖ）が生成され、当該直流電圧が各種基板や装置・部材に供給されることによって起動する。一方、電源スイッチの操作あるいは停電等により電源がＯＦＦされると、所定のバックアップ動作を実行した後に作動を停止する。以下に、かかる起動時・作動停止時の制御について説明する。

パチンコ機１は、電源スイッチをＯＮする等して電源がＯＮされると、電圧生成部８２においてＤＣ２４Ｖ、ＤＣ１２Ｖ、およびＤＣ５Ｖの電源電圧を生成し、メイン制御基板２１等へ電源電圧を供給するとともに、信号生成回路８３において、停電解除信号およびリセット解除信号を生成し、最初に停電解除信号、次にリセット解除信号の順で、メイン制御基板２１へ信号を送信する。そして、メイン制御基板２１では、停電解除信号を受信すると、前回の電源ＯＦＦに伴って立てられた停電フラグを解除し、リセット解除信号の受信に伴って、メインＣＰＵ２６の動作をＯＮし、遊技に係る制御等の実行を開始する。また、普通電動役物４に設けられた入賞検出装置３１の電圧変化を検出すると、普通電動役物４へ遊技球が入賞したと判断して、上記した「大当たり抽選」等を実行する。

一方、上記の如く電源をＯＮした後の遊技中に停電が生じると、電源基板８１において電圧が低下し始める。そのように電圧が降下し始めてＤＣ２４Ｖラインの電圧が所定値以下になると、電圧監視部３４は、停電発生（あるいは通常の電源ＯＦＦ操作による電源ＯＦＦ）と判断し、信号生成回路８３において、停電信号およびリセット信号を生成させ、最初に停電信号、次にリセット信号の順で、メイン制御基板２１へ信号を送信する。メイン制御基板２１では、停電信号を受信すると、当該時点でのメインＣＰＵ２６の動作状態（たとえば、「大当たり状態」中であるか否か等）をＲＡＭ２８にバックアップして停電フラグをＯＮした後、リセット信号の受信を契機として、メインＣＰＵ２６の動作をＯＦＦさせる。

その後、停電が解除となり、再びパチンコ機１の電源がＯＮとなった場合には、電源基板８１では、上記した方法と同様な方法によって、停電解除信号およびリセット解除信号を送信する。一方、メイン制御基板２１では、停電フラグをＯＦＦした後、バックアップされている動作状態から遊技を続行する。なお、たとえば閉店等における通常の電源ＯＦＦ操作による電源ＯＦＦ時にも、上記停電時と同様に、電源基板８１は、ＤＣ２４Ｖラインの電圧が所定値以下になることを契機として、停電信号やリセット信号をメイン制御基板２１へ送信する。そして、すでに遊技が行われていない待機状態であっても、停電信号を受信した時点における動作状態（たとえば、「大当たり状態」である旨等）をバックアップする。

（４）パチンコ機の効果
パチンコ機１は、上記の如く、信号生成素子である発振素子６１が、バッファ機能を有するインバータであるＣＭＯＳシュミットトリガインバータ６７ｄを介して他の素子（集積回路等）と接続されており、発振素子６１からの出力信号であるクロック信号が、ＣＭＯＳシュミットトリガインバータ６７ｄを介して他の素子に送信されるため、クロック信号にノイズが入る事態を効果的に防止することができる。

また、パチンコ機１は、上記の如く、発振素子６１の出力端子が、ＣＭＯＳシュミットトリガインバータ６７ｄを内蔵したＣＯＭＳデジタル集積回路６６と隣接した状態で電源基板８１上に搭載されている。すなわち、発振素子６１のＯＵＴ端子６５とＣＯＭＳデジタル集積回路６６の１３番ピンとが所定の距離（約３ｍｍ）を隔てて対峙した状態になっている。それゆえ、発信素子６１とＣＭＯＳシュミットトリガインバータ６７ｄとの間において外乱が入りにくいため、発信素子６１から各素子へ送信されるクロック信号にノイズが入る事態をきわめて効果的に防止することができる。

なお、本発明の遊技機の構成は、上記実施形態の態様に何ら限定されるものではなく、制御装置、集積回路、信号生成素子、バッファ機能を有するインバータ等の構成を、本発明の趣旨を逸脱しない範囲で、必要に応じて適宜変更できる。

たとえば、本発明に係る遊技機は、上記実施形態の如く、演出制御基板等がサブ統合基板を介してメイン制御基板と接続されたものに限定されず、演出制御基板等が直接的にメイン制御基板と接続されたもの等に変更することも可能である。

また、バッファ機能を有するインバータは、上記実施形態の如く、ＣＭＯＳシュミットトリガインバータに限定されず、他のバッファ機能を有するものに変更することも可能である。

加えて、信号生成素子の出力端子とバッファ機能を有するインバータの入力端子との距離は、上記実施形態の長さに限定されず、必要に応じて適宜変更することができる。なお、両端子の距離は、１ｍｍ以上１０ｍｍ以下であると好ましく、１ｍｍ以上５ｍｍ以下であるとより好ましい。両端子の距離が１０ｍｍを超えると、クロック信号にノイズが入る事態を効果的に防止することができなくなるので好ましくない（なお、ノイズ防止効果を比較するために、信号生成素子の出力端子とバッファ機能を有するインバータの入力端子との距離を３５ｍｍとした電源基板を作製したところ、クロック信号にノイズが入る事態を効果的に防止することはできなかった）。一方、両端子の距離が１ｍｍを下回ると、プリント基板に両端子を挿入するための孔を穿設しにくくなる（２つの孔が繋がり易くなってしまう）ので好ましくない。

１・・パチンコ機（遊技機）
８１・・電源基板
２１・・メイン制御基板
８３・・信号生成回路
６６・・ＣＯＭＳデジタル集積回路
６７・・ＣＯＭＳシュミットトリガインバータ

Claims

信号生成素子を有する制御装置が設けられており、前記信号生成素子で生成されたクロック信号に基づいて、遊技内容が制御される遊技機であって、
前記信号生成素子が、バッファ機能を有するインバータを介して他の素子と接続されていることを特徴とする遊技機。
前記信号生成素子の出力端子が、前記バッファ機能を有するインバータを内蔵した集積回路と隣接した状態で前記制御装置の基板上に搭載されていることを特徴とする請求項１に記載の遊技機。