JP2005341019A - デジタル／アナログ変換回路 - Google Patents

Abstract

【課題】ミュート動作時にクリック音などのノイズが出力されない１ビット方式のデジタル／アナログ変換回路およびデジタル／アナログ変換方法を提供する。
【解決手段】入力デジタルデータが供給されるデジタルフィルタ１と、直流オフセットを生成するオフセットデータ発生回路３と、デジタルフィルタ１の出力にオフセットデータ発生回路３で生成した直流オフセットを加算する加算器２と、加算器２から出力されるデジタルデータに対してビット圧縮処理を施すノイズシェーパ４と、ノイズシェーパ４から出力されるビット圧縮処理が施されたデジタルデータから、オフセットデータ発生回路３で生成した直流オフセットを減算する減算器１０と、減算器１０から出力されるデジタルデータを１ビットデータに変換するパルス変換部５と、パルス変換部５から出力される１ビットデータをアナログ信号に変換するローパスフィルタ６とを備える。
【選択図】 図１

Description

本発明は、１ビット方式のデジタル／アナログ変換器に使用されるデジタル／アナログ変換回路に関する。

従来、デジタルオーディオ信号をアナログオーディオ信号に変換するデジタル／アナログ変換回路として、１ビット方式のデジタル／アナログ変換回路が実用化されている。この１ビット方式のデジタル／アナログ変換回路は、変換された出力として、数または幅が変化する１ビット系列のパルス信号が得られるもので、このパルス信号の数または幅が変化する出力を、ローパスフィルタに供給して平均化することで、アナログオーディオ信号が得られる。

この場合、デジタル／アナログ変換回路が出力するパルス波形は、レベルがハイレベルまたはローレベルの２値の何れかであり、入力デジタルデータに応じてパルス波形の数が変化するものがパルス数変調（ＰＮＷ）と称され、パルス波形の幅が変化するものがパルス幅変調（ＰＷＭ）と称される。このような方式のデジタル／アナログ変換回路によると、変換時に発生する歪を最小限に抑えることができ、歪のない良好なアナログオーディオ信号に変換することができる。

図５は、従来の１ビット方式のデジタル／アナログ変換回路の実際の構成を示す。図５を参照して従来の１ビット方式のデジタル／アナログ変換回路について説明する。入力としては、コンパクトディスク（ＣＤ）等を再生したデジタルオーディオデータなどがある。このデジタルオーディオデータは所定ビット数（ここでは１サンプルを１６ビットとする）のデジタルデータであり、デジタルフィルタ１に供給される。

デジタルフィルタ１では、供給されるデジタルオーディオデータのオーバーサンプリングを行い、サンプリング周波数を整数倍に高くする。そして、デジタルフィルタ１でオーバーサンプリングされたデジタルオーディオデータを、加算器２を介してノイズシェーパ４に供給し、ノイズシェーパ４で１サンプル当たりのビット数を圧縮する処理を行う。

ここでは、ノイズシェーパ４で１６ビットを４ビットに圧縮する処理が行われ、ノイズシェーパ４でビット圧縮された４ビットデータは量子化ステップが０、±０．２５、±０．５、±０．７５、±１．０の９値のデータとする。

ここで加算器２では、オーバーサンプリングされたデジタルオーディオデータに、オフセットデータ発生回路３から得られる一定の直流成分を加算させる処理が行われる。この直流成分の加算処理は、ノイズシェーパ４でのビット圧縮処理を安定して行うために行われるもので、小レベルの直流成分が常時加算される。

そして、直流オフセット成分が加算されたデジタルオーディオデータを、ノイズシェーパ４でビット圧縮した後、パルス変換部５に供給し、１ビット（２値）のパルスデータに変換する。この変換により、パルス波形の数が変化するパルス数変調またはパルス波形の幅が変化するパルス幅変調を行い、変換されたパルスデータを、ローパスフィルタ６で平均化し、アナログオーディオ信号とする。なお、パルス変換部５での変換処理により、入力データが０データである場合（すなわち無音状態である場合）に、デューティ５０％のパルスが出力されるようにしてある。

一方、オーディオ機器においては、出力されるオーディオ信号を強制的に無音状態にするミュート動作が可能なものがある。１ビット方式のデジタル／アナログ変換回路を使用した機器でのデジタル信号処理によりミュート動作を行うには、ノイズシェーパ４の出力を強制的に０データにさせて、パルス変換部５からデューティ５０％のパルスが出力されるように制御させていた。

しかしながら、このような強制的な制御でデューティ５０％のパルスを出力させるように切り換えると、切り換え時に出力されるオーディオ信号にクリック音などのノイズが含まれてしまう不都合があった。

この切り換え時のクリック音などのノイズは、ノイズシェーパ５でのビット圧縮処理を安定して行うために加算された直流オフセット成分の影響によるもので、ノイズシェーパ５の出力が切り換え時を境にして瞬時に除去されることになり、過渡応答としてクリック音となってしまう。

図６は、動作状態からミュート状態に切り換えた時に、クリック音などのノイズが生成される状態の説明図である。すなわち、動作状態では、アナログ基準電圧に対して、例えば正（＋）の直流オフセット成分が加算されており、ミュート状態への切り換え時を境にして瞬時に除去されるため、過渡応答としてクリック音などのノイズが発生する。

それを解決する手法としてミュート動作が行われるとき、０データではなく、直流オフセット成分に相当するデータをパルス変換部５に供給する等の手法がある（例えば、特許文献１参照）。
特開平５−２４４０１０号公報

しかしながら、上記従来の手法ではミュート状態においてもデジタル回路は動作状態である必要があり、正常な動作を保証しなければならない。例えば、ＰＬＬがロックはずれを起こした場合のフェイルセーフ回路としては、このミュート回路は動作できないという事情がある。

これを防ぐためには、アナログ回路でのスイッチによる制御が必要であるが、その際にも、上述したように直流オフセット成分の影響により、スイッチの切り換え時を境にして瞬時に直流オフセットが発生あるいは除去されるため、過渡応答によりクリック音が発生してしまう。

本発明はかかる点に鑑み、ミュート動作時にクリック音などのノイズが出力されない１ビット方式のデジタル／アナログ変換回路を提供することを目的とする。

本発明のデジタル／アナログ変換回路は、直流オフセットを生成する直流オフセット発生手段と、入力されるデジタルデータに前記直流オフセットを加算する加算手段と、前記直流オフセットが加算されたデジタルデータに対してビット圧縮処理を行うノイズシェーパと、ビット圧縮処理したデジタルデータから前記直流オフセットを減算する減算手段と、前記直流オフセットを減算したビット圧縮処理されたデジタルデータを１ビットデータに変換する変換手段とを備える。

上記構成によれば、ノイズシェーパから出力されるビット圧縮処理が施されたデジタルデータから直流オフセットを減算する減算手段を備えることにより、ノイズシェーパの安定化に必要な直流オフセット成分を除去せずに、ノイズシェーパの出力の後段で直流オフセット成分を除去し、ノイズシェーパの安定化を図るとともに、クリック音などのノイズが発生しないスムーズなミュート状態への切り換えを行うことができる。

また、本発明のデジタル／アナログ変換回路は、前記変換手段から出力される前記１ビットデータをアナログ信号に変換して出力端子から出力するローパスフィルタと、初期動作時あるいはミュート動作時に、前記ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段とを備える。

上記構成によれば、初期動作時あるいはミュート動作時に、ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段を備えることにより、初期動作時あるいはミュート動作時に、クリック音などのノイズが発生することを防止することができる。

また、本発明のデジタル／アナログ変換回路は、参照信号に応じて直流オフセットを生成する直流オフセット発生手段と、入力されるデジタルデータに前記直流オフセットを加算する加算手段と、前記直流オフセットが加算されたデジタルデータに対してビット圧縮処理を行うノイズシェーパと、ビット圧縮処理が施されたデジタルデータを１ビットデータに変換する変換手段と、前記変換手段から出力される１ビットデータをアナログ信号に変換するとともに、前記直流オフセットと逆極性の直流成分を加算して出力端子から出力するローパスフィルタと、前記ローパスフィルタの出力と所定のアナログ基準電圧との比較結果に応じて、前記直流オフセット発生手段に供給する前記参照信号を生成する比較手段とを備える。

上記構成によれば、ローパスフィルタの出力と所定のアナログ基準電圧とを比較し、比較結果に応じて、直流オフセット発生手段に参照信号を供給する比較手段を備えることにより、最適な直流オフセットを自動的に設定できるとともに、クリック音などのノイズが発生しないスムーズなミュート状態への切り換えを行うことができる。

また、本発明のデジタル／アナログ変換回路は、初期動作時あるいはミュート動作時に、前記ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段を備える。

上記構成によれば、初期動作時あるいはミュート動作時に、ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段を備えることにより、初期動作時あるいはミュート動作時に、クリック音などのノイズが発生することを防止することができる。

本発明によれば、ノイズシェーパの安定化に必要な直流オフセット成分を除去せず、ノイズシェーパの出力の後段で直流オフセット成分を除去することにより、ノイズシェーパの安定化を図るとともに、クリック音などのノイズが発生しないスムーズなミュート状態への切り換えを行うことができる。

（実施の形態１）
図１は、本発明の実施の形態１を説明するためのデジタル／アナログ変換回路の概略構成を示すブロック図である。本実施形態のデジタル／アナログ変換回路は、入力デジタルデータが供給されるデジタルフィルタ１と、直流オフセットを生成するオフセットデータ発生回路３と、デジタルフィルタ１の出力にオフセットデータ発生回路３で生成した直流オフセットを加算する加算器２と、加算器２から出力される直流オフセットが加算されたデジタルデータに対してビット圧縮処理を施すノイズシェーパ４と、ノイズシェーパ４から出力されるビット圧縮処理が施されたデジタルデータから、オフセットデータ発生回路３で生成した直流オフセットを減算する減算器１０と、減算器１０から出力されるデジタルデータを１ビットデータに変換するパルス変換部５と、パルス変換部５から出力される１ビットデータをアナログ信号に変換するローパスフィルタ６とを備える。

本実施形態のデジタル／アナログ変換回路においては、オフセットデータ発生回路３から出力される所定の直流オフセット成分が加算器２で加算され、加算器２の出力がノイズシェーパ４に入力される。ノイズシェーパ４は、前述のように１６ビットデータから圧縮処理された４ビットデータを出力し、減算器１０は、ノイズシェーパ４の出力からオフセットデータ発生回路３から供給される所定の直流オフセット成分を減算する。減算器１０の出力はパルス変換部５に供給される。パルス変換部５の出力は、無音時においてデューティ比が５０％となり、直流オフセット成分がキャンセルされる。

この場合、オフセットデータ発生回路３で発生させる直流オフセット成分として、加算器２で必要とされるビット数は例えば１６ｂｉｔと多ビットであり、ノイズシェーパ４でビット圧縮された後の出力を受ける減算器１０は例えば４ｂｉｔであり一致しない。このため、前もって、ノイズシェーパ４の前後で同一となるように直流オフセットデータを設定する。

このように本実施形態のデジタル／アナログ変換回路よれば、ノイズシェーパ４から出力されるビット圧縮処理が施されたデジタルデータから直流オフセットを減算する減算器１０を備えることにより、ノイズシェーパ４の安定化に必要な直流オフセット成分を除去せずに、ノイズシェーパ４の出力の後段で直流オフセット成分を除去することにより、ノイズシェーパ４の安定化を図るとともに、クリック音などのノイズが発生しないスムーズなミュート状態への切り換えを行うことができる。

（実施の形態２）
図２は、本発明の実施の形態２を説明するためのデジタル／アナログ変換回路の概略構成を示すブロック図である。本実施形態のデジタル／アナログ変換回路は、図１に示した実施の形態２に加えて、初期動作時あるいはミュート動作時に、ローパスフィルタ６の出力端子をハイインピーダンス状態とするスイッチ１１を備える。

本実施形態のデジタル／アナログ変換回路は、実施例１と同様の動作を行うが、出力部のスイッチ１１は、ミュート状態を作り出すために設けられ、初期動作の際にもミュート状態とされる。

たとえば、デジタル／アナログ変換回路がパワーオンした瞬間は、加算器２による加算データがノイズシェーパ４に入力されていない段階で減算器１０の処理が始まる。すなわち逆方向の直流オフセットが発生して、パルス変換部５の出力がデューティ比５０％とならない。その後、加算器２による加算データがノイズシェーパ４で処理されるとデューティ比５０％に戻る。

その瞬間、直流オフセット成分が除去されることにより、クリック音が発生する。そのため、スイッチ１１は初期動作時あるいはミュート時にオフされ、ハイインピーダンス出力とする動作が必要となる。

このように本実施形態のデジタル／アナログ変換回路よれば、初期動作時あるいはミュート動作時に、ローパスフィルタ６の出力端子をハイインピーダンス状態とするスイッチ１１を備えることにより、初期動作時あるいはミュート動作時に、クリック音などのノイズが発生することを防止することができる。

（実施の形態３）
図３は、本発明の実施の形態３を説明するためのデジタル／アナログ変換回路の概略構成を示すブロック図である。本実施形態のデジタル／アナログ変換回路は、入力デジタルデータが供給されるデジタルフィルタ１と、供給される参照信号に応じて、直流オフセットを生成するオフセットデータ発生回路３と、デジタルフィルタ１の出力にオフセットデータ発生回路３で生成した直流オフセットを加算する加算器２と、加算器２から出力される直流オフセットが加算されたデジタルデータに対してビット圧縮処理を施すノイズシェーパ４と、ノイズシェーパ４から出力されるビット圧縮処理が施されたデジタルデータを１ビットデータに変換するパルス変換部５と、パルス変換部５から出力される１ビットデータをアナログ信号に変換するローパスフィルタ６と、ローパスフィルタ６の出力と所定のアナログ基準電圧とを比較し、比較結果に応じて、オフセットデータ発生回路３に参照信号を供給する比較器１２とを備える。

本実施形態のデジタル／アナログ変換回路は、オフセットデータ発生回路３でノイズシェーパ４の前後で必要とされるビット数に対応する必要がなく、自動調整できるようにしたものである。

オフセットデータ発生回路３から所定の直流オフセット成分が加算器２でデジタルデータに加算され、ノイズシェーパ４へ供給される。そして、ノイズシェーパ４は４ビットデータを出力し、パルス変換部５に供給する。

パルス変換部５の出力は無音時においては、デューティ比が５０％となるが、オフセットデータ発生回路３から所定の直流オフセット成分が加算されているため、デューティ比は５０％にならない。

この出力をローパスフィルタ６に通すと直流オフセット成分だけが取り出せる。ローパスフィルタ６はアナログ回路であり、アナログ基準電圧を中心として動作する。すなわち、（アナログ基準電圧＋直流オフセット成分の電圧）が出力される。

そこでアナログ基準電圧とローパスフィルタ６の出力を比較する比較器１２を設ける。その結果をオフセットデータ発生回路３に返し、オフセットデータを調整する。このループを繰り返し、アナログ基準電圧とローパスフィルタ６の出力が一致するまで繰り返す。

ただし、オフセットデータ発生回路３はもともとノイズシェーパ４を安定化させるため、直流オフセット成分が必要であった。即ち、アナログ基準電圧とローパスフィルタ４の出力を一致させることは直流オフセット成分が０となることを意味する。それを回避するために、初めから適当なオフセットをローパスフィルタ６に与えておけばよい。

つまり、直流オフセット成分が必要な分だけ、ローパスフィルタ６にその逆のオフセットを与えることで、ノイズシェーパ４には所望の直流オフセット成分が入力され、ローパスフィルタ６の出力はアナログ基準電圧と一致し、直流オフセットがない状態とすることができる。

このように本実施形態のデジタル／アナログ変換回路よれば、ローパスフィルタ６の出力と所定のアナログ基準電圧とを比較し、比較結果に応じて、オフセットデータ発生回路３に参照信号を供給する比較器１２を備えることにより、最適な直流オフセットを自動的に設定できるとともに、クリック音などのノイズが発生しないスムーズなミュート状態への切り換えを行うことができる。

（実施の形態４）
図４は、本発明の実施の形態４を説明するためのデジタル／アナログ変換回路の概略構成を示すブロック図である。本実施形態のデジタル／アナログ変換回路は、図３に示した第３の実施形態に加えて、初期動作時あるいはミュート動作時に、ローパスフィルタ６の出力端子をハイインピーダンス状態とするスイッチ１１を備える。

本実施形態のデジタル／アナログ変換回路においては、実施例３と同様の動作を行うが、出力部のスイッチ１１はミュート状態を作り出すために設けられ、初期動作の際にもミュート状態とされる。

たとえば、本実施形態のデジタル／アナログ変換回路がパワーオンした瞬間は、加算器２による加算データがノイズシェーパ４に入力されていない段階でローパスフィルタ６に与えられた逆の直流オフセット成分の処理が始まる。

すなわち逆方向の直流オフセットが発生して、ローパスフィルタ６の出力がアナログ基準電圧と一致しない。その後、加算器２による加算データがノイズシェーパ４で処理され、パルス変換部５から出力されると直流オフセット成分が発生し、アナログ基準電圧と一致する。

その瞬間、直流オフセット成分が除去されることにより、クリック音が発生する。そのため、スイッチ１１は初期動作時あるいはミュート時にオフされ、ハイインピーダンス出力とする動作が必要となる。

このように本実施形態のデジタル／アナログ変換回路よれば、初期動作時あるいはミュート動作時に、ローパスフィルタ６の出力端子をハイインピーダンス状態とするスイッチ１１を備えることにより、初期動作時あるいはミュート動作時に、クリック音などのノイズが発生することを防止することができる。

本発明のデジタル／アナログ変換回路は、ミュート時にクリック音などのノイズのないスムーズなミュート状態への切り換わりが可能な１ビット方式デジタル／アナログ変換回路として有用である。

本発明の実施の形態１において、ノイズシェーパに直流オフセット成分を与えながら、最終出力の直流オフセット成分を除去できる構成の一例を示す回路図 本発明の実施の形態２において、デジタル／アナログ変換回路の最終出力にスイッチ制御を設けた構成の一例を示す回路図 本発明の実施の形態３において、ノイズシェーパに直流オフセット成分を与えながら、最終出力の直流オフセット成分を除去できる構成の一例を示す回路図 本発明の実施の形態４において、デジタル／アナログ変換回路の最終出力にスイッチ制御を設けた構成の一例を示す回路図 従来のデジタル／アナログ変換回路の構成の一例を示す回路図 クリック音発生のメカニズムを示した図

符号の説明

１ デジタルフィルタ
２ 加算器
３ オフセットデータ発生回路
４ ノイズシェーパ
５ パルス変換部
６ ローパスフィルタ
１０ 減算器
１１ スイッチ
１２ 比較器

Claims (4)

1. 直流オフセットを生成する直流オフセット発生手段と、
   入力されるデジタルデータに前記直流オフセットを加算する加算手段と、
   前記直流オフセットが加算されたデジタルデータに対してビット圧縮処理を行うノイズシェーパと、
   ビット圧縮処理したデジタルデータから前記直流オフセットを減算する減算手段と、
   前記直流オフセットを減算したビット圧縮処理されたデジタルデータを１ビットデータに変換する変換手段と、
   を備えるデジタル／アナログ変換回路。
2. 請求項１記載のデジタル／アナログ変換回路であって、
   前記変換手段から出力される１ビットデータをアナログ信号に変換して出力端子から出力するローパスフィルタと、
   初期動作時あるいはミュート動作時に、前記ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段と、
   を備えるデジタル／アナログ変換回路。
3. 参照信号に応じて直流オフセットを生成する直流オフセット発生手段と、
   入力されるデジタルデータに前記直流オフセットを加算する加算手段と、
   前記直流オフセットが加算されたデジタルデータに対してビット圧縮処理を行うノイズシェーパと、
   ビット圧縮処理が施されたデジタルデータを１ビットデータに変換する変換手段と、
   前記変換手段から出力される１ビットデータをアナログ信号に変換するとともに、前記直流オフセットと逆極性の直流成分を加算して出力端子から出力するローパスフィルタと、
   前記ローパスフィルタの出力と所定のアナログ基準電圧との比較結果に応じて、前記直流オフセット発生手段に供給する前記参照信号を生成する比較手段と、
   を備えるデジタル／アナログ変換回路。
4. 請求項３記載のデジタル／アナログ変換回路であって、
   初期動作時あるいはミュート動作時に、前記ローパスフィルタの出力端子をハイインピーダンス状態とする制御手段を備えるデジタル／アナログ変換回路。

Images