JP2005340339A - 半導体素子 - Google Patents

Abstract

【課題】 電流路の高周波電流に対する抵抗を低くできる構造を有する半導体素子を提供する。
【解決手段】 半絶縁性の基板上に、化合物半導体からなる第１ｐ型層を介して化合物半導体からなる第１ｎ型層が形成されてなり、第１ｐ型層を基板に平行な横方向に電流信号が流れる半導体素子において、基板と第１ｐ型層の間に化合物半導体からなる第２ｎ型層を形成して、電流信号のうちの交流成分が第２ｎ型層に流れるようにした。
【選択図】図１

Description

本発明は、化合物半導体を用いて構成した半導体素子、特に増倍層を有するプレーナ型のアバランシェフォトダイオードに係る半導体素子に関する。

従来のプレーナ型アバランシェフォトダイオードは、例えば、非特許文献１に示されているように、一方の面に反射防止膜（ＡＲコート）１が形成された半絶縁性のＩｎＰ基板２の他方の面に、ＩｎＰ又はＡｌＩｎＡｓからなる高キャリア濃度のｐ型層３、低キャリア濃度ｐ型ＩｎＧａＡｓからなる光吸収層４、ｐ型ＩｎＰ又はＡｌＩｎＡｓからなる電界緩和層８、ＡｌＩｎＧａＡｓ／ＡｌＩｎＡｓ超格子又は単層のＡｌＩｎＡｓからなる増倍層９、高キャリア濃度のｎ型ＩｎＡｌＡｓからなるｎ型窓層（キャップ層）１１、高キャリア濃度のｎ型ＩｎＧａＡｓからなるｎ型コンタクト層１２及びｎ型側電極１０が積層されることにより構成される。

また、図１０の従来のプレーナ型アバランシェフォトダイオードでは、ダイオードを構成するｎ型ＩｎＡｌＡｓ窓層（ｎ型キャップ層）１１の周りに、該ｎ型キャップ層１１をｐ型の層から分離するための溝が形成されており、その溝の外側にはＺｎ拡散によって高キャリア濃度のｐ型導電性としたｐ型高キャリア濃度層５が形成されており、その上にｐ型側電極６が形成されている。また、溝の直下には、Ｔｉイオンを注入したガードリング領域１３が形成され、これにより接合リーク電流を低下させてダイオードの安定動作を確保している。さらに、ｎ型キャップ層１１とｎ型側電極１０の間には高キャリア濃度のｎ型ＩｎＧａＡｓからなるｎ型コンタクト層１２が形成されて、オーミック接触抵抗を下げている。このように構成された素子は、表面保護膜１４により保護されており、バンプ７により固定される。

以上のように構成された従来のプレーナ型アバランシェフォトダイオードの等価回路は、図１１に示す回路で表され、図１０における、受光領域であるｐｎ接合部がダイオードＤ１、高キャリア濃度のｐ型層３の抵抗値がＲ１、Ｚｎ拡散領域５の抵抗とｐ型側電極６のオーミック抵抗とをあわせた抵抗値がＲ２に対応する。

次に動作について説明する。光はＩｎＰ基板２側(裏面側)からＡＲコート１を透過して入射される。半絶縁性ＩｎＰ基板２と高キャリア濃度ｐ型層３はバンドギャップが大きいため、通常の光通信で使用される波長(１．３μｍや１．５５μｍ)の光は吸収されずに透過する。透過した光はバンドギャップの小さいＩｎＧａＡｓ光吸収層４で吸収されて電子と正孔を発生する。動作状態では、アバランシェフォトダイオード（ＡＰＤ）には２５Ｖ程度の高い逆バイアス電圧が印加されており、光吸収層４、電界緩和層８と増倍層９は空乏化している。この空乏層中を、正孔は、高キャリア濃度ｐ型層３に向かって流れ、電子は高電界が印加された増倍層９に向かって流れる。このとき高電界が印加された増倍層９で電子はなだれ増倍をおこし多数の新たな電子と正孔を発生する。この結果、光信号は増倍された電流信号として外部に取り出される。この増倍動作によって、増倍が生じない場合に比べて、１０数倍の電流信号を取り出すことができる。

アバランシェフォトダイオードは、応答帯城が広いほど、より高ビットレートの光通信に用いることが可能であるが、アバランシェフォトダイオードの応答帯域は、主に、「電子と正孔が空乏化された層を走行する時間」、「なだれ増倍を起こす時間」と「ＣＲ時定数できまる回路上の充放電時間」の三つの要因により制限される。
この「電子と正孔が空乏化された層を走行する時間」と「なだれ増倍を起こす時間」は光吸収層４や増倍層９を薄膜化することにより小さくできる。

また、「ＣＲ時定数できまる回路上の充放電時間」に着目すると、ＣＲ時定数を用いて応答帯域ｆｃ(カットオフ周波数：周波数応答が−３ｄＢになる周波数)は、ｆｃ＝１／２(２πＣＲ)となり、ＣとＲの値を小さくするとｆｃが大きくなる。
渡邊他、「プレーナ型超格子ＡＰＤ」信学技報ＬＱＥ９７−７９ｐｐ６９−７４（１９９７）

しかしながら、図１０に示す従来のアバランシェフォトダイオードでは、カットオフ周波数ｆｃを十分高くすることができないという問題があった。
図１１の等価回路を用いて説明すると、カットオフ周波数ｆｃは、１／２(２πＣ０×（Ｒ１＋Ｒ２)）となる。ここで、Ｃ０はダイオードＤ１のｐｎ接合部の容量であり、Ｒ1は高キャリア濃度のｐ型層３の抵抗値、Ｒ２はＺｎ拡散領域５とｐ型側電極６のオーミック抵抗をあわせた抵抗値である。１０Ｇｂｐｓ用のアバランシェフォトダイオードの場合、ｐｎ接合の径は４５μｍφ程度でその容量Ｃ０は０．２５ｐＦ程度である。また、抵抗Ｒ２は通常５Ω程度である。高キャリア濃度のｐ型層３の層厚を２μｍ、キャリア濃度１×１０^１８ｃｍ^-3のＩｎＰとし、Ｔｉ注入ガードリング領域の幅を２０μｍとした場合、ｐ型のキャリア濃度が１×１０^１８cｍ^−３のＩｎＰ層の抵抗率は０．０８Ωｃｍなので、Ｒ１は５６．６Ωとなる。アバランシェフォトダイオードの負荷インピーダンスを５０Ωとすると、ｆｃ＝１／２（２×π×０．２５ｐＦ×（５６．６＋５＋５０））＝５．７ＧＨｚとなる。

このＣＲ時定数のみを考慮した場合の周波数応答特性の計算結果を、図１２に示す。図１２において、理想的な場合(Ｒ１＝０)に比べて、従来例(Ｒ＝５６．６Ω)は明らかに低く、従来例の値は、１０Ｇｂｐｓのデジタル信号を受信するのに必要なＡＰＤ帯域ｆｃ(＞１０ＧＨｚ)を満たさない。ちなみに、ＡＰＤ帯域ｆｃ(＞１０ＧＨｚ)を満たすためには、Ｒ１は８．７Ω以下が必要である。Ｒ１を８．７Ω以下にするためには、高キャリア濃度のｐ型層３の層厚を１３μｍ以上とする必要があり、現実にはこのような厚い層を結晶成長するのは製造コストを考えると難しい。また、高キャリア濃度のｐ型層３のキャリア濃度を高くしてもＲ１を下げることは可能であるが、キャリア濃度を高くすると、ｐ型層３での無効な光吸収が増加しＡＰＤの感度が低下する。さらに、キャリア濃度を高くするために導入した高濃度のｐ型不純物は周辺層に拡散しやすく、ＩｎＧａＡｓ光吸収層４やＩｎＰ基板２に拡散してＡＰＤの特性を劣化させる。

これらの問題を回避する方法として、すべての層のｐとｎの極性を逆にする(ｐ型をｎ型、ｎ型をｐ型にする)と、ｐ型層３がｎ型層になり、Ｒ１に相当する抵抗を下げることができる。しかし、この方法は、ＡｌＩｎＡｓあるいはＡｌＧａＩｎＡｓを増倍層とするアバランシェフォトダイオードには適用できない。なぜなら、ＡｌＩｎＡｓあるいはＡｌＧａＩｎＡｓの増倍層には電子を注入して増倍を起こさせる必要があるため、吸収層とｎ型層の間に増倍層が存在する必要があるが、ｐとｎの極性を逆にするとｐ型層と吸収層の間に増倍層が位置してしまうためである。

そこで、本発明は、電流路の高周波電流に対する抵抗を低くできる構造を有する半導体素子を提供することを目的とする。

以上の目的を達成するために、本発明に係る半導体素子は、半絶縁性の基板上に、化合物半導体からなる第１ｐ型層を介して化合物半導体からなる第１ｎ型層が形成されてなり、上記第１ｐ型層を上記基板に平行な横方向に電流信号が流れる半導体素子において、上記基板と上記第１ｐ型層の間に化合物半導体からなる第２ｎ型層を形成して、上記電流信号のうちの交流成分が上記第２ｎ型層に流れるようにしたことを特徴とする。

以上のように構成された本発明に係る半導体素子は、化合物半導体を用いて構成された半導体素子であっても、上記第１ｐ型層と上記第２ｎ型層との間のｐｎ接合容量を介して、上記電流信号のうちの交流成分（高周波成分）を低い抵抗の層とできる上記第２ｎ型層に流れるようにしているので、電流路の高周波に対する抵抗を低くでき、高周波特性を向上させることができる。

以下、図面を参照しながら、本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の光半導体素子は、アバランシェフォトダイオードであって、図１０の従来例のアバランシェフォトダイオードにおいて、半絶縁性のＩｎＰ基板２と高キヤリア濃度ｐ型層３の間にｎ型層１８を形成した以外は、図１０の従来例のアバランシェフォトダイオードと同様に構成される。

すなわち、実施の形態１のアバランシェフォトダイオードの等価回路は、図２に示すように、図１１に示す従来例のアバランシェフォトダイオードの等価回路において、容量Ｃ１、抵抗Ｒ３及び容量Ｃ２からなる直列回路が、抵抗Ｒ１に並列に接続されたものとなる。ここで、図２の等価回路において、容量Ｃ１は受光領域におけるｐ型層３とｎ型層１８の間にできるｐｎ接合容量であり、抵抗Ｒ３はｎ型層１８による抵抗であり、容量Ｃ２はｐ型側電極領域においてｐ型層３とｎ型層１８の間に形成されるｐｎ接合容量である。

次に、実施の形態１の効果について説明する。
一般に、化合物半導体においては、同じキャリア濃度であれば、ｐ型の層よりｎ型の層の方が抵抗を小さくできる。例えば、ｎ型のＩｎＰはｐ型ＩｎＰよりも、抵抗率が２０分の１と小さいので、同じキャリア濃度で同じ層厚のｐ型ＩｎＰからなるｐ型層３とｎ型ＩｎＰからなるｎ型層１８を図１に示すように結晶成長させると、抵抗Ｒ３は、Ｒ３＝Ｒ／２０となる。

従って、図２において示すように、ダイオードＤ１のｐｎ接合部で発生した電流信号のうち、直流電流は、抵抗Ｒ１を流れて抵抗Ｒ２に達するが、交流成分である高周波信号の大半は、容量Ｃ１、抵抗Ｒ３、容量Ｃ２を通ってＲ２に流れる。これは、上述のようにＲ３はＲ１に比較して十分に小さいためである。その結果、数ＧＨｚの高周波信号でみると、ＣＲ時定数を決定するＲの値は、ｎ型層１８のない場合の約２０分１になったのと同じである。

実際にｎ型層１８を形成したことによる（等価回路上において、Ｒ１より十分低い抵抗Ｒ３を容量Ｃ１，Ｃ２を介して抵抗Ｒ１に並列に接続）改善効果を計算してみる。
本計算にあたって、まず、抵抗Ｒ１と抵抗Ｒ３を求める。従来例（図１０）のｐ型ＩｎＰ層３を厚さを２μｍ、キャリア濃度１×１０^１８ｃｍ^−３とする。従来例の抵抗Ｒ１は、従来例の説明で述べたように５６．６Ωである。本実施の形態１の場合は、ｐ型ＩｎＰ層３とｎ型ＩｎＰ層１８の厚さを１μｍづつ(計２μｍ）とし、ｐ型ＩｎＰ層３のキャリア濃度は１×１０^１８ｃｍ^−３、ｎ型ＩｎＰ層１８のキャリア濃度は５×１０^１８ｃｍ^−３とする。

ｎ型ＩｎＰからなるｎ型層１８のキャリア濃度をｐ型ＩｎＰからなるｐ型層３より高くできるのは、ｎ型不純物(イオウやシリコンなど)は、ｐ型不純物(亜鉛やベリリウムなど)などに比べて、隣り合う層への拡散が小さくかつ光の吸収損失も小さいためである。抵抗Ｒ１は、ｐ型ＩｎＰからなるｐ型層３の厚さが半分になるので従来例の２倍（Ｒ１＝１１３．２Ω)であるが、ｎ型ＩｎＰからなるｎ型層１８の抵抗率はｐ型層３の２０分の１でありかつ抵抗率はキャリア濃度に反比例するので、Ｒ３はＲ１の１００分の１(Ｒ３＝Ｒ１／１００＝１．１Ω)となる。

次に容量Ｃ１と容量Ｃ２を求める。受光部のｐｎ接合の径を４５μｍφ、ＩｎＰ層の比誘電率１２．１とする。ｐ型ＩｎＰからなるｐ型層３とｎ型ＩｎＰからなるｎ型層１８の間にはＩｎＰ層のビルトインポテンシャル分の電圧(１．３５Ｖ)が印加されているので、容量Ｃ１は３．６ｐＦと計算される。一方、容量Ｃ２は、チップサイズが３００μｍ×３００μｍであると仮定すると、ガードリング１３の外側の面積が受光部の面積の約５３倍なので、Ｃ２＝Ｃ１×５３＝１９０ｐＦとなる。

これらの値を用いて、計算した結果を図３に示す。この図３に示すように、ｎ型ＩｎＰからなるｎ型層１８が形成された本実施の形態１では、周波数応答が−３ｄＢとなる帯域ｆｃは従来の２倍弱の１１ＧＨｚ程度にまで改善し、理想的な場合(Ｒ１＝０)の場合とほぼ同じになった。

また、図４には、Ｒ３を変えた場合に、実施の形態のアバランシェフォトダイオードの周波数応答特性がどのように変化するかを示す。図４に示すように、Ｒ３を１００Ω以下とすると、従来例の帯城(〜６ＧＨｚ)よりも広くすることができる。さらに、Ｒ３を１０Ω以下とすると１０ＧＨｚ程度の帯域が得られることがわかる。また、Ｒ３を１００Ω以下にするためには、ｎ型層１８の層厚をＷ(μｍ)とし、キャリア濃度をＮ(１／ｃｍ^３)とすると、Ｎ×Ｗ＞〜５×１０^１６となる。またＲ３を１０Ω以下にするためには、Ｎ×Ｗ＞〜５×１０^１７となり、さらに、Ｒ３を２Ω以下とするために、Ｎ×Ｗ＞〜２．５×１０^１８となる。

以上のように、半絶縁性のＩｎＰ基板２と高キャリア濃度のｐ型層３の間にｎ型層１８を挿入することにより、ｐ型側電極６とｎ型側電極１０の間を流れる電流信号のうちの交流成分が、抵抗の低いｎ型層１８を流れるようにできるので、プレーナ型のアバランシェフォトダイオードにおいて高周波特性を改善できる。
従って、本実施の形態１によれば、カットオフ周波数の高いアバランシェフォトダイオードを提供することができる。
また、その他の効果として、ｎ型層１８は、ｐ型層３のｐ型不純物が半絶縁性のＩｎＰ基板２に拡散するのを防止する効果もある。これはｐ型不純物はｎ型不純物がある場所には拡散しにくい性質があるためである。

実施の形態２．
次に本発明に係る実施の形態２のアバランシェフォトダイオードついて説明する。
実施の形態１では、主として、ｐ型層３とｎ型層１８にＩｎＰを用いた場合について説明したが、実施の形態２では、図１の構造のアバランシェフォトダイオードにおいて、ｐ型層３とｎ型層１８に他の化合物半導体を用いた例について説明する。

具体的には、本発明では、ｐ型層３とｎ型層１８として、例えば、ＩｎＡｌＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓをどちらか一方の層もしくは両方の層に用いてもよい。また、基板がＧａＡｓの場合は、ＧａＡＳ、ＡｌＧａＡｓ等の材料を一方の層もしくは両方の層に用いてもよい。

本発明において、特に、おおむねバンドギャップが１ｅＶより小さい化合物半導体でｐ型層３とｎ型層１８の両方もしくは一方を形成すると以下のような利点がある。すなわち、容量Ｃ１と容量Ｃ２を大きくするには、ｐ型層３とｎ型層１８のキャリア濃度を高くするか、バンドギャップを小さくしてビルトインポテンシャルを小さくすることが必要である(バンドギャップはおおむねビルトインポテンシャルと等しい)。一般に、無バイアス時のｐｎ接合で形成される容量はキャリア濃度のルートに比例し、ビルトインポテンシャルのルートに反比例する。

たとえば、ＩｎＧａＡｓのビルトインポテンシャルは０．７５Ｖで、ＩｎＰの場合の１．３５Ｖの５６％である。したがって、ｐ型層３とｎ型層１８の両方をＩｎＧａＡｓで形成すると、Ｃ１とＣ２は約３４％増加させることができ、よりｎ型層１８（抵抗Ｒ３）に高周波が流れやすくなる。また、ｐ型層３とｎ型層１８の両方をＩｎＰからＩｎＧａＡｓに変更すると、上述した効果によって、図５に示すように周波数特性が改善される。

ｐ型層３とｎ型層１８の両方をＩｎＰからＩｎＧａＡｓに変更した場合の効果は、群遅延偏差(位相回り)において顕著に表れる。群遅延偏差が大きいと受信波形にジッタとなって現れ、受信波形が乱れてしまう。ＩｎＧａＡｓを用いて構成した場合はＩｎＰを用いて構成した場合に比較して約半分に群遅延偏差が改善される（図６）。

ｐ型層３とｎ型層１８として、バンドギャップがＩｎＰ(バンドギャップ＝１．３５ｅＶ)よりも小さい、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓを用いて構成した場合には、同じキャリア濃度であれば、一般に抵抗率がバンドギャップの大きいＩｎＰよりも小さくなる。たとえば、ＩｎＰにくらべて、ＩｎＧａＡｓ(バンドギャップ＝０．７５ｅＶ)の抵抗率は、キャリア濃度が同じであれば約半分である。また、図２の等価回路において容量Ｃ１と容量Ｃ２が大きいほど高周波電流が容易に抵抗Ｒ３に流れることは明らかである。
このように、バンドッギャップが比較的小さい（おおむね１ｅＶより小さい）材料を用いることにより、より周波数特性が改善される。

実施の形態３．
実施の形態３のアバランシェフォトダイオードは、基本的な化合物半導体積層構造は、実施の形態１のアバランシェフォトダイオードと同様としているが、実施の形態１のアバランシェフォトダイオードが基板２を介して光が入力されるのに対して、実施の形態３のアバランシェフォトダイオードでは、ｎ型側電極が形成されている側から光が入力される点が異なる。

実施の形態１との具体的な相違点は、以下の部分である。
（１）ＩｎＰ基板２の裏面の反射防止膜１に代えて、素子ボンディング用金属膜２２を形成している。
（２）ｎ型側電極１０に代えて、光を入射させるための開口部を有する環状のｎ型側電極１０ａを形成している。
（３）ｎ型側電極１０ａの開口部のｎ型コンタクト層１２上に反射防止膜１ａを形成する。
上記（１）〜（３）以外は、実施の形態１と同様に構成される。

この実施の形態３の構成は、実施の形態２で説明した、ＩｎＧａＡｓのような、バンドギャップの小さい材料をｐ型層３やｎ型層１８に用いた場合に適した構造である。
すなわち、バンドギャップの小さい材料をｐ型層３やｎ型層１８に用いた場合に、図１のように基板２側から光を入射させると、バンドギャップの小さいｐ型層３やｎ型層１８で光が吸収されてしまい、その結果、アバランシェフォトダイオードの感度が低下してしまうという問題が生じる。かかる場合、たとえば、図７のようにエピ成長層側から光を入射させる構造とすると、ｐ型層３やｎ型層１８での吸収の影響を受けずに入射した光が光吸収層４に到達する。

実施の形態４．
本発明に係る実施の形態４のアバランシェフォトダイオードは、実施の形態３のアバランシェフォトダイオードにおいて、ｐ型層３に代えてｐ型の多層反射層２３を形成し、ｎ型層４に代えてｎ型の多層反射層２４を形成した以外は実施の形態３と同様に構成される。
ここで、実施の形態４の多層反射層は、各層の光学厚が入射光波長の４分１に設定された屈折率の異なる材料の繰り返しからなっており、たとえば、ＩｎＰ/ＩｎＧａＡｓ(Ｐ)/ＩｎＰ／ＩｎＧａＡｓ(Ｐ)…やＡｌＩｎＡｓ/(Ａｌ)ＧａＩｎＡｓ/ＡｌＩｎＡｓ/(Ａｌ)ＧａＩｎＡｓ…の繰り返しにより構成することが可能である。

本実施の形態４のアバランシェフォトダイオードでは、この多層反射層２３、２４によって、入射した光のうち、光吸収層４で吸収されずに透過した光を再び光吸収層へもどすことができ、光の吸収効率を高めることができる。
例えば、１．５５μｍの波長の光を多層反射層２３，２４で５０％以上反射させるためには、多層反射層を構成する各層の厚さがおおよそ０．１μｍに設定されたＩｎＰ/ＩｎＧａＡｓ(P)あるいはＡｌＩｎＡｓ/(Ａｌ)ＧａＩｎＡｓのペアを約１０ペアほど積層する。

以上のように構成された実施の形態４のアバランシェフォトダイオードでは、ｐ型層３をｐ型の多層反射層２３としｎ型層１８をｎ型の多層反射層２４にすることにより、ｐ型側電極６とｎ型側電極１０ａの間を流れる電流信号のうちの交流成分が、抵抗の低いｎ型の多層反射層２４を流れるようにできるので、高周波特性を改善できる。
従って、本実施の形態４のアバランシェフォトダイオードによれば、高周波特性に優れた受光感度の高いプレーナ型のアバランシェフォトダイオードを提供できる。

以上の実施の形態４では、ｐ型層３をｐ型の多層反射層２３としかつｎ型層１８をｎ型の多層反射層２４としたが、本発明はこれに限られるものではなく、ｐ型層３又はｎ型層１８のうちの一方を多層反射層とするようにしてもよい。
以上のようにしても実施の形態４と同様の作用効果を有する。

以上の実施の形態１〜４では、アバランシェフォトダイオードについて説明したが、本発明はアバランシェフォトダイオードに限られるものではなく、化合物半導体を用いて構成される他のデバイスについても適用できる。
すなわち、本発明は、ｎ型層よりｐ型層の方が高い抵抗値となるという事情を有する化合物半導体を用いて構成される素子において、その電流路となるｐ型層に対して、抵抗の低いｎ型層を含む高周波用電流路を並列に形成して高周波電流に対する抵抗値を下げようとするものであり、アバランシェフォトダイオード以外の他のデバイスについても幅広く適用できる。

具体的には、半絶縁性基板上に化合物半導体層を積層することにより構成される、導波路型フォトダイオード、面入射型フォトダイオード、導波路型アバランシェフォトダイオードに適用できることは言うまでもないが、光変調用の高周波信号が入力される面入射型光変調器、端面入射型光変調器にも適用できる。これらの素子において、電流路であるｐ型層に並列に抵抗の低いｎ型層を含む高周波用電流路が接続されるようにｎ型層を形成することにより、高周波特性を向上させることができる。
尚、光変調器において、光吸収層はｎ型側電極とｐ型側電極の間に印加される電圧に対応して光の吸収率が変化し、光吸収層に入力される光を電流信号に対応させて変調するものである。

特に、図９に示すようなフォトダイオードや光変調器などの端面入射型(導波路型)の光素子においては光を端面方向から入射させ、光がｎ型層を通過しないため、ｎ型層１８としてどのような組成(バンドギヤップ)の半導体材料を用いても、光学特性が影響を受けないという利点があり、ｎ型層１８としてより抵抗の低い半導体材料を選択できる。

また、フォトダイオード及び光変調器以外の発光素子にも適用できる。
特に、光変調が可能な面発光レーザダイオード、端面発光レーザダイオードなどに適用することにより、高周波特性を向上させることができる。

本発明に係る実施の形態１のアバランシェフォトダイオードの断面図である。 実施の形態１のアバランシェフォトダイオードの等価回路である。 実施の形態１のアバランシェフォトダイオードの周波数応答特性を示すグラフである。 実施の形態１のアバランシェフォトダイオードにおける、種々の抵抗値Ｒ３に対する周波数応答特性を示すグラフである。 本発明に係る実施の形態２のアバランシェフォトダイオードの周波数応答特性を示すグラフである。 実施の形態２のアバランシェフォトダイオードの群遅延偏差を示すグラフである。 本発明に係る実施の形態３のアバランシェフォトダイオードの断面図である。 本発明に係る実施の形態４のアバランシェフォトダイオードの断面図である。 本発明に係る変形例の半導体素子の構成を示す斜視図である。 従来例のアバランシェフォトダイオードの断面図である。 従来例のアバランシェフォトダイオードの等価回路である。 従来例のアバランシェフォトダイオードの周波数応答特性を示すグラフである。

符号の説明

１ 反射防止膜（ＡＲコート）、２ ＩｎＰ基板、３ 高キャリア濃度のｐ型層、４ 光吸収層、５ ｐ型高キャリア濃度層、６ ｐ型側電極、８ 電界緩和層、９ 増倍層、１０ ｎ型側電極、１１ ｎ型窓層（キャップ層）、１２ ｎ型コンタクト層、１３ ガードリング領域、１８ ｎ型層、２３ ｐ型の多層反射層、２４ ｎ型の多層反射層。

Claims (13)

1. 半絶縁性の基板上に、化合物半導体からなる第１ｐ型層を介して化合物半導体からなる第１ｎ型層が形成されてなり、上記第１ｐ型層を上記基板に平行な横方向に電流信号が流れる半導体素子であって、
   上記基板と上記第１ｐ型層の間に化合物半導体からなる第２ｎ型層を形成して、上記電流信号のうちの交流成分が上記第２ｎ型層に流れるようにしたことを特徴とする半導体素子。
2. 上記第２ｎ型層は、ＩｎＧａＡｓ、ＡｌＧａＡｓＩｎ及びＩｎＧａＡｓＰからなる群から選択された１つからなり、かつそのバンドギャップが１ｅＶ以下に設定された請求項１に記載の半導体素子。
3. 上記第１ｐ型層と上記第１ｎ型層の間に、第３層を有する請求項１又は２に記載の半導体素子。
4. 上記第３層は、光吸収層である請求項３に記載の半導体素子。
5. 上記第３層は、ＩｎＰ、ＩｎＡｌＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ及びＩｎＧａＡｓＰからなる群から選択された少なくとも１つからなる請求項３又は４に記載の半導体素子。
6. 上記第１ｎ型層と上記光吸収層の間に、不純物が添加されていない化合物半導体又は上記第１ｎ型層よりキャリア濃度の低いｎ型又はｐ型の化合物半導体からなる増倍層を有する請求項４又は５に記載の半導体素子。
7. 上記増倍層は、ＡｌＩｎＡｓ層又はＡｌＧａＩｎＡｓ層を含む請求項６記載の半導体素子。
8. 上記第２ｎ型層の膜厚Ｗ（μｍ）とキャリア濃度Ｎ（１／ｃｍ^３）が、式Ｎ×Ｗ＞５×１０^１６を満足するように設定された請求項６又は７に記載の半導体素子。
9. 上記第２ｎ型層の膜厚Ｗ（μｍ）とキャリア濃度Ｎ（１／ｃｍ^３）が、式Ｎ×Ｗ＞５×１０^１７を満足するように設定された請求項６又は７に記載の半導体素子。
10. 上記第２ｎ型層の膜厚Ｗ（μｍ）とキャリア濃度Ｎ（１／ｃｍ^３）が、式Ｎ×Ｗ＞２．５×１０^１８を満足するように設定された請求項６又は７に記載の半導体素子。
11. 上記第１ｎ型層を介して光が入射される請求項６〜１０のうちのいずれか１つに記載の半導体素子。
12. 上記基板と上記第１ｐ型層の間に、互いに屈折率が異なる化合物半導体層を積層してなる多層反射層を備え、その多層反射層の一部又は全部を上記第２ｎ型層とした請求項１１に記載の半導体素子。
13. 上記光吸収層は、上記第１ｎ型層に接続されたｎ型側電極と上記第１ｐ型層に接続されたｐ型側電極の間に印加される電圧に対応して光の吸収率が変化する請求項４記載の光半導体素子。
    

Images