JP2005337883A

JP2005337883A - レーダ装置

Info

Publication number: JP2005337883A
Application number: JP2004156994A
Authority: JP
Inventors: Seiji Nomoto; 誠二野本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-05-27
Filing date: 2004-05-27
Publication date: 2005-12-08
Anticipated expiration: 2024-05-27
Also published as: JP4479349B2

Abstract

【課題】Ａ／Ｄ変換後の信号処理、データ処理、表示処理等の処理をソフトウェアにより行う際に、各処理の負荷が増大した場合でも、プロセッサ数の増大やプロセッサの変更を行うことなく、過負荷による動作異常を回避して各処理を効率的に継続可能とするレーダ装置およびその処理方法を提供する。
【解決手段】バッファメモリ監視部１０３、パイロット信号付加部１０５、第１パイロット信号監視部１１０、第２パイロット信号監視部１１３、第１データ選択部１０４、第２データ選択部１０８、第３データ選択部１１１を設けることにより、各処理の処理負荷の状況を常に監視・観測する。そして、特定の処理の処理負荷が増大したときは、第１、第２乃至第３データ選択部１０４、１０８および１１１により、その処理に応じて予め定めた手法でデータを間引いて処理負荷を軽減させる。
【選択図】図１

Description

本発明はレーダ装置に関し、特にＣＰＵ(Central Processing
Unit)やＤＳＰ(Digital Signal Processor)等のプロセッサを使用して、パルス圧縮や不要信号抑圧等の信号処理、追尾等のデータ処理および表示処理等のアナログ・デジタル（Ａ／Ｄ）変換後の各処理をソフトウェアにより行うレーダ装置に関する。

レーダ装置は、一般に空間に電波（マイクロ波）を発射して、目標からの反射信号を受信することにより目標の存在を探知し、その位置および運動（又は移動）状況等を観測する装置である。レーダ装置の主要性能は、探知能力、距離精度、方位精度および追尾性能等である。一般的なレーダ装置においては、アナログのレーダ受信信号がＡ／Ｄ変換されてデジタル受信信号に変換された後の処理として、信号処理、目標検出処理、データ処理および表示処理の順に処理が行われる。

先ず、これら各処理の概要を説明する。信号処理については、代表的な処理としてパルス圧縮および不要信号抑圧がある。パルス圧縮は、送信先頭電力を低く抑えつつ探知能力の増大および距離分解能を得るための技術として採用されている。また、受信信号には目標からの反射信号のみならず、ノイズ、即ち、目標以外の大地、海面、雨雲等からの反射信号（クラッタ）や他レーダ装置等からの干渉信号等の不要信号が含まれている。これら不要信号の抑圧や、Ｓ／Ｎ（信号対ノイズ比）の改善のため、パルスドップラ処理および積分処理等の不要信号抑圧を行う。

上述したパルス圧縮処理および不要信号抑圧等の信号処理を行った後の信号に対して、次に目標検出処理を行い、目標データを抽出する。目標データは、距離、方位および検出時刻等の目標に関する情報を含むデータである。

次に、目標データを使って、追尾処理等のデータ処理を行う。この追尾処理は、アンテナから電波が照射される毎に得られる時系列で多数の目標データの中から、同一の目標に属する目標データを抽出し、その目標の予測位置や進行方向を算出してその目標の運動を追随し、追尾データを出力する処理である。

最後に、表示部においては、受信信号のビデオ、探知データおよび追尾データのシンボル等を画面上に操作者が目視できるように表示処理を行う。これら各処理の内、信号処理は、膨大なデジタル受信信号がリアルタイムで連続的に入力され、それをリアルタイムに処理して出力する必要があるため、特に処理負荷が大きい。パルス圧縮および不要信号抑圧等の信号処理は、一般に決められた演算の繰り返しであることが多く、しかも演算式やアルゴリズムが変更になることは殆どないため、必要な演算のみを高速で行う専用ＬＳＩを使用して構成されているのが普通である。

しかし、近年、ＣＰＵおよびＤＳＰ等のプロセッサの発達により、専用ＬＳＩではなく汎用のプロセッサでソフトウェア信号処理を行うレーダ装置が実現可能となりつつある。ソフトウェアで信号処理を行うことにより、処理のアルゴリズムの変更が容易になり、新しく信号処理技術が開発された場合に、ハードウェア（Ｈ／Ｗ）を改変することなく、既存装置に最新のアルゴリズムを適用することが可能となる。また、決められた演算の繰り返しの単純なアルゴリズムではなく、対象とする目標、クラッタ環境、電波干渉の有無等の電波環境に応じて、運用中においても処理を柔軟に変更することが可能となる。このような従来のレーダ装置の１例が開示されている（例えば、非特許文献１参照）。

図３は、この非特許文献１に開示されるレーダ装置の構成を示すブロック図である。このレーダ装置３００は、Ａ／Ｄ変換部３０１、バッファメモリ３０２、パルス圧縮部３０６、不要信号抑圧部３０７および目標検出部３０９により構成される。

次に、このレーダ装置３００の動作を簡単に説明する。先ず、受信装置等から入力されるアナログのレーダ受信信号をＡ／Ｄ変換部３０１においてデジタル信号に変換する。このデジタル変換された受信信号は、一旦バッファメモリ３０２に蓄えられる。次に、このデジタル受信信号は、パルス圧縮部３０６に入力され、パルス圧縮処理される。そして、不要信号抑圧部３０７において、大地等からの反射信号等の不要信号を抑圧する。最後に、目標検出部３０９において目標信号を検出して、目標データを出力する。このレーダ装置３００では、この処理の流れにおいて、パルス圧縮から目標検出までをＤＳＰのソフトウェア処理により実現した装置が紹介されている。この装置では、１４４個のＤＳＰを並列動作させることでリアルタイム動作させている。

また、信号処理のみでなく、目標検出処理およびデータ処理もＣＰＵを搭載する専用ハードウェアを使用することが多かった。しかし、近年、汎用のＣＰＵボードでソフトウェア処理により実現するようになってきている。更に、表示処理についても従来は専用の表示装置を使用していたが、汎用のワークステーションやパーソナルコンピュータの性能向上により、それらで実現することが可能となってきている。

図３に開示されるレーダ装置３００の問題点は、アルゴリズムを変更した場合のプロセッサ性能やプロセッサ数の変更規模が大きいことである。その理由は、アルゴリズムを変更した場合には、先ず処理負荷を正確に測定し、従来装置のプロセッサ性能やプロセッサ数で不足する場合には、プロセッサの変更および／又は所要数のプロセッサ数の追加が必要になるためである。第２の問題点は、プロセッサの処理能力の制限により、電波環境等に応じた柔軟な処理の変更ができないことである。その理由は、例えば電波干渉が非常に多く又は誤目標が非常に多い電波環境においては、処理負荷が大きくなるため、処理能力のマージンがない場合には、プロセッサの処理能力を超えてしまい正常な処理ができなくなるためである。また、十分なマージンを持とうとすると最大処理負荷時の所要能力を持つ必要があるため、プロセッサ数等の規模が増大してしまうためである。

従来のレーダ装置３００に付随する上述した問題点を克服するための別のレーダ装置が開示提案されている（例えば、特許文献１参照）。この特許文献１に開示されるレーダ装置の構成を図４のブロック図に示す（尚、説明の便宜上、上述と対応する構成要素には、類似の参照符号を使用する）。このレーダ装置４００は、Ａ／Ｄ変換部４０１、バッファメモリ４０２、第１データ選択部４０４、時刻発生部４１６、時刻付与部４１５、パルス圧縮部４０６、不要信号抑圧部４０７、時刻検出部４１７、目標検出部４０９および処理不可判定部４１８により構成される。即ち、このレーダ装置４００では、図３に示すレーダ装置３００の構成に加えて、第１データ選択部４０４、時刻付与部４１５、時刻発生部４１６、時刻検出部４１７および処理負荷判定部４１８を有する。この処理負荷判定部４１８により、処理負荷の状況を常に観測して、信号処理負荷が増大したときは、予め定めた方法でデータを間引くことにより信号処理負荷を軽減させる。

これら付加された一連の構成要素又は手段は、時刻発生部４１６が発生する時刻信号を基準として、時刻付与部４１５により受信信号に時刻データを付与すると共に、その受信信号に対して、パルス圧縮、不要信号抑圧が終了した時刻を時刻検出部４１７において検出する。この時間差の大小によりレーダ信号処理負荷を処理負荷判定部４１８において判定する。この処理負荷の判定結果を制御入力として、第１データ選択部４０４は、バッファメモリ４０２に一旦蓄積されたデジタル受信信号に対して、処理負荷が小さいときは全て以降の処理へ出力して、処理負荷が大のときはその大きさに応じて、デジタル受信信号の一部を間引いて以降の処理へ出力する。ここで、間引き方は、距離方向に間引く（例えば、サンプリング点を１個おきにする）、方位方向に間引く（例えば、１方向おきにする）又はスキャン方向に間引く（例えば、１スキャンおきにする）等の技法がある。そこで、レーダ装置４００の運用において影響の少ない間引き方を予め決めておく。このように、信号処理負荷を常に観測して、アルゴリズムの変更や電波環境の変化があっても、処理負荷がプロセッサの処理能力を超えないように自動的に調節を行う。

特開２００１−３１１７７１号公報（第７−８頁、第１図）吉田征夫、持田雅久、平尾廉太郎著「高速信号処理応用技術学会誌Vol.２ No.３（平成１１年９月発行、第２４−２９頁）

第１の問題点は、デジタル受信信号が入力される時刻と処理結果が出力される時刻との差により処理負荷を計測する方式では、実際の処理負荷の変化に対して、処理負荷軽減の処置が遅れることになり、過負荷による動作異常が発生したり、最悪の場合はレーダ装置が停止してしまったりする危険があることである。その理由は、処理結果の出力が遅れて初めて処理負荷増が認識されるため、その時点ではすでに処理能力不足が発生しているからである。

第２の問題点は、必ずしも効果的な処理負荷軽減処置が選択できないことである。その理由は、処理結果の出力時刻のみで処理負荷を判定しており、信号処理、目標検出、データ処理、表示処理など、Ａ／Ｄ変換後の殆どの処理をソフトウェア処理するレーダにおいては、どの処理においても処理負荷大となる可能性があるにも拘らず、具体的にどの処理が処理負荷大となっているのかを認識できないためである。

本発明は、従来技術の上述した課題に鑑みなされたものであり、ＣＰＵおよびＤＳＰ等のプロセッサを使用して、パルス圧縮および不要信号抑圧等の信号処理、追尾等のデータ処理、表示処理等の、Ａ／Ｄ変換後の各処理をソフトウェアにより行う際に、処理のアルゴリズムを柔軟に変更するレーダ装置において、処理負荷が増大した場合でも、プロセッサ数の増大やプロセッサの変更を行うことなく、過負荷による動作異常を回避し、レーダ装置における各種処理を効率的に継続可能にするレーダ装置を提供することを目的とする。

上述の課題を解決するため本発明によるレーダ装置は次のような特徴的な構成を採用している。

（１）レーダ受信信号をＡ／Ｄ変換部でＡ／Ｄ変換してバッファメモリに一時的に蓄積し、パルス圧縮部および不要信号抑圧部を介して目標検出部で目標を検出してデータ処理部で処理した目標データを表示部に表示するレーダ装置において、
前記バッファメモリに蓄積されたデータ量を監視するバッファメモリ監視部を設け、該バッファメモリのデータ量を予め設定した閾値と比較して前記バッファメモリおよび前記パルス圧縮部間に設けられた第１データ選択部から後段の前記パルス圧縮部へ出力されるデータの間引きを制御するレーダ装置。

（２）前記第１データ選択部および前記パルス圧縮部間にパイロット信号を付加するパイロット信号付加部が設けられ、前記目標検出部および前記データ処理部には、前記パイロット信号を監視してそれぞれ前記目標検出部および前記データ処理部の動作を制御するパイロット信号監視部を備える上記（１）のレーダ装置。

（３）前記目標検出部および前記データ処理部の前段に、それぞれ前記パイロット信号監視部の監視信号によりデータの間引きを制御するデータ選択部が設けられる上記（２）のレーダ装置。

（４）前記表示部は、表示・操作部であり、前記バッファメモリ監視部および前記パイロット信号監視部からの監視信号を受けて、操作者が前記データ選択部を適宜制御可能にする上記（１）、（２）又は（３）のレーダ装置。

（５）前記表示・操作部の出力が入力され、各処理の負荷状況を記録して操作者に関心領域を設定可能にするマップメモリを備える上記（４）のレーダ装置。

（６）レーダ受信信号からＡ／Ｄ変換部でデジタル変換したデジタル信号をバッファメモリに一時的に蓄積し各種処理して目標データを表示部に表示するレーダ装置において、
前記バッファメモリに蓄積されたデータ量を監視するバッファメモリ監視部と、該バッファメモリ監視部の監視結果に応じて前記バッファメモリの出力を選択的に間引く第１データ選択部と、該第１データ選択部からの出力信号にパイロット信号を付加するパイロット信号付加部と、該パイロット信号付加部の後段に順次設けられたパルス圧縮部および不要信号抑圧部と、該不要信号抑圧部および前記表示部間に順次設けられた第２データ選択部、目標データを検出する目標検出部、第３データ選択部および前記目標データを使用して追尾処理を行うデータ処理部と、それぞれ前記目標検出部および前記データ処理部のパイロット信号を監視し、前記第２および第３データ選択部のデータ間引きを制御する第１および第２パイロット信号監視部とを備えるレーダ装置。

（７）前記バッファメモリ監視部および前記第１および第２パイロット信号監視部からの監視信号に基づき操作者による前記第１乃至第３データ選択部の制御設定を記録するマップメモリを更に備える上記（６）のレーダ装置。

本発明のレーダ装置によると、次の如き実用上の顕著な効果が得られる。即ち、ＣＰＵやＤＳＰ等のプロセッサを使用して、パルス圧縮および不要信号抑圧等の信号処理、追尾等のデータ処理および表示処理等の、Ａ／Ｄ変換後の各処理をソフトウェアにより行うレーダ装置において、信号処理負荷が増大した場合でも、プロセッサ数の増大やプロセッサの変更を行うことなく、過負荷による動作異常を回避し、各処理を効率的に継続可能である。その理由は、バッファメモリ監視部、パイロット信号付加部、第１および第２パイロット信号監視部および第１乃至第３データ選択部を設けることにより、各処理の処理負荷の状況を常時監視・観測して、ある処理の処理負荷が増大したときはその処理に応じて予め定めた方法でデータを間引くことにより処理負荷を軽減させるからである。

次に、本発明によるレーダ装置の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。

先ず、図１は、本発明によるレーダ装置の第１実施例の構成を示す機能ブロック図である。このレーダ装置１００は、Ａ／Ｄ変換部１０１、バッファメモリ１０２、バッファメモリ監視部１０３、第１データ選択部（以下、データ選択部（１）という）１０４、パイロット信号付加部１０５、パルス圧縮部１０６、不要信号抑圧部１０７、第２データ選択部（以下、データ選択部（２）という）１０８、目標検出部１０９、第１パイロット信号監視部（以下、パイロット信号監視部（１）という）１１０、第３データ選択部（以下、データ選択部（３）という）１１１、データ処理部１１２、第２パイロット信号監視部（以下、パイロット信号監視部（２）という）１１３および表示部１１４により構成される。

即ち、このレーダ装置１００は、上述した図３に示す従来のレーダ装置３００の構成要素にデータ処理部１１２、表示部１１４、バッファメモリ監視部１０３、パイロット信号付加部１０５、パイロット信号監視部（１）１１０、パイロット信号監視部（２）１１３、データ選択部（１）１０４、データ選択部（２）１０８およびデータ選択部（３）１１１が付加された点で相違する。バッファメモリ監視部１０３は、バッファメモリ１０２からの信号を受け、データ選択部（１）１０４に監視出力を入力する。パイロット信号監視部（１）１１０は、目標検出部１０９からの出力信号を受け、監視出力を前段のデータ選択部（２）１０８に入力する。同様に、パイロット信号監視部（２）１１３は、データ処理部１１２の出力信号を受け、監視出力を前段のデータ選択部（３）１１１に入力する。

次に、図１に示すレーダ装置１００の動作を説明する。Ａ／Ｄ変換部１０１の前段の受信装置（図示せず）等から入力されるアナログのレーダ受信信号は、Ａ／Ｄ変換部１０１でデジタル受信信号に変換された後、一旦バッファメモリ１０２に蓄積される。バッファメモリ１０２に蓄積されたデジタル受信信号は、データ選択部（１）１０４により全部又は一部間引かれて、後続のパルス圧縮部１０６へ出力される。このとき、パルス圧縮部１０６および不要信号抑圧部１０７のプロセッサがそれ以前に入力されたデジタル受信信号を処理中であれば、データ選択部（１）１０４は、出力を中止し、バッファメモリ１０２にデータを蓄積しておく。そして、そのプロセッサが処理を完了し次第、バッファメモリ１０２は、蓄積されているデジタル受信信号の出力を再開する。

バッファメモリ監視部１０３は、バッファメモリ１０２に蓄積されているデジタル受信信号のデータ量を監視し、予め設定された閾値との大小により現在の信号処理の処理負荷を監視又は観測する。この監視結果が小であれば、データ選択部（１）１０４が全てのデジタル受信信号を、次段以降の処理に出力するように制御する。また、上述した閾値以上のデータ量になれば、処理負荷が増大して処理が追いつかなくなりつつあると判定して、その大きさに応じてデジタル受信信号を間引いて以降の処理へ出力するようにデータ選択部（１）１０４を制御する。データ選択部（１）１０４から出力されたデジタル受信信号は、パルス圧縮部１０６および不要信号抑圧部１０７で、それぞれパルス圧縮処理およびクラッタ等の不要信号を抑圧する処理を行う。不要信号抑圧部１０７の出力信号は、データ選択部（２）１０８により全部又は一部間引かれて目標検出部１０９へ出力される。

目標検出部１０９は、デジタル受信信号より目標データを検出する。その際に、パイロット信号付加部１０５で付加されたパイロット信号に対応した目標データが設定したとおりに正常に検出しているかをパイロット信号監視部（１）１１０で監視し、全て正常に検出されていれば、データ選択部（２）１０８が全てのデジタル受信信号を目標検出部９に出力するようにパイロット信号監視部（１）１１０により、データ選択部（２）１０８を制御する。また、目標データ抜け等が発生し正常に検出されていなければ、目標検出の処理負荷が増大して処理が追いつかなくなりつつあると判定して、検出されなかった目標データ数に応じて、デジタル受信信号を間引いて目標検出部１０９へ出力するようにデータ選択部（２）１０８を制御する。

一方、データ処理部１１２は、目標データを使用して追尾処理等を行う。この際に、パイロット信号監視部（２）１１３は、パイロット信号に対応した追尾データが設定したとおりに正常に出力しているかを監視し、全て正常に追尾されていればデータ選択部（３）１１１が全ての目標データをデータ処理部１１２に出力するようにデータ選択部（３）１１１を制御する。また、追尾データ抜け等が発生し正常に追尾されていなければ、データ処理の処理負荷が増大して処理が追いつかなくなりつつあると判定して、正常に追尾されなかった追尾データ数に応じて、目標データを間引いてデータ処理部１１２へ出力するようにデータ選択部（３）１１１を制御する。

表示部１１４は、ビデオ、目標データ、追尾データを操作者が目視可能に画面表示する。このように各処理の処理負荷の状況をバッファメモリ監視部１０３、パイロット信号監視部（１）１１０およびパイロット信号監視部（２）１１３により常時観測して、ある処理の処理負荷が増大した場合には、その処理に応じて予め定めた方法でデータを間引く。その結果、各処理の処理負荷を軽減させ、過負荷による動作異常を回避し、各処理を効率的に継続可能とする。

次に、図２を参照して本発明によるレーダ装置の第２実施例の形態について説明する。図２のレーダ装置２００の構成要素のうち、図１に示すレーダ装置１００の構成要素に対応する構成要素には、説明の便宜上、類似の参照符号を使用する。

このレーダ装置２００は、Ａ／Ｄ変換部２０１、バッファメモリ２０２、バッファメモリ監視部２０３、データ監視部（１）２０４、パイロット信号付加部２０５、パルス圧縮部２０６、不要信号抑圧部２０７、データ選択部（２）２０８、目標検出部２０９、パイロット信号監視部（１）２１０、データ選択部（３）２１１、データ処理部２１２、パイロット信号監視部（２）２１３、表示操作部２１５およびマップメモリ２１６により構成されている。

このレーダ装置２００は、処理負荷低減のためのデータの間引き処理を自動でなく、手動で行うように構成されていることを特徴とする。即ち、表示・操作部２１５およびマップメモリ２１６以外の構成および動作は、第１実施例のレーダ装置１００と同様である。表示・操作部２１５は、データ処理部２１２からの出力を受けると共に、バッファメモリ監視部２０３、パイロット信号監視部（１）２１０およびパイロット信号監視部（２）２１３の監視結果を受け、出力をマップメモリ２１６へ供給する。一方、マップメモリ２１６は、その出力をデータ選択部（１）２０４、データ選択部（２）２０８およびデータ選択部（３）２１１で利用する。

図１に示すレーダ装置１００では、監視又は観測した処理負荷の大小から、予め定めた方法でデータを自動的に間引くことで処理負荷を低減しているため、操作者の判断や労力を必要としないという特徴を有するが、距離方向に間引く（例えば、サンプリング点を１個おきにする）、方位方向に間引く（例えば、１方向おきにする）又はスキャン方向に間引く（例えば、１スキャンおきにする）等の間引く方法は単純な方式に限定される。しかし、データを間引くと、当然ながら探知能力、精度、分解能又は追尾性能等のレーダ性能の低下を伴うことになる。レーダ装置を運用する場合には、電波発射を行う全領域において、操作者が関心のある領域と関心のない領域が混在していることが多い。従って、全領域から一様に同じ方式でデータを間引くのではなく、操作者が関心のある領域ではデータを可能な限り間引かず、関心のない領域からデータを間引くようにするのが効率的である。

このため、図２に示すレーダ装置２００では、表示・操作部２１５に各処理の処理負荷状況を表示させて、操作者に関心のある領域および関心のない領域を設定させる。ここで設定された各領域および各処理の処理負荷状況を、マップメモリ２１６に記録する。そして、データ選択部（１）２０４、データ選択部（２）２０８およびデータ選択部（３）２１１は、このマップメモリ２１６を参照して適切なデータ間引きを行う。これにより、データを間引く処理および領域に関して、レーダ装置の運用目的に応じてきめ細かい設定で最適にデータを間引いて、各種処理を効率的に継続することが可能となる。

以上、本発明によるレーダ装置の好適実施例について詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。

本発明によるレーダ装置の第１実施例の構成を示す機能ブロック図である。本発明によるレーダ装置の第２実施例の構成を示す機能ブロック図である。レーダ装置の第１従来例の構成を示すブロック図である。レーダ装置の第２従来例の構成を示すブロック図である。

符号の説明

１００、２００レーダ装置
１０１、２０１Ａ／Ｄ変換部
１０２、２０２バッファメモリ
１０３、２０３バッファメモリ監視部
１０４、２０４第１データ選択部
１０５、２０５パイロット信号付加部
１０６、２０６パルス圧縮部
１０７、２０７不要信号抑圧部
１０８、２０８第２データ選択部
１０９、２０９目標検出部
１１０、２１０第１パイロット信号監視部
１１１、２１１第３データ選択部
１１２、２１２データ処理部
１１３、２１３第２パイロット信号監視部
１１４、２１４表示部
２１５表示・操作部
２１６マップメモリ

Claims

レーダ受信信号をＡ／Ｄ変換部でＡ／Ｄ変換してバッファメモリに一時的に蓄積し、パルス圧縮部および不要信号抑圧部を介して目標検出部で目標を検出してデータ処理部で処理した目標データを表示部に表示するレーダ装置において、
前記バッファメモリに蓄積されたデータ量を監視するバッファメモリ監視部を設け、該バッファメモリのデータ量を予め設定した閾値と比較して前記バッファメモリおよび前記パルス圧縮部間に設けられた第１データ選択部から後段の前記パルス圧縮部へ出力されるデータの間引きを制御することを特徴とするレーダ装置。
前記第１データ選択部および前記パルス圧縮部間にパイロット信号を付加するパイロット信号付加部が設けられ、前記目標検出部および前記データ処理部には、前記パイロット信号を監視してそれぞれ前記目標検出部および前記データ処理部の動作を制御するパイロット信号監視部を備えることを特徴とする請求項１に記載のレーダ装置。
前記目標検出部および前記データ処理部の前段に、それぞれ前記パイロット信号監視部の監視信号によりデータの間引きを制御するデータ選択部が設けられることを特徴とする請求項２に記載のレーダ装置。
前記表示部は、表示・操作部であり、前記バッファメモリ監視部および前記パイロット信号監視部からの監視信号を受けて、操作者が前記データ選択部を適宜制御可能にすることを特徴とする請求項１、２又は３に記載のレーダ装置。
前記表示・操作部の出力が入力され、各処理の負荷状況を記録して操作者に関心領域を設定可能にするマップメモリを備えることを特徴とする請求項４に記載のレーダ装置。
レーダ受信信号からＡ／Ｄ変換部でデジタル変換したデジタル信号をバッファメモリに一時的に蓄積し各種処理して目標データを表示部に表示するレーダ装置において、
前記バッファメモリに蓄積されたデータ量を監視するバッファメモリ監視部と、該バッファメモリ監視部の監視結果に応じて前記バッファメモリの出力を選択的に間引く第１データ選択部と、該第１データ選択部からの出力信号にパイロット信号を付加するパイロット信号付加部と、該パイロット信号付加部の後段に順次設けられたパルス圧縮部および不要信号抑圧部と、該不要信号抑圧部および前記表示部間に順次設けられた第２データ選択部、目標データを検出する目標検出部、第３データ選択部および前記目標データを使用して追尾処理を行うデータ処理部と、それぞれ前記目標検出部および前記データ処理部のパイロット信号を監視し、前記第２および第３データ選択部のデータ間引きを制御する第１および第２パイロット信号監視部とを備えることを特徴とするレーダ装置。
前記バッファメモリ監視部および前記第１および第２パイロット信号監視部からの監視信号に基づき操作者による前記第１乃至第３データ選択部の制御設定を記録するマップメモリを更に備えることを特徴とする請求項６に記載のレーダ装置。