JP2005317755A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005317755A
JP2005317755A JP2004133742A JP2004133742A JP2005317755A JP 2005317755 A JP2005317755 A JP 2005317755A JP 2004133742 A JP2004133742 A JP 2004133742A JP 2004133742 A JP2004133742 A JP 2004133742A JP 2005317755 A JP2005317755 A JP 2005317755A
Authority
JP
Japan
Prior art keywords
oxide film
groove
etching
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004133742A
Other languages
English (en)
Inventor
Akira Uenishi
彰 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004133742A priority Critical patent/JP2005317755A/ja
Publication of JP2005317755A publication Critical patent/JP2005317755A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】簡易な方法で、溝部の内側面をテーパー形状にすることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、(1)半導体基板1上に、溝部7を有する第1の酸化膜3を形成し、(2)得られた基板上に、HDP−CVD法によって第2の酸化膜9を堆積して、前記溝部7をその内側面が底方向に狭くなるテーパー形状にし、(3)第2の酸化膜9をエッチバックすることからなる。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。特に、本発明は、半導体装置において配線その他の目的で設けられる溝部を特定形態に形成する方法に関する。
酸化膜のテーパー形状を実現するためには、酸化膜上にマスクフォトレジストパターンを形成後、ウエットエッチの等方性を利用したテーパー形状の実現(従来技術1)、ドライエッチでのレジストと酸化膜のエッチング比がほぼ同じ条件を使ってレジストを後退させることによるテーパー形状の実現(従来技術2)、およびドライエッチでの側壁デポ性の高い条件を使ったテーパー形状の実現(従来技術3)方法が用いられる。
以下、図2〜5を用いて、上記3つの従来技術について説明する。
1)従来技術1
図2(a)に示すように、シリコン基板21上に酸化膜23を形成後、フォトリソグラフィー技術により酸化膜23上にレジストマスクパターン25を形成する。次に、図2(b)に示すように、ウェットエッチングにて酸化膜23をエッチングする。ウエットエッチは等方性エッチのためレジストマスクの下の酸化膜も横方向にエッチングされ、テーパー形状を実現する。
しかしながらウエットエッチでは酸化膜23の膜種によりテーパー角度が決まってしまい、テーパー角度の制御が行なえず、またテーパー角度が小さくなりやすい欠点がある。 この問題を解決するために、特許文献1に記載されるように、図3(a)で示すように酸化膜23表面をエッチングしないガスのプラズマによって、酸化膜23を表面処理し、図3(b)で示すように、酸化膜23上にレジストマスクパターン25を形成、その後、図3(c)で示すように、弗酸系のエッチング液によるウェットエッチングすることにより、テ−パ−を精度良くつけることができるようにする方法も提案されている。しかし、ウエット量が多くなると、レジストと酸化膜23界面の密着性低下の為、マスクフォトレジスト25の倒れ、飛びが発生して、微細な幅のパターン形成には不向きであり、ウエットエッチを用いない技術が必要である。
2)従来技術2
図4(a)に示すように、シリコン基板21上に酸化膜23の形成後、フォトリソグラフィー技術により酸化膜23上にレジストマスクパターン25を形成する。次に、図4(b)に示すように、ドライエッチングにて酸化膜23をエッチングする。ただしエッチング条件としてレジスト25と酸化膜23のエッチング比がほぼ同じになる条件を用いる。これにより酸化膜23のエッチング時、マスクレジスト25側壁が後退していくため、酸化膜23側壁がテーパー形状となる。
ドライエッチを用いた方法では、レジスト25と酸化膜23のエッチング比がほぼ同じ条件を使ったときは、レジスト25と酸化膜23のエッチング比を変化させることによりテーパー角度の可変が可能である。ただしエッチ量が多くなれば、レジスト25の後退量も多くなり、高アスペクト比で微細なパターン形成には不向きである。マスクに対して、仕上がりが、大きくなるような技術が必要である。
3)従来技術3
図5(a)に示すように、シリコン基板21上に酸化膜23を形成後、フォトリソグラフィー技術により酸化膜23上にレジストマスクパターン25を形成する。次に、図5(b)に示すように、ドライエッチングにて酸化膜23をエッチングする。ただしエッチング条件として側壁デポ性の高い条件を用いる。これにより酸化膜23のエッチング時、酸化膜23の側壁にポリマー付着しながらエッチングが進むため、酸化膜23の側壁がテーパー形状となる。
ドライエッチでの側壁デポ性の高い条件を使ったときは、フォトパターン幅に対して加工対象の酸化膜が広がるため、マスクフォトパターンの倒れ、マスクフォトパターン後退によるマスクの消失は起こらない。さらに、エッチング条件により多少のテーパー角度の可変は可能であるという利点がある。しかし、溝部の幅によって、側壁のポリマーのつき方が変わるため、テーパー角度が安定しない。さらに、ドライエッチ条件のデポ性が高いため、エッチチャンバー内壁にポリマーの付着が多く、そこから発生するガスの影響を受けやすく、条件の再現性が問題になる。テーパー角度が安定し、かつ、エッチ条件の再現性のよい技術が必要である。
特開昭58−31533号公報
本発明は、係る事情に鑑みてなされたものであり、簡易な方法で、溝部の内側面をテーパー形状にすることができる半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、(1)半導体基板上に、溝部を有する第1の酸化膜を形成し、(2)得られた基板上に、HDP−CVD法によって第2の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、(3)第2の酸化膜をエッチバックすることからなる。
HDP−CVD法とは、CVD法による成膜と、スパッタ法によるエッチングを同時に行う技術である。この際、スパッタ法によるエッチングは、膜表面へのスパッタイオンの入射角度が、例えば50度になるときに最も速く進む。本発明は、このHDP−CVD法の性質を利用するものである。
HDP−CVD法によると、溝部の縁周辺がエッチングされながら、第2の酸化膜が形成される。第2の酸化膜を形成する際に、溝部の内側面は、テーパー形状になる。この状態で、第2の酸化膜をエッチバックすると、溝部の形状がほぼ維持されたまま、酸化膜の膜厚が減少する。従って、本発明によれば、テーパー形状の溝部を有する酸化膜を所望の厚さで形成することができる。
本発明によれば、HDP−CVD法を行う条件を適宜調節することにより、テーパー角度を調節することができる。また、HDP−CVD法を用いるので、テーパー角度は、溝部の幅に実質的に依存しない。
本発明の半導体装置の製造方法は、(1)半導体基板上に、溝部を有する第1の酸化膜を形成し、(2)得られた基板上に、HDP−CVD法によって第2の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、(3)第2の酸化膜をエッチバックすることからなる。
1.半導体基板上に、溝部を有する第1の酸化膜を形成する工程
半導体基板は、シリコン基板などからなる。第1の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜などからなる。第1の酸化膜は、CVD法などで形成することができる。
溝部は、例えば、第1の酸化膜上にレジストパターンを形成し、そのパターンをマスクとして第1の酸化膜をエッチングすることにより形成することができる。溝部は、例えば、その内側面が基板表面に対して実質的に垂直である。また、溝部の内側面は、テーパー形状であってもよい。例えば、溝部をドライエッチングにより形成すると、溝部の内側面は、基板表面に対して実質的に垂直になり、溝部をウェットエッチングにより形成すると、溝部の内側面は、テーパー形状になる。どちらの場合であっても、本発明によれば、所望の角度のテーパー形状を有する溝部を形成することができる。
また、例えば、複数の溝部を実質的に平行に形成してもよい。このとき、隣接する溝部の間に、断面が矩形状のパターンができる。この状態で残りの工程を行うと、断面が矩形状のパターンが、台形状に加工される。
2.得られた基板上に、HDP−CVD法によって第2の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にする工程
第2の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜などからなる。第2の酸化膜は、HDP−CVD法によって形成する。HDP−CVD法とは、CVD法による成膜と、スパッタによるエッチングを同時に行う技術である。この際、スパッタによるエッチングは、膜表面へのスパッタイオンの入射角度が、例えば50度になるときに最も速く進む。本発明は、このHDP−CVD法の性質を利用するものである。HDP−CVD法によると、溝部の縁周辺がエッチングされながら、第2の酸化膜が形成される。第2の酸化膜を形成する際に、溝部の内側面は、テーパー形状になる。HDP−CVD法において、バイアス電力を小さくすると、テーパー角度が基板表面に対して垂直に近づく。一方、バイアス電力を大きくするとテーパー角度が基板表面に対して水平に近づく。この性質を利用することにより、テーパー角度を適宜調節することができる。
3.第2の酸化膜をエッチバックする工程
第2の酸化膜を所望の膜厚までエッチバックすると、溝部の形状がほぼ維持されたまま、酸化膜の膜厚が減少する。従って、本発明によれば、テーパー形状の溝部を有する酸化膜を所望の厚さで形成することができる。また、第2の酸化膜は、半導体基板が露出するまで、エッチバックしてもよい。このようにして得られたテーパー形状の溝部を有する酸化膜は、例えば、溝部に導電体を埋め込んで配線を形成するのに用いることができる。 また、例えば、実質的に平行に複数の溝部を形成し、かつ、酸化膜の厚さと溝部の深さを適宜調節することにより、酸化膜の厚い部分と薄い部分が交互に繰り返されるパターンを形成することができる。このパターンは、例えば、高耐圧のMOS型FETの製造などに利用することができる。
図1は、実施例1に係る半導体装置の製造工程を示す断面図である。以下、図1を用いて、本実施例の半導体装置の製造工程について説明する。
本発明の半導体装置の製造方法は、簡潔に説明すると、(1)半導体基板1上に、溝部7を有する第1の酸化膜3を形成し、(2)得られた基板上に、HDP−CVD法によって第2の酸化膜9を堆積して、前記溝部7をその内側面が底方向に狭くなるテーパー形状にし、(3)第2の酸化膜9をエッチバックすることからなる。
以下、さらに具体的に説明する。
まず、半導体基板1上に、シリコン酸化膜3を全面に形成し、そのシリコン酸化膜3の上にレジストパターン5をフォトリソグラフィー技術にて形成し、図1(a)に示す構造を得る。
次に、レジストパターン5をマスクとして、シリコン酸化膜3をエッチングして、溝部7を形成し、図1(b)に示す構造を得る。このとき、溝部7の内側面は、基板1表面に対して実質的に垂直である。また、図1(b)では、エッチングは、シリコン酸化膜3の膜厚を薄くするように行っているが、エッチングは、基板1を露出させるように行ってもよい。エッチングは、通常ドライエッチングが採用される。ドライエッチングの条件としては、たとえばRIE装置にて、圧力100〜300mTorr、RFパワー400〜800W、C48:CF4:Ar=5〜50:5〜50:50〜200sccmの混合ガスプラズマ条件があげられる。
次に、O2プラズマアッシング等によりレジストパターン5を除去し、図1(c)に示す構造を得る。
次に、得られた基板上に、HDP−CVD法によりシリコン酸化膜9を形成し、図1(d)に示す構造を得る。HDP−CVD法によると、溝部7の縁周辺がエッチングされながら、シリコン酸化膜9が形成される。従って、シリコン酸化膜9を形成する際に、溝部7の内側面は、テーパー形状になる。HDP−CVD法の条件としては、たとえば、低周波電力:3000〜5000W、バイアス電力:0〜5000W、SiH4:O2:He=50〜300:50〜400:50〜400sccmの混合ガス成膜条件があげられる。
次に、シリコン酸化膜9をエッチバックし、図1(e)に示す構造を得る。図1(e)では、シリコン酸化膜11(シリコン酸化膜3とシリコン酸化膜9とからなる)の一部が残るようにエッチバックしているが、基板1が露出するように、エッチバックをしてもよい。エッチバックを行うと、溝部7の形状がほぼ維持されたまま、シリコン酸化膜11の膜厚が減少する。これにより、テーパー形状の溝部7を有するシリコン酸化膜11を所望の厚さで形成することができる。エッチングは、ドライエッチ又はウエットエッチが採用される。ドライエッチ条件としては、たとえばRIE装置にて、圧力100〜300mTorr、RFパワー400〜800W、CHF3:CF4:Ar=5〜50:5〜50:50〜200sccmの混合ガスプラズマ条件があげられる。ウエットエッチには、たとえばフッ酸、バッファードフッ酸が用いられる。
本発明の実施例1に係る半導体装置の製造工程を示す断面図である。 従来例1に係る半導体装置の製造工程を示す断面図である。 従来例1に係る半導体装置の製造工程を示す断面図である。 従来例2に係る半導体装置の製造工程を示す断面図である。 従来例3に係る半導体装置の製造工程を示す断面図である。
符号の説明
1、21 半導体基板
3、9、11、23 シリコン酸化膜
5、25 レジストパターン
7 溝部

Claims (5)

  1. (1)半導体基板上に、溝部を有する第1の酸化膜を形成し、
    (2)得られた基板上に、HDP−CVD法によって第2の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、
    (3)第2の酸化膜をエッチバックすることからなる、テーパー形状の溝部を有する半導体装置の製造方法。
  2. 工程(1)は、半導体基板上に第1の酸化膜を形成し、その上にレジストパターンを形成し、そのパターンをマスクとして第1の酸化膜をエッチングすることにより、溝部を有する第1の酸化膜を形成する工程である請求項1に記載の製造方法。
  3. 工程(1)で形成される第1の酸化膜の溝部は、その内側面が基板表面に対して実質的に垂直である請求項1に記載の製造方法。
  4. 工程(3)で、第2の酸化膜は、所望の膜厚まで、エッチバックされる請求項1に記載の製造方法。
  5. 第1及び第2の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜である請求項1に記載の製造方法。
JP2004133742A 2004-04-28 2004-04-28 半導体装置の製造方法 Pending JP2005317755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004133742A JP2005317755A (ja) 2004-04-28 2004-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004133742A JP2005317755A (ja) 2004-04-28 2004-04-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005317755A true JP2005317755A (ja) 2005-11-10

Family

ID=35444857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004133742A Pending JP2005317755A (ja) 2004-04-28 2004-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005317755A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103738914A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 Mems器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103738914A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
CN103738914B (zh) * 2014-01-09 2016-01-20 上海华虹宏力半导体制造有限公司 Mems器件的制造方法

Similar Documents

Publication Publication Date Title
KR100278464B1 (ko) 실리콘층의 에칭 방법
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR100607326B1 (ko) 반도체 소자의 제조방법
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US7442648B2 (en) Method for fabricating semiconductor device using tungsten as sacrificial hard mask
JP2008072032A (ja) 半導体装置の製造方法
KR100666892B1 (ko) 반도체 장치의 제조방법
KR100311487B1 (ko) 산화막식각방법
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JP2005317755A (ja) 半導体装置の製造方法
US6699792B1 (en) Polymer spacers for creating small geometry space and method of manufacture thereof
JP2008124399A (ja) 半導体装置の製造方法
JP2008053438A (ja) 半導体装置の製造方法
JP2006128613A (ja) 半導体素子の製造方法
US7498226B2 (en) Method for fabricating semiconductor device with step gated asymmetric recess
JP2007027291A (ja) 半導体装置およびその製造方法
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
US7214596B2 (en) Method for the fabrication of isolation structures
KR20040006459A (ko) 하드 마스크 식각 향상 방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
JP2008159717A (ja) エッチング方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100484879B1 (ko) 반도체 플래시 셀의 부유 게이트 형성 방법
JP2001015587A (ja) 半導体装置の製造方法
KR100423064B1 (ko) 반도체 소자의 제조 방법