JP2005311742A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005311742A JP2005311742A JP2004126344A JP2004126344A JP2005311742A JP 2005311742 A JP2005311742 A JP 2005311742A JP 2004126344 A JP2004126344 A JP 2004126344A JP 2004126344 A JP2004126344 A JP 2004126344A JP 2005311742 A JP2005311742 A JP 2005311742A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- integrated circuit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】 複数の抵抗又は容量を備えた分圧回路を含み、アナログ信号とデジタル信号を相互変換するコンバータを備え、集積回路チップ上において互いに1点に対して点対称に配置される同一レイアウト構成の偶数個のコンバータAD0,AD1からなるコンバータ対と、当該コンバータ対のそれぞれに同一の入力を入力させる入力回路1と、コンバータ対のそれぞれの出力の出力値を平均化する平均値演算回路2と、平均値演算回路で演算された平均値をコンバータ出力とする出力回路3とを備える。点対称に配置したコンバータで抵抗や容量のばらつきを相殺し、高精度な信号変換を実現する。
【選択図】 図5
Description
2 平均値演算回路
3 出力回路
4 補正回路
10 演算回路
11 コンパレータ
12 変換結果レジスタ
13 参照電圧制御部
20 分圧回路
21 抵抗ストリング
30 分圧回路
31 容量アレイ
AD0,AD1 A/Dコンバータ
MPX0,MPX1 マルチプレクサ
R 抵抗
C 容量
Claims (9)
- 集積回路チップ上に構成され、複数の抵抗又は容量を備えた分圧回路を含み、アナログ信号とデジタル信号を相互変換するコンバータを備える半導体回路装置であって、前記集積回路チップ上において互いに点対称に配置される同一レイアウト構成の偶数個のコンバータからなるコンバータ対と、前記コンバータ対のそれぞれに同一の入力を入力させる入力回路と、前記コンバータ対のそれぞれの出力の出力値を平均化する平均値演算回路と、前記平均値演算回路で演算された平均値をコンバータ出力とする出力回路とを備えることを特徴とする半導体集積回路装置。
- 前記平均値演算回路で演算された平均値と、前記コンバータ対のそれぞれの出力の出力値との差分を演算し、その差分をメモリに格納する補正回路を備え、前記出力回路は前記平均値演算回路の出力と、前記コンバータ対の各出力を前記差分に基づいて前記補正回路で補正した出力のいずれかを選択して出力することが可能に構成されていることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記コンバータ対は、前記集積回路チップ上の所定の1点に対して点対称に配置された2つのコンバータで構成されることを特徴とする請求項1又は2に記載の半導体集積回路装置。
- 前記分圧回路は電源電圧を分圧する複数の抵抗又は容量を備え、前記コンバータ対の各分圧回路の抵抗又は容量に印加される電源電圧の電位方向が前記集積回路チップ上において点対称の方向であることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記分圧回路は、電源電圧の高電位端と低電位端との間に直列に接続された複数の抵抗と、前記複数の抵抗で分圧された電源電圧を参照電圧として選択して出力する選択手段とを備えることを特徴とする請求項4に記載の半導体集積回路装置。
- 前記分圧回路は、異なる容量値の容量を含む複数の容量と、前記容量を電源電圧の高電位端と低電位端との間に任意の組み合わせで並列接続し、かつこれらを直列に接続することで分圧された電源電圧を参照電圧として選択して出力する選択手段とを備えることを特徴とする請求項4に記載の半導体集積回路装置。
- 前記コンバータはA/Dコンバータであることを特徴とする請求項1ないし6のいずれかに記載の半導体集積回路装置。
- 前記分圧回路は、前記A/Dコンバータの参照電圧を生成する回路であることを特徴とする請求項7に記載の半導体集積回路装置。
- 前記A/Dコンバータは、前記分圧回路で生成される参照電圧と入力電圧とを比較する比較手段と、前記比較手段の結果に基づいて前記分圧回路の参照電圧を変化させる参照電圧制御手段と、前記比較手段の比較結果に基づいて得られるデジタル値を格納する格納手段とを備えることを特徴とする請求項8に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126344A JP4519509B2 (ja) | 2004-04-22 | 2004-04-22 | 半導体集積回路装置及びその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126344A JP4519509B2 (ja) | 2004-04-22 | 2004-04-22 | 半導体集積回路装置及びその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311742A true JP2005311742A (ja) | 2005-11-04 |
JP4519509B2 JP4519509B2 (ja) | 2010-08-04 |
Family
ID=35439993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126344A Expired - Fee Related JP4519509B2 (ja) | 2004-04-22 | 2004-04-22 | 半導体集積回路装置及びその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519509B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072889A (ja) * | 2012-09-27 | 2014-04-21 | Snu Precision Co Ltd | イメージ処理方法及びイメージ処理装置 |
US20140312818A1 (en) * | 2013-04-17 | 2014-10-23 | Renesas Electronics Corporation | Semiconductor device and inverter system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961162A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体集積回路 |
JPS6126330A (ja) * | 1984-07-16 | 1986-02-05 | Toshiba Corp | 抵抗分圧回路 |
JPS6153829A (ja) * | 1984-08-23 | 1986-03-17 | Iwatsu Electric Co Ltd | A/d変換器のオフセツト補正回路 |
JPH07297722A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Denki Semiconductor Software Kk | アナログ/デジタル変換装置 |
JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | A/d変換装置およびキャリブレーション装置 |
JP2001053610A (ja) * | 1999-06-01 | 2001-02-23 | Denso Corp | 巡回型a/d変換器 |
-
2004
- 2004-04-22 JP JP2004126344A patent/JP4519509B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961162A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体集積回路 |
JPS6126330A (ja) * | 1984-07-16 | 1986-02-05 | Toshiba Corp | 抵抗分圧回路 |
JPS6153829A (ja) * | 1984-08-23 | 1986-03-17 | Iwatsu Electric Co Ltd | A/d変換器のオフセツト補正回路 |
JPH07297722A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Denki Semiconductor Software Kk | アナログ/デジタル変換装置 |
JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | A/d変換装置およびキャリブレーション装置 |
JP2001053610A (ja) * | 1999-06-01 | 2001-02-23 | Denso Corp | 巡回型a/d変換器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072889A (ja) * | 2012-09-27 | 2014-04-21 | Snu Precision Co Ltd | イメージ処理方法及びイメージ処理装置 |
US9148549B2 (en) | 2012-09-27 | 2015-09-29 | Snu Precision Co., Ltd. | Image processing method and image processing apparatus using time axis low band pass filter |
US20140312818A1 (en) * | 2013-04-17 | 2014-10-23 | Renesas Electronics Corporation | Semiconductor device and inverter system |
US9197148B2 (en) * | 2013-04-17 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device and inverter system |
US20160105130A1 (en) * | 2013-04-17 | 2016-04-14 | Renesas Electronics Corporation | Semiconductor device and inverter system |
Also Published As
Publication number | Publication date |
---|---|
JP4519509B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8766833B1 (en) | System and method for calibrating a circuit | |
US6762708B1 (en) | Method and apparatus for equalizing the digital performance of multiple ADCs | |
US7375669B2 (en) | Digital/analog converter | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
US9041580B2 (en) | Solid-state imaging apparatus and semiconductor device | |
US20170302288A1 (en) | Calibration Circuit and Calibration Method for DAC | |
KR101191054B1 (ko) | 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기 | |
RU2335844C2 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
JP3843942B2 (ja) | D/a変換器およびa/d変換器 | |
JP4470830B2 (ja) | 巡回型a/d変換器 | |
JP2014165658A (ja) | Ad変換器 | |
US20070252742A1 (en) | Analog to digital converter | |
US6747588B1 (en) | Method for improving successive approximation analog-to-digital converter | |
JP4519509B2 (ja) | 半導体集積回路装置及びその動作方法 | |
JP2009077370A (ja) | デジタルアナログ変換器 | |
US7135999B2 (en) | Circuit arrangement for compensation for nonlinearities from analog/digital converters operating with different timing | |
JP4613929B2 (ja) | A/d変換回路 | |
KR100300240B1 (ko) | 직병렬형a/d변환기 | |
JP4004390B2 (ja) | 逐次比較型adコンバータおよびマイクロコンピュータ | |
JPH02268521A (ja) | A/d変換方法及びa/d変換装置 | |
JPH09167965A (ja) | 基準電圧発生回路 | |
US20130002466A1 (en) | Folded reference voltage flash adc and method thereof | |
JP3130007B2 (ja) | 逐次比較型a/dコンバータ回路 | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
JPS59133728A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |