JP2005310901A - 電子回路ユニット - Google Patents
電子回路ユニット Download PDFInfo
- Publication number
- JP2005310901A JP2005310901A JP2004123070A JP2004123070A JP2005310901A JP 2005310901 A JP2005310901 A JP 2005310901A JP 2004123070 A JP2004123070 A JP 2004123070A JP 2004123070 A JP2004123070 A JP 2004123070A JP 2005310901 A JP2005310901 A JP 2005310901A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- hole
- circuit board
- electronic circuit
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 カバーの位置決めが確実で、生産性が良く、且つ、半田フラックスによる半田付不良の生じない電子回路ユニットを提供する。
【解決手段】 本発明の電子回路ユニットにおいて、電子部品5が搭載されて所望の電子回路を形成した回路基板1には、上下方向に貫通する貫通孔1aが設けられ、この貫通孔1aには、カバー6の突片6cが掛け止めされて位置決めされると共に、貫通孔1aが接着剤7によって塞がれたため、カバー6の位置決めが容易、且つ、正確にできて、その組立性が良好となり、安価なものが得られると共に、貫通孔1aが接着剤7によって塞がれているため、カバー6の側壁6bを配線パターン2に半田付けした時の半田フラックスは、接着剤7によって回路基板1の下面側への流出が阻止されて、その結果、実装基板8に対する回路基板1の傾きが無く、端子部3と実装基板8間の半田付を確実にできる。
【選択図】 図2
【解決手段】 本発明の電子回路ユニットにおいて、電子部品5が搭載されて所望の電子回路を形成した回路基板1には、上下方向に貫通する貫通孔1aが設けられ、この貫通孔1aには、カバー6の突片6cが掛け止めされて位置決めされると共に、貫通孔1aが接着剤7によって塞がれたため、カバー6の位置決めが容易、且つ、正確にできて、その組立性が良好となり、安価なものが得られると共に、貫通孔1aが接着剤7によって塞がれているため、カバー6の側壁6bを配線パターン2に半田付けした時の半田フラックスは、接着剤7によって回路基板1の下面側への流出が阻止されて、その結果、実装基板8に対する回路基板1の傾きが無く、端子部3と実装基板8間の半田付を確実にできる。
【選択図】 図2
Description
本発明は携帯電話機等の電子機器に使用して好適な電子回路ユニットに関する。
従来の電子回路ユニットの図面を説明すると、図4は従来の電子回路ユニットの斜視図、図5は従来の電子回路ユニットの要部の拡大断面図であり、次に、従来の電子回路ユニットの構成を図4,図5に基づいて説明すると、複数枚が積層されて成る回路基板51は、上面に設けられた配線パターン52と、下面に設けられた端子部53と、配線パターン52と端子部53を接続する接続導体(スルーホール)54を有する。
また、配線パターン52上には、種々の電子部品55が搭載されて、所望の電子回路が形成されている。
金属板からなる箱形のカバー56は、上壁56aと、この上壁56aから下方に折り曲げられた4つの側壁56bを有し、このカバー56は、電子部品55を覆った状態で、側壁56bの下端が回路基板51の上面に載置され、側壁56bの下端部が配線パターン52に半田付けされている。
金属板からなる箱形のカバー56は、上壁56aと、この上壁56aから下方に折り曲げられた4つの側壁56bを有し、このカバー56は、電子部品55を覆った状態で、側壁56bの下端が回路基板51の上面に載置され、側壁56bの下端部が配線パターン52に半田付けされている。
このような構成を有する従来の電子回路ユニットは、図5に示すように、回路基板51の下面がマザー基板である実装基板57上に載置され、端子部53が実装基板57に設けられた導電パターン58に半田付けされて、電子回路ユニットが実装基板57に面実装されるようになっている。(例えば、特許文献1参照)
しかし、このような従来の電子回路ユニットにあっては、カバー56の側壁56bの下端部が回路基板51の上面に載置される構成であるため、回路基板51に対するカバー56の位置決め精度が悪く、カバー56の取付に位置決め治具を使用する必要が生じ、生産性が悪くなる。
また、これを解消するために、回路基板51に貫通孔を設け、カバー56の側壁56bから突出した突片を貫通孔に掛け止めして、カバー56の位置決めを行うものがあるが、この場合、カバー56の側壁56bを配線パターン52に半田付けした時、半田フラックスが貫通孔の内面を伝わって、回路基板51の下面側に流出して、回路基板51の下面から突出した半田フラックス部が生じ、その結果、実装基板57に対して回路基板51が傾き、端子部53と導電パターン58間の半田付性が悪くなる。
従来の電子回路ユニットにおいて、カバー56の側壁56bの下端部が回路基板51の上面に載置される構成のものにあっては、回路基板51に対するカバー56の位置決め精度が悪く、カバー56の取付に位置決め治具を使用する必要が生じ、生産性が悪くなるという問題がある。
また、回路基板51に貫通孔を設け、カバー56の側壁56bから突出した突片を貫通孔に掛け止めして、カバー56の位置決めを行うものにあっては、カバー56の側壁56bを配線パターン52に半田付けした時、半田フラックスが貫通孔の内面を伝わって、回路基板51の下面側に流出して、回路基板51の下面から突出した半田フラックス部が生じ、その結果、実装基板57に対して回路基板51が傾き、端子部53と導電パターン58間の半田付性が悪くなるという問題がある。
そこで、本発明はカバーの位置決めが確実で、生産性が良く、且つ、半田フラックスによる半田付不良の生じない電子回路ユニットを提供することを目的とする。
上記課題を解決するための第1の解決手段として、上面に配線パターンが形成され、前記配線パターンに電子部品が搭載されて所望の電子回路を形成した回路基板と、この回路基板の下面に形成され、前記回路基板の下面に配置される実装基板に接続される端子部と、前記電子部品を覆った状態で、前記配線パターンに半田付けされる箱形のカバーとを備え、前記回路基板は、上下方向に貫通する貫通孔を有すると共に、前記カバーは、上壁と、この上壁から折り曲げられた側壁と、この側壁から下方に突出する突片を有し、前記カバーは、前記突片が前記貫通孔内に位置して位置決めされると共に、前記貫通孔が接着剤によって塞がれた構成とした。
また、第2の解決手段として、前記突片が前記接着剤によって、前記貫通孔内で接着された構成とした。
また、第3の解決手段として、前記側壁の下端部のほぼ全周が前記配線パターンに半田付けされた構成とした。
また、第3の解決手段として、前記側壁の下端部のほぼ全周が前記配線パターンに半田付けされた構成とした。
本発明の電子回路ユニットは、上面に配線パターンが形成され、配線パターンに電子部品が搭載されて所望の電子回路を形成した回路基板と、この回路基板の下面に形成され、回路基板の下面に配置される実装基板に接続される端子部と、電子部品を覆った状態で、配線パターンに半田付けされる箱形のカバーとを備え、回路基板は、上下方向に貫通する貫通孔を有すると共に、カバーは、上壁と、この上壁から折り曲げられた側壁と、この側壁から下方に突出する突片を有し、カバーは、突片が貫通孔内に位置して位置決めされると共に、貫通孔が接着剤によって塞がれた構成とした。
このように、カバーの突片を回路基板の貫通孔に掛け止めすると、カバーの位置決めが容易、且つ、正確にできて、その組立性が良好となり、安価なものが得られると共に、貫通孔が接着剤によって塞がれているため、カバーの側壁を配線パターンに半田付けした時の半田フラックスは、接着剤によって回路基板の下面側への流出が阻止されて、その結果、実装基板に対する回路基板の傾きが無く、端子部と実装基板(導電パターン)間の半田付を確実にできる。
このように、カバーの突片を回路基板の貫通孔に掛け止めすると、カバーの位置決めが容易、且つ、正確にできて、その組立性が良好となり、安価なものが得られると共に、貫通孔が接着剤によって塞がれているため、カバーの側壁を配線パターンに半田付けした時の半田フラックスは、接着剤によって回路基板の下面側への流出が阻止されて、その結果、実装基板に対する回路基板の傾きが無く、端子部と実装基板(導電パターン)間の半田付を確実にできる。
また、突片が接着剤によって、貫通孔内で接着されたため、カバーの支持を確実にすることができる。
また、側壁の下端部のほぼ全周が配線パターンに半田付けされたため、カバーによるシールド効果の良好なものが得られる。
本発明の電子回路ユニットの図面を説明すると、図1は本発明の電子回路ユニットの平面図、図2は本発明の電子回路ユニットの一部断面正面図、図3は本発明の電子回路ユニットの要部の拡大断面図である。
次に、本発明の電子回路ユニットの構成を図1〜図3に基づいて説明すると、1枚、或いは複数枚が積層されて成る回路基板1は、上下方向に貫通する複数個の貫通孔1aを有すると共に、上面に設けられた配線パターン2と、下面に設けられた端子部3と、配線パターン2と端子部3を接続する接続導体(スルーホール)4を有する。
また、配線パターン2は、回路基板1の外周部近傍に設けられた環状のアース用パターン2aと、このアース用配線パターンの2aの内側に設けられた配線用パターン2bを有し、配線用パターン2b上には、種々の電子部品5が搭載されて、所望の電子回路が形成されている。
金属板からなる箱形のカバー6は、上壁6aと、この上壁6aから下方に折り曲げられた4つの側壁6bと、この側壁6bの下端から下方に突出する複数の突片6cを有し、このカバー6は、突片6cが貫通孔1aに掛け止めされて、位置決めされると共に、電子部品5を覆った状態で、側壁6bの下端が回路基板1の上面に載置され、側壁6bの下端部が配線パターン2(アース用パターン2a)に半田付けされて、カバー6のほぼ全周が半田付けされている。
また、貫通孔1a内には、接着剤7が設けられて、この接着剤7は、貫通孔1aを塞いだ状態となり、これによって、側壁6bとアース用パターン2aを半田付けした時の半田フラックスが回路基板1の下面側に流出するのを防止されると共に、この接着剤7によって、突片6cが貫通孔1a内で接着され、カバー6の支持を確実にしている。
そして、回路基板1へのカバー6の取付は、アースパターン2a上にクリーム半田を設けると共に、貫通孔1内に接着剤7を設け、この状態で、回路基板1上にカバー6を被せて、貫通孔1a内に突片6cを挿入すると共に、側壁6bの下端をクリーム半田上に載置する。
この時、カバー6は、突片6cによって位置決めされると共に、クリーム半田と接着剤7によって支持され、この状態でリフロー炉内に搬送し、クリーム半田を溶かして、配線パターン2とカバー6を半田付けすると共に、接着剤7を乾燥するようになっている。
従って、クリーム半田が溶けた際に発生する半田フラックスは、貫通孔1を塞いだ接着剤7によって、回路基板1の下面側への流出が防止されるようになる。
従って、クリーム半田が溶けた際に発生する半田フラックスは、貫通孔1を塞いだ接着剤7によって、回路基板1の下面側への流出が防止されるようになる。
なお、貫通孔1a内への接着剤7の形成は、突片6cに接着剤7を付着させた状態で、貫通孔1a内に挿入したり、或いは、貫通孔1aへのカバー6の突片6cの挿入後でも良く、要は、半田付の前において、接着剤7が貫通孔1孔に設けられれば良い。
このような構成を有する本発明の電子回路ユニットは、図2に示すように、回路基板1の下面がマザー基板である実装基板8上に載置され、端子部3が実装基板8に設けられた導電パターン9に半田付けされて、電子回路ユニットが実装基板8に面実装されるようになっている。
この時、回路基板1の下面には、下面から突出した半田フラックス部が存在せず、従って、実装基板8に対して回路基板1の傾きが無く、端子部3と導電パターン9間の半田付を確実にできる。
1:回路基板
1a:貫通孔
2:配線パターン
2a:アース用パターン
2b:配線用パターン
3:端子部
4:接続導体
5:電子部品
6:カバー
6a:上壁
6b:側壁
6c:突片
7:接着剤
8:実装基板
9:導電パターン
1a:貫通孔
2:配線パターン
2a:アース用パターン
2b:配線用パターン
3:端子部
4:接続導体
5:電子部品
6:カバー
6a:上壁
6b:側壁
6c:突片
7:接着剤
8:実装基板
9:導電パターン
Claims (3)
- 上面に配線パターンが形成され、前記配線パターンに電子部品が搭載されて所望の電子回路を形成した回路基板と、この回路基板の下面に形成され、前記回路基板の下面に配置される実装基板に接続される端子部と、前記電子部品を覆った状態で、前記配線パターンに半田付けされる箱形のカバーとを備え、前記回路基板は、上下方向に貫通する貫通孔を有すると共に、前記カバーは、上壁と、この上壁から折り曲げられた側壁と、この側壁から下方に突出する突片を有し、前記カバーは、前記突片が前記貫通孔内に位置して位置決めされると共に、前記貫通孔が接着剤によって塞がれたことを特徴とする電子回路ユニット。
- 前記突片が前記接着剤によって、前記貫通孔内で接着されたことを特徴とする請求項1記載の電子回路ユニット。
- 前記側壁の下端部のほぼ全周が前記配線パターンに半田付けされたことを特徴とする請求項1、又は2記載の電子回路ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123070A JP2005310901A (ja) | 2004-04-19 | 2004-04-19 | 電子回路ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123070A JP2005310901A (ja) | 2004-04-19 | 2004-04-19 | 電子回路ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005310901A true JP2005310901A (ja) | 2005-11-04 |
Family
ID=35439343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123070A Withdrawn JP2005310901A (ja) | 2004-04-19 | 2004-04-19 | 電子回路ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005310901A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044932A (ja) * | 2009-08-21 | 2011-03-03 | Daishinku Corp | 恒温槽型圧電発振器 |
-
2004
- 2004-04-19 JP JP2004123070A patent/JP2005310901A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044932A (ja) * | 2009-08-21 | 2011-03-03 | Daishinku Corp | 恒温槽型圧電発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4433058B2 (ja) | 電子装置及びその製造方法 | |
JP4556214B2 (ja) | 表面実装用ラグ端子のプリント基板への取り付け構造及びその取り付け方法 | |
EP0957665B1 (en) | Electronic device | |
JP2011070895A (ja) | 基板用コネクタ | |
JP2005310901A (ja) | 電子回路ユニット | |
JP2009158586A (ja) | 高周波回路ユニット | |
US9414492B2 (en) | Printed wiring board and electric tool switch provided therewith | |
JP5030707B2 (ja) | 接続端子 | |
JP2005294632A (ja) | 表面実装素子の半田付け構造 | |
JP3941593B2 (ja) | 印刷配線板の金具取付構造 | |
JP2006041059A (ja) | 電極端子の固定構造およびその固定方法 | |
JP2008198887A (ja) | シールドケース搭載構造とシールドケース取り付け方法 | |
JP2007096064A (ja) | 面実装型電子回路ユニットの取付方法、及びそれに使用される面実装型電子回路ユニット | |
JP2005158912A (ja) | 回路基板 | |
JP2005303159A (ja) | 携帯電子機器 | |
JP2007073227A (ja) | コネクタ | |
JP2007299998A (ja) | 高周波ユニットの製造方法、及びその方法によって製造された高周波ユニット | |
JP2005045110A (ja) | リフロー半田付け行程における電子部品の位置決め構造 | |
JP2006179523A (ja) | 高周波モジュール | |
KR100722498B1 (ko) | 인쇄회로기판 연결구조 | |
JP2007258404A (ja) | シールドケース搭載基板とその製造方法 | |
JP2005116635A (ja) | 高周波ユニットの端子構造 | |
KR200408838Y1 (ko) | 인쇄회로기판 | |
JP2011192668A (ja) | 電子回路ユニット | |
JP2019125697A (ja) | 電子回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |