JP2005294405A

JP2005294405A - 集積回路モジュール

Info

Publication number: JP2005294405A
Application number: JP2004104863A
Authority: JP
Inventors: Koji Nishi; 康二西; Sosaku Sawada; 宗作澤田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2005-10-20

Abstract

【課題】回路基板の上下両面に設けられたパッド部の特性インピーダンスを回路基板の信号線の特性インピーダンスより低くすることで、リード付近の高周波数信号の反射を減少させて、入出力信号の損失を少なくする集積回路モジュールを提供する。
【解決手段】集積回路モジュールは、各種デバイスが実装された回路基板１と、回路基板１の上面及び下面に設けられたパッド部２ａ及び２ｂに接合して回路基板１を挟持するクリップ部１１及びクリップ部１１から延出したリード部１２からなるクリップリード１０とを備えている。回路基板１の上面及び下面に設けられたパッド部２ａ及び２ｂの幅を回路基板１の比誘電率ε_rに応じて調整し、回路基板１に設けられた信号線３の幅のおよそ２〜４倍に設定する。
【選択図】図１

Description

本発明は、集積回路モジュール、より詳細には、回路基板の信号出力リードの構造に関し、特に、無線通信の信号増幅を行うためのパワーアンプモジュールに適用可能なクリップリード付き集積回路モジュールに関する。

従来、例えば、携帯電話基地局（２ＧＨｚ付近）や無線ＬＡＮ（５ＧＨｚ付近）で使用されるパワーアンプモジュールは、回路基板にクリップ状のリードを挟み込んだ構造を採用している。このようなクリップリードを備えた集積回路モジュールに関して、例えば、特許文献１及び特許文献２には、クリップ端子と回路基板との接合方法について開示されている。また、特許文献３には、回路基板の周縁にクリップ状に形成されたＬ字型の挟持部を備えたものが開示されている。
特開２００３−０４５５１６号公報特開２００２−１０８２３２号公報特開平０９−３０７２０２号公報

しかしながら、上記特許文献１〜３に記載の発明では、使用する周波数が高くなるに従って、信号の波長に対するリード付近の長さの割合が大きくなることにより、特性インピーダンスの高いリード付近の影響が大きくなり、入出力信号の反射が大きくなることで損失が増加するという問題がある。このリード付近の信号反射は主に、リード部分、リード部分を接合するパッド部分で発生する。この原因について以下に説明する。

通常、パワーアンプモジュールでは、半導体チップ等の部品を実装する回路基板下側に放熱板が装着されるため、モジュール内の半導体チップ等の部品を実装している面と、モジュールを実装する外部基板面との間に段差が生じ、この段差をクリップリードにより繋ぐ構造となっている。また、クリップリード自体にも必要な板厚、寸法（クリップ寸法）などの制限がある。このような構造上の制約によって、リード部分が空中に浮いた状態となるために、ＧＮＤ（接地）等との結合により、特性インピーダンスの高い線路を形成することになる。そして、この空中に浮いたリード部分の長さの波長に対する割合が、周波数が高くなるに従って大きくなるため、信号の反射が増加する。

また、回路基板をクリップリードで挟み込む都合上、基板の上下面にクリップ接合するためのパッド部分を設ける必要があり、このパッド部分は基板の上下面両方にあるため、基板内の信号線路に使用するマイクロストリップラインのように、ＧＮＤ等との結合を十分に行うことができず、上記と同様に特性インピーダンスの高い線路となる。従って、このパッド部分についても周波数が低いうちは影響が少ないが、周波数が高くなり波長が短くなると、信号の反射が増加する。

上記のように、パワーアンプモジュール等に用いるクリップリードを備えた集積回路モジュールでは、周波数の低いうちは影響が少ないが、周波数が高くなり波長が短くなると、リード付近の長さの波長に対する割合が大きくなり、これに伴って、リード付近において信号反射が増加することになる。

本発明は、上述のごとき実情に鑑みてなされたものであり、回路基板の上下両面に設けられたパッド部について、パッド部を構成するパッド、ＧＮＤ等により回路基板の信号線より特性インピーダンスを低くなるように構成し、さらに、詳しくはパッド部の幅をその回路基板の信号線幅より大きくすることにより、リード付近の特性インピーダンスを整合させることで、高周波数信号の反射を減少させて、入出力信号の損失を少なくする集積回路モジュールを提供すること、を目的としてなされたものである。

本発明の集積回路モジュールは、各種デバイスが実装された回路基板と、回路基板の上面及び下面に設けられたパッド部に接合して回路基板を挟持するクリップ部及びクリップ部から延出したリード部からなるクリップリードとを備えた集積回路モジュールであって、回路基板の上面及び下面に設けられたパッド部の特性インピーダンスが回路基板の信号線の特性インピーダンスより低いことを特徴としたものである。

回路基板の上下両面に設けられたパッド部の特性インピーダンスをその回路基板の信号線の特性インピーダンスより低くすることにより、上下のパッド部間のキャパシタンスを大きくし、リード付近全体で見た時の特性インピーダンスを整合させ、これによりリード付近の高周波数信号の反射を減少させて、入出力信号の損失を少なくすることができる。

図１は、本発明の一実施形態に係る集積回路モジュールの構造の一例を示す図である。図１（Ａ）はクリップリードを接合した状態の集積回路モジュールの正面図で、図１（Ｂ）は図１（Ａ）に示すＡ部のクリップリード接合前における概要を示す部分斜視図である。図中、１は各種デバイスが実装された回路基板、２ａ及び２ｂは回路基板１の上下面に設けられたパッド部、３は回路基板１の信号線、１０はクリップリードを示す。

クリップリード１０は、回路基板１の上下面のエッジ部に形成されているパッド部２ａ及び２ｂに接続するもので、回路基板１を挟持するクリップ部１１，クリップ部１１から延出したリード部１２から構成されている。尚、以下の各実施形態においてパワーアンプモジュールを代表例として説明するものとするが、これに限定されるものでなく、本発明はクリップリードを備える集積回路モジュール全般に適用することができる。

図１（Ａ）及び（Ｂ）において、クリップリード１０は、クリップ部１１がパッド部２ａ及び２ｂに接合され、回路基板１を挟持した状態で固定される。この際、リード部１２は、回路基板１の基板面に対して平行方向あるいは斜め下向きに引き出される。このとき、リード部１２の回路基板１の基板面に対する角度は、回路基板１のデバイス実装面と、集積回路モジュールを実装する外部基板面（図示せず）との間に生じる段差に応じて、モジュール毎に適切に決定されるが、本実施形態のパワーアンプモジュールの場合、回路基板１の基板面に対して約０〜５０°の範囲で設定できるものとする。

図２は、図１に示したクリップリード１０付近をモデル化した例を示す概略斜視図である。図２（Ａ）はクリップリード１０付近を斜め上方から見た構造を示し、図２（Ｂ）はクリップリード１０付近を斜め下方から見た構造を示し、図中、４は回路基板１の放熱板、５は回路基板１とクリップリード１０を介して接続される外部基板、６は外部基板５上の回路、７はＡｌ等の金属からなる放熱基板である。パッド部２ａには図示しない回路基板１の信号線が接続される。尚、図２（Ｂ）は放熱基板７を取り外した状態のクリップリード１０付近の構造を示している。図２（Ａ）及び（Ｂ）に示すクリップリード１０付近のモデルは、図１に示したリードパッド（パッド部２ａ及び２ｂ）部分から外部基板までを含むクリップリード付近の構造を、後述するシミュレーションを行うためにモデル化したものである。

図２（Ａ）及び（Ｂ）に示すシミュレーションモデルの具体的な構成例を以下に示す。
回路基板１は、材質：ＢＴレジン，比誘電率（ε_r）：４.１，サイズ：５.０×２.０×０.５４ｍｍ、信号線（ライン）幅１.１ｍｍ（特性インピーダンス５０Ω）、外部基板５は、材質：ＦＲ-４，比誘電率（ε_r）：４.６，サイズ：５.０×１.５×０.４２ｍｍ、放熱板４は、材質：Ｃｕ，厚み：０.７ｍｍ、パッド部２ａ及び２ｂは、材質：Ｃｕ，厚さ：４３μｍ、回路６は、材質：Ａｕ，厚さ：２μｍ（特性インピーダンス５０Ω）、クリップリード１０は、材質：Ｃｕ，厚さ：０.２７ｍｍ，幅：０.５ｍｍ（リード部１２）である。尚、パワーアンプモジュールの場合、一般的に発熱が大きいため、Ａｌ等の金属からなる放熱基板７上に実装された状態でシミュレーションを行うものとする。

図３は、図２に示したシミュレーションモデルに各種変数を設定した状態を示す図で、図中、Ｗ_１，Ｗ_２，Ｌ_１，Ｌ_２，ｄは変数で、Ｗ_１はパッド部２ａ及び２ｂの幅（以下、パッド幅）、Ｗ_２はクリップリード１０のリード部１２の幅（以下、リード幅）、Ｌ_１はクリップリード１０のクリップ部１１の長さ（以下、クリップ長さ）、Ｌ_２はパッド部２ａ及び２ｂの長さ（以下、パッド長さ）、ｄは回路基板１の厚さ（以下、基板厚）を示す。尚、パッド幅Ｗ_１の初期値１.１ｍｍ、リード幅Ｗ_２の初期値０.５ｍｍ、クリップ長さＬ_１の初期値１.３５ｍｍ、パッド長さＬ_２の初期値１.４５ｍｍ、基板厚ｄの初期値０.５４ｍｍとする。

上記のように構成したシミュレーションモデルに基づいて、図３に示すパッド幅Ｗ_１を変化させた場合のクリップリード付近の電気入力信号の反射特性（Ｓ１１）を、１〜８ＧＨｚの周波数範囲で１ＧＨｚ毎に測定し、その測定結果を後述の図４に示す。尚、無線ＬＡＮの環境を想定して、５ＧＨｚ付近において−２０ｄＢ以下を目標値とした。また、電気信号の入力と出力は、回路基板１上のパッド部２ａ（回路）から電気信号を入力し、クリップリード１０を介して外部基板５上の回路６に電気信号を出力する。

図４は、パッド幅Ｗ_１を変えてシミュレーションを行った結果の反射特性の一例を示す図である。図４（Ａ）は５ＧＨｚ帯においてパッド幅Ｗ_１を変化させたときの反射特性を示し、図４（Ｂ）はパッド幅Ｗ_１に初期値と最適値を設定して周波数を変化させたときのそれぞれの反射特性を示す。

図４（Ａ）において、従来の実施形態では、パッド幅Ｗ_１を回路基板１の信号線幅（約１.１ｍｍ以下）に合わせていたため、本シミュレーションでは、この値（１.１ｍｍ）をパッド幅Ｗ_１の初期値とし、この初期値（１.１ｍｍ）からパッド幅Ｗ_１を大きくしていったときの反射特性の変化について検討した。
その結果、パッド幅Ｗ_１が約２.９ｍｍとなったときに、反射レベルが最小値（約−３３ｄＢ）を示し、反射特性が最もよくなった。初期状態（約−１７ｄＢ）から比べて約１５ｄＢ程度の信号反射の減少を確認することができた。

図４（Ｂ）において、パッド幅Ｗ_１に初期値（１.１ｍｍ）と最適値（２.９ｍｍ）を設定したときに、１〜８ＧＨｚで周波数帯を変化させてそれぞれの反射特性の変化について検討した。図中、１３はＷ_１＝１.１ｍｍの反射特性、１４はＷ_１＝２.９ｍｍの反射特性を示す。
その結果、パッド幅Ｗ_１を回路基板１の信号線３の幅よりも大きくすることにより、特定の周波数（本例では５ＧＨｚ帯）だけでなく、広い周波数帯域にわたって特性が改善されていることが確認できた。

更に、上記基板厚ｄ，クリップ長さＬ_１，パッド長さＬ_２，リード幅Ｗ_２、及び回路基板１の材質（すなわち、比誘電率ε_r）の影響を調べるために、図３に示したクリップリード１０付近のシミュレーションモデルに基づいて、上記基板厚ｄ，クリップ長さＬ_１，パッド長さＬ_２，リード幅Ｗ_２、及び比誘電率ε_rを変えてシミュレーションを実施した。そのシミュレーションの詳細について以下の図５乃至図７に基づいて説明する。

（比誘電率ε_rによる反射特性）
図５は、回路基板１の比誘電率ε_rを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、２１は比誘電率ε_r＝４.１（初期値）の反射特性、２２は比誘電率ε_r＝６.０の反射特性、２３は比誘電率ε_r＝８.０の反射特性、２４は比誘電率ε_r＝１０.０の反射特性を示す。尚、本例では、各比誘電率ε_rに対してパッド幅Ｗ_１＝１.１ｍｍを初期値として変化させた。その他のモデル構成は、図３に示した構成と同様とする。また、他の変数については、基板厚ｄ＝０.５４ｍｍ，クリップ長さＬ_１＝１.３５ｍｍ，パッド長さＬ_２＝１.４５ｍｍ，リード幅Ｗ_２＝０.５ｍｍとした。

図５に示すように、パッド幅Ｗ_１の最適値（反射レベルが最小値を示す値）は回路基板１の比誘電率ε_rによって影響される。すなわち、比誘電率ε_rを高くするに従い、パッド幅Ｗ_１を小さくすることで反射レベルをより低減できる。本例において、反射特性２１（ε_r＝４.１）ではパッド幅Ｗ_１の最適値は約２.９ｍｍ、反射特性２２（ε_r＝６.０）ではパッド幅Ｗ_１の最適値は約２.３ｍｍ、反射特性２３（ε_r＝８.０）ではパッド幅Ｗ_１の最適値は約１.９ｍｍ、反射特性２４（ε_r＝１０.０）ではパッド幅Ｗ_１の最適値は約１.５ｍｍを示している。

回路基板１の信号線（マイクロストリップライン）３の幅は、特性インピーダンスを５０Ωとすると、ε_r＝４.１では約１.０４５ｍｍ、ε_r＝６.０では約０.７７０ｍｍ、ε_r＝８.０では約０.５９５ｍｍ、ε_r＝１０.０では約０.４８０ｍｍとなるため、上記パッド幅Ｗ_１の最適値は、各比誘電率ε_rにおいて上記信号線３の幅のおよそ２.０〜４.０倍の範囲に収まることがわかる。従って、パッド幅Ｗ_１を信号線３の幅のおよそ２〜４倍の範囲に収めるように設定することにより、より効果的に反射レベルを低減することができる。

（基板厚ｄによる反射特性）
図６は、基板厚ｄを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、３１はｄ＝０.５４ｍｍ（初期値）の反射特性、３２はｄ＝０.４５ｍｍの反射特性、３３はｄ＝０.３５ｍｍの反射特性を示す。尚、本例では、各基板厚ｄに対してパッド幅Ｗ_１＝１.１ｍｍを初期値として変化させた。その他のモデル構成は、図３に示した構成と同様とする。また、他の変数については、クリップ長さＬ_１＝１.３５ｍｍ，パッド長さＬ_２＝１.４５ｍｍ，リード幅Ｗ_２＝０.５ｍｍ，比誘電率ε_r＝４.１とした。

図６に示すように、パッド幅Ｗ_１の最適値（反射レベルが最小値を示す値）は基板厚ｄによって影響される。すなわち、基板厚ｄを小さくするに従い、パッド幅Ｗ_１を小さくすることで反射レベルをより低減できる。本例において、反射特性３１（ｄ＝０.５４ｍｍ）ではパッド幅Ｗ_１の最適値は約２.９ｍｍ、反射特性３２（ｄ＝０.４５ｍｍ）及び反射特性３３（ｄ＝０.３５ｍｍ）ではパッド幅Ｗ_１の最適値は約２.７ｍｍを示している。

（クリップ長さＬ_１，パッド長さＬ_２，リード幅Ｗ_２による反射特性）
図７は、クリップ長さＬ_１，パッド長さＬ_２，リード幅Ｗ_２をそれぞれ変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、４１は初期状態（クリップ長さＬ_１＝１.３５ｍｍ，パッド長さＬ_２＝１.４５ｍｍ，リード幅Ｗ_２＝０.５ｍｍ）の反射特性、４２はクリップ長さＬ_１＝１.０ｍｍにしたときの反射特性、４３はパッド長さＬ_２＝１.３５ｍｍにしたときの反射特性、４４はリード幅Ｗ_２＝０.３ｍｍにしたときの反射特性を示す。尚、本例では、クリップ長さＬ_１（１.３５ｍｍ→１.０ｍｍ）、パッド長さＬ_２（１.４５ｍｍ→１.３５ｍｍ）、リード幅Ｗ_２（０.５ｍｍ→０.３ｍｍ）の変更に対してパッド幅Ｗ_１＝１.１ｍｍを初期値として変化させた。その他のモデル構成は、図３に示した構成と同様とする。また、比誘電率ε_r＝４.１とした。

上記シミュレーション結果から、クリップ長さＬ_１，パッド長さＬ_２，リード幅Ｗ_２をそれぞれ変更しても反射特性に大きな差異はないことが確認できた。

以上のシミュレーション結果から、パッド幅Ｗ_１を回路基板１の信号線３の幅のおよそ２〜４倍にすることで信号反射レベルを大幅に低減できることが確認できた。さらに、回路基板１の比誘電率ε_rや基板厚ｄの影響を受けるため、比誘電率が高くなるに従って、パッド幅をより小さくしたほうが好ましく、さらには、基板厚ｄが小さくなるに従って、パッド幅Ｗ_１をより小さくしたほうが信号反射レベルを低減できることが確認できた。

ここで、特性インピーダンスは、電流が流れるラインの単位長さあたりのインダクタンスと、キャパシタンスの比で、下記の式（１）で近似計算される。

ここで、クリップリード１０付近における電流経路のキャパシタンスについて考える。
回路基板１の信号線３の幅と同じ幅のパッド部２ａ及び２ｂを上下面に設けた場合、クリップリード１０とＧＮＤ等との結合が少なく、クリップリード１０付近において特性インピーダンスが高い線路となっている。

一方、パッド幅Ｗ_１を回路基板１の信号線３の幅より大きくした場合、パッド部２ａとパッド部２ｂ間の容量（キャパシタンス）が大きくなり、その結果、パッド部の特性インピーダンスが下がることで、リード付近全体で見た場合、特性インピーダンスの高いリード部と相殺され、回路基板１の信号ライン（電流経路）が持つ特性インピーダンスの値に近くなり、これにより信号反射（Ｓ１１）が低減される。

本発明によると、回路基板の上下両面に設けられたパッド部の幅をその回路基板の信号線幅より大きくすることにより、上下パッド部間のキャパシタンスを大きくし、これにより特性インピーダンスが低くなることで高周波信号の反射を減らして、入出力信号の損失を減少させることができる。
また、パッド部の幅の調整のみで特性を改善することができるため、配線の混み合ったモジュールでも簡単且つ低コストで実施することができる。

尚、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。

本発明の一実施形態に係る集積回路モジュールの構造の一例を示す図である。図１に示したクリップリード付近をモデル化した例を示す概略斜視図である。図２に示したシミュレーションモデルに各種変数を設定した状態を示す図である。パッド幅を変えてシミュレーションを行った結果の反射特性の一例を示す図である。回路基板の比誘電率を変えてシミュレーションを行った結果の反射特性の一例を示す図である。基板厚を変えてシミュレーションを行った結果の反射特性の一例を示す図である。クリップ長さ，パッド長さ，リード幅をそれぞれ変えてシミュレーションを行った結果の反射特性の一例を示す図である。

符号の説明

１…回路基板、２ａ，２ｂ…パッド部、３…信号線、４…放熱板、５…外部基板、６…回路、７…放熱基板、１０…クリップリード、１１…クリップ部、１２…リード部、１３，１４，２１,２２,２３,２４，３１，３２，３３，４１，４２，４３，４４…反射特性。

Claims

回路基板とクリップリードとを有する集積回路モジュールであって、
前記回路基板は信号線と該回路基板の第一の面及び第二の面にパッド部とを有し、
前記クリップリードはクリップ部とリード部とを含み、前記クリップ部は前記パッド部に接合して前記回路基板を挟持し、前記リード部は前記クリップ部から延出している、集積回路モジュールにおいて、
前記パッド部の特性インピーダンスが前記信号線の特性インピーダンスよりも低いことを特徴とする集積回路モジュール。
前記パッド部の幅が前記信号線の幅より大きいことを特徴とする請求項１に記載の集積回路モジュール。
前記パッド部の幅は前記信号線の幅の２ないし４倍であることを特徴とする請求項２に記載の集積回路モジュール。