JP2005287068A - 画像記録チップ用の画像セル - Google Patents

Abstract

【課題】 特定の範囲内で選択可能な特性曲線を有する入力信号における高ダイナミックレンジを、出力信号におけるダイナミックレンジに投影する多数の画像セルを有する画像記録チップを提供する。
【解決手段】 画像記録チップが、２次元アレイの形に配置された多数の画像セルを有する。前記画像セルが、電界効果形トランジスタと読み出しロジックを有する。入力信号における高ダイナミックレシオを出力信号におけ低ダイナミックレシオにするために、各画像セルが、第１のＭＯＳトランジスタの一方の電極と第２のＭＯＳトランジスタのゲートに接続されており、前記第１のＭＯＳトランジスタの他方の電極が、電源の１つの極に接続されている。
【選択図】 図１

Description

本発明は、２次元アレイとして配置された多数の画像セルと読み出しロジックとを有する画像記録チップに関する。

自然の光景は、場合よっては、1,000,000:1より大きい照射強度のダイナミックレンジを有している。この種類の光景を画像記録装置を用いて同時に画像化するためには、信号処理連鎖の各要素、即ち、センサ素子、読み出し論理、ならびに必要ならば、画像を画像処理装置に読み込むためにその後に接続されるＡ／Ｄコンバータは、１２０ｄＢのダイナミックレンジを持つ必要があるだろう。この種のダイナミックレンジは、特別の半導体ダイオード又は離散Ａ／Ｄコンバータなどの個別の構成部品により達成可能であるが、ダイナミックレンジ１２０ｄＢを有する素子は、デジタルＣＭＯＳ処理に組み込むのには適していない。他方、ほとんど全ての動力学が、デジタル“側”で、即ち、それぞれのハードウェアの複雑さを伴うその後に接続された画像処理装置で、達成することが可能である。

光感受性素子が、発生信号が全て対数的に変換されるホトダイオード又はＭＯＳトランジスタである画像記録チップが、米国特許第４，９７３，８３３号に提案されている。電荷結合素子（ＣＣＤ）が、光感受性素子からの信号の記憶又は伝送に利用されている。

しかし、該米国特許第４，９７３，８３３号から公知の画像記録チップは、入力信号におけるダイナミックレンジを制御不可能であり、該米国特許第４，９７３，８３３号明細書に記述されている画像記録装置の場合は、むしろ、入力信号におけるダイナミックレンジは、“対数的に”定義されている。さらに、画像データの直接かつ非破壊性の読み出しは不可能である。

ＥＰ０３９０２０５Ａ２には、電荷を電圧に変換する際の高度の増幅に特徴がある電気回路が記載されている。この回路は、電荷結合素子類（ＣＣＤ類）において広く用いられている。ＥＰ０３９０２０５Ａ２に記載されているこの回路においては、出力信号の圧縮を制御することもできない。ＥＰ０３９０２０５Ａ２による増幅回路によれば、小さい電荷に対する高度の増幅が可能になるが、増幅率を制御することができず、高い電荷により、すぐにその限度に達してしまう。

米国特許第４，４７３，８３６号は、ＭＯＳ電界効果形トランジスタが光感受性素子である画像記録チップを提案している。ＭＯＳ電界効果形トランジスタのゲート電極は、浮動光感受性拡散領域に電気的に結合され、入力信号における高ダイナミックレンジを出力信号における低ダイナミックレンジに低減させる画像セルをつくっている。このセルにより、さらに、同じＭＯＳ法で製造された従来の回路により、更なる信号処理が可能になる。なぜならば、非常に大幅に低減されたダイナミックレンジの要請がこれらの部品にはなされているからである。

しかし、米国特許第４，４７３，８３６号から公知の画像記録チップには、いくつかの欠点がある。

一つは、入力信号におけるダイナミックレンジの出力信号におけるダイナミックレンジへの投影は、ただ近似的に対数的に生じるのみであり、特性曲線の正確なコースは、製造パラメータに大きく依存している。初めは、対数的な特性曲線が、“ルート特性曲線”に変化する。さらに、デジタルＣＭＯＳ−ＶＬＳＩ回路の電源電圧とは両立不可能な電源電圧を必要とする。

さらに、初めは対数的な信号圧縮を有する公知の画像記録装置は、処理パラメータの変動に対する許容度がないため、アレイ配列用に製造されておらず、即ち特別な方法を用いて製造されねばならない。
米国特許第４，９７３，８３３号 ＥＰ０３９０２０５Ａ２ 米国特許第４，４７３，８３６号

本発明の目的は、特定の範囲内で選択可能な特性曲線を有する入力信号における高ダイナミックレンジ（ダイナミックス、ダイナミックレシオ）を、出力信号におけるダイナミックレンジ（ダイナミックス、ダイナミックレシオ）に投影する多数の画像セルを有する画像記録チップを提供することである。

本発明の解決手段を例示すると、各請求項に記載の画像記録チップである。

発明の実施の形態

本発明においては、入力信号における高ダイナミックレンジを出力信号における低ダイナミックレンジに低減させるために、各画像セルの光感受性素子は、第１のＭＯＳトランジスタの一方の電極と第２のＭＯＳトランジスタのゲートに接続されている。第１のＭＯＳトランジスタの他方の電極は、電源電圧源の極に接続されている。

第１のＭＯＳトランジスタの一つの電極が、ソース電極であり、他方の電極がドレン電極であれば好ましい。

本発明で用いる画像セルは、特に、好適な制御電圧を第１のＭＯＳトランジスタのゲート電極に印加することにより、特定の範囲に設定可能な「照明強度、即ち照射強度／出力信号」特性曲線を有している。この制御電圧により、入力信号におけるダイナミックレンジの圧縮の制御が可能になる。

特に、第１のＭＯＳトランジスタのドレン電極及びゲートが、短絡され、固定された電位が印加されるならば、画像データのラジオメトリック的に明確な評価を可能にする正確な対数的特性出力曲線が、７デケードより大きい範囲にわたって生じる。

本発明の画像セルは、そのほかに、さらに多くの利点を有する。

例えば、画像セル及び画像センサは、頂部で接触可能な電極のみを介して電位をひきだすための、“接合”としての役目を果たす不活性化されたチップ上のセンサ素子としての細胞培養（Ｚｅｌｌｋｕｌｔｕｒｅｎ）を育成することなどの、ほとんどいかなる方法を用いても製造できる。

センサ素子としての結合ショットキーダイオードも、特に、赤外線領域で可能である。さらに、電磁波に感受性を有するダイオード（特に光感受性ダイオード）も、センサ素子として考えてよい。

可視スペクトル範囲のための画像センサとして好ましい別の好ましい態様においては、光感受性素子は、前記第１のＭＯＳトランジスタの前記一方の電極である。

特にこの場合は、本発明の画像センサは、2つの金属層と1つのポリシリコン層を用いた方法などの、デジタル回路用の標準のＣＭＯＳ法、ならびに２μｍｎ−もしくはｐ−トラフ法又は１．２μｍｐ−もしくはｎ−トラフ法（そしてさらにより小さいチャンネル幅でも）で実現してよい。本発明の画像センサは、そのとき、標準のＣＭＯＳ電源レベルで作動させてもよい。

本発明の装置によれば、画像データは、画像データの破壊なしに、読み出すことができる。したがって、読み出しロジックは、個別の画像セルにランダムにアクセスできるように設計してよい。このことは、記録された画像が、画像処理装置でさらに処理される場合に特に有利である。なぜならば、あるシーンをチェックするために画像セルの一部を読み出すだけで十分ということがしばしばあるからである。この場合、次に接続された画像処理装置が、バス及び読み出しロジックを介してランダムにアクセス可能なセルの読み出しを制御することが好ましい。

さらに、各個別の画像セルが、又は各センサ素子が、無給電容量負荷、例えば、読み出しラインをトリガ可能にする好適な駆動装置を有することが好ましい。しかし、これらの駆動装置は、エネルギを節約し、熱雑音を低減するために、それぞれのセンサの環境を加熱しないように、アクセスのためにのみ活性化されてよい。

さらなる改良においては、第２のＭＯＳ−トランジスタは、ソースホロワとして設けられ、この目的のための読み出し増幅装置の一部である。この場合、装置は、２段階に設計されることが好ましい。

これにより、センサ素子が高入力インピーダンスにより充電されることなく、（ランダムな）アドレス指定に対する迅速な応答時間が得られる。第１の段階の好適なゼロ信号電流は、回路により、第２の（電力段階）のレベル制御が十分な速度で続くように強制される。このように、従来のセンサ構造に比べて、かなり低い電流消費のアレイが製造可能である。通常の値は、復号器を含む４０９６ピクセルサイズのアレイの場合１００ｍＷである。

さらに、“最悪の場合”でも、即ち照射強度＜１μＷ／ｃｍ^２の場合でも、ピクセル反復速度１ｋＨｚが可能である。

更なる改良においては、光感受性があるとは想定されない領域を覆う金属層が、回路に対する電源ラインとして利用されるが、これにより製造法が簡単になるのみではなく電圧供給も改善される。

本発明の好適な態様を、図面に基づき、以下に説明する。本明細書中でより詳細に説明されなかった発明の細部の開示については、発明の全体の思想の範囲又は精神を制限することなく、本図面が例示的に参照される。

図１は、２ｘ３の画像セルの部分、即ち画像記録アレイのセンサ素子１１．．．１３，２１．．．２３を描いたものである。図１の下部に示されているのは、デジタル入力のアナログマルチプレクサ３１、３２及び３３である。

図示された好ましい態様においては、各画像セル、即ち各センサ素子１１．．２３は、6つのＭＯＳトランジスタＭ１、Ｍ２、Ｍ２ａ、Ｍ３、Ｍ３ａ及びＭ４から構成され、それらは説明上例えばＰ−チャンネルエンハンスメント形トランジスタであってよい。各画像セル１１．．２３の光感受性素子は、第１のＭＯＳトランジスタＭ１のソース電極であり、それが、ソースホロワとして接続されている第２のＭＯＳトランジネタＭ２のゲートに接続される。第１のＭＯＳトランジスタＭ１のドレン電極は、電圧供給源の一方の極Ｖｓｓに接続される。

ソースホロワＭ２は、インピーダンス変換に利用され、良好な高周波数挙動を考慮して、センサ素子、図示の実施例においてはトランジスタＭ１、にすぐ隣接して組み込まれている。

ＭＯＳトランジスタＭ３は、“負荷”素子、即ち、ソースホロワＭ２用の負荷の役目をはたす。

もう一つのＭＯＳトランジスタＭ３ａもソースホロワとして接続されており、第２の増幅段階を構成する。ＭＯＳトランジスタＭ２ａは、この増幅段階用の負荷として利用されている。一方、出力トランジスタＭ４は、パワートランジスタとして接続されている。ＭＯＳトランジスタＭ２ａ及びＭ４は、読み出し過程でだけ切り替えられ、読み出されるべき横列を選択するための“ｒｏｗ＿ｓｅｌ”で示された制御ラインに、有効に低電位が印加され、読み出し過程中でのみ電力を引き出す。

読み出されるべき縦列の選択（ｃｏｌ＿ｓｅ１）は、アナログマルチプレクサ３１．．３３を介して起き、それらは、デジタル入力信号（ｃｏｌ＿ｓｅｌ）を介してトリガーされる。この回路部品の正確な設計については、図１が明示的に参照される。

図示された回路によれば、センサ素子の直接の低ノイズ増幅及び所望のアレイ領域の適合、即ち所望の読み出し時間が可能となる。

図１に描かれた回路において、ＭＯＳトランジスタの光活性ソース電極を除く全ての回路部品は、アルミニウム遮蔽により覆われ、これが同時にチップに電気（Ｖｓｓ）を供給し電圧供給を安定化し（フィルタコンデンサ！としての利用）、したがってより大きな集積密度を可能にする。

図２は、画像セル１１．．．２３の可能な現実化の一例である。トランジスタＭ１〜Ｍ６は、ｎ−トラフ中のｐ−チャンネルエンハンスメント形トランジスタであり、そのｎ−トラフには正電源電位Ｖｄｄ（５Ｖ）が印加されるが、その下の基板は、負の電源電位Ｖｓｓ（０Ｖ）に接触している。

したがって、ｐ−トラフ中のｎ−チャンネルエンハンスメントトランジスタ又はいくつかのトラフ中のＣＭＯＳトランジスタのみから成る画像セルも、勿論、占積率を犠牲にすれば実現可能である。

すでに述べたように、実際の光活性素子は、ＭＯＳトランジスタＭ１の“浮遊ソース”である。なぜならば、残余の回路は、アルミニウム遮蔽Ａ１に覆われ、これがそこに当たる放射粒子（図２のケースａ）が半導体材料に電荷キャリヤを発生させるのを防いでいる。

“浮遊ソース”は、光の作用によってｎ−トラフ中で発生し、拡散電流又は浮遊電流（後者はほんの無視できる程度であるが）により空間電荷領域に達する、あるいは直接空間電荷領域１で発生する“正孔”（図２のケースｃ及びｄ）を集める。ソース電極の表面に近い層で発生する電荷（ケースｂ）は、大部分“表面トラップ”により補足され、したがって、発生する光電流にはほとんど貢献しない。空間電荷領域２で発生する電荷は、トラフを介してそれぞれ基板から除去することができる。ソース電極の空間電荷領域で集められ、吸収された光エネルギーに正比例する電荷キャリヤのみが電位を上昇させるのに貢献するが、チャンネル内で反転層を形成するまでにはいたらない。何故ならば、５Ｖがｎ−トラフに印加されているのでソース電極は常に閾電圧より低いままであるからである。

従来の、一体に組み込まれた光検出器とは逆に、本発明により設計された画像セルにおいては、電荷は、“閾値下”電流としてチャンネルにより除去される。即ち、もし除去用トランジスタが正しい寸法であれば、例え可視光による照射が＜１０Ｗ／ｃｍ^２の範囲で生じていても、飽和は起こり得ない。

“閾値下”電流は、最終的には、ソース電位に影響するが、次の式から算出してよい:
I_ST ＝(K₁C_B)＊(KT/q)²＊e[q(φ_sS−2φ_F)/kT]＊(1−e^[(−qV _DS ^)/kT]) （１）
C_B ＝(K₂/[2(φ_sS−V_BS)]) （２）
φ_sS ＝V_GS−V_FB−V_O[1+2(V_GS−V_VB−V_BS)]^1/2 （３）
式中、K₁ ＝μ_neffW/Lであり、
M_{n_eff} =有効電子移動度
K₂ ＝qK_Sε_ON_Bであり、
K_S ＝Siの誘電率、
N_B ＝ドーパントの正味濃度、
C_B ＝ディプレッション領域（F/cm²）の容量、
k ＝ボルツマン定数
T ＝ケルビン温度
q ＝電気素量
φ_F2 ＝フェルミポテンシャル
φ_sS ＝ソースの表面電位
V_O ＝qK_Sε_ON_B/(C_O)²であり、
C_O ＝領域ノルム酸化物容量（F/cm²）
V_FB ＝フラットバンド電圧
V _DS ＝ドレンソース電圧
V_BS ＝バルクソース電圧
V_GS ＝ゲートソース電圧
式（１）中の第２の指数因数は、V_DS＞kT/qの場合は無視してよい。

図１に示されたセンサ素子の回路により、V_GS−V_BSは、V_Sには依存しない。即ち、定数である。したがって、式（３）中のφ_sSは、V_GSに直接依存することになる。その結果、もし式（２）中で、利用されればもう一つの定数になる。

式（１）における更新された使用により、I_STに対するV_Sの純粋に指数的依存性があること、即ち、光電流はソース電圧の対数に比例し、したがって、照射される光力に比例することが示される。現在までに公知の同様の構造（１）においては、ソースをゲートに接続する結果、式（２）及び（３）は、さらに平方根依存性を示すものとなる。

図３は、照射強度の関数として出力電圧（ｍＶ）の従属性を描くものであり、横軸は、任意の単位１０^Ｘで描かれている。図３は、７デケードの範囲に亘って、正確な線形一対線（ｌｉｎ−ｌｏｇ）変換が生じることを示している。

図４ａの上側のグラフは、横軸に描かれた照明強度の関数として本発明の画像セルの出力信号を示している。画像セル上の入射光の強度は、ｘ方向の各段階毎に倍になっている。対応する対数特性を有する画像セルの対応する出力信号は、ｙ軸上に任意の単位で描かれている。

図４ｂの上側のグラフは“線形の感受性”を有する従来の画像セルの対応する説明図である。

図４ａ及び４ｂの各々の下側に描かれているグラフは、８ビットのＡ／Ｄコンバータを用いたＡ／Ｄ変換が行われた場合の、各画像セルの分解可能なコントラストを示す。これらのグラフから明らかなように、本発明の画像セルの場合は、分解可能なコントラストは、照射強度コントラストに依存しないが、従来の画像セルの場合は、強度が増大するにつれて低下し、低い値に落ちていく。

本発明の画像セルは、光信号の正確な対数的圧縮が可能になり、したがって、特に、高度にダイナミックな光信号の投影に好適である。標準的なＣＭＯＳ法（ｐ−トラフと同様ｎ−トラフにも好適）で処理可能な画像セル中へのセンサ素子及び読み出し増幅器の一体化により、このセンサ素子に、一体化したデジタル画像処理を用いてＸＹ画像センサを構築する資格が与えられる。

しかし、本発明の画像セルは、“独立型素子”としても好適であり、例えば、光波伝導体用の中継器に用いる光感受性素子としてもよい。

本発明の画像記録アレイの一部である。 画像セルの断面である。 好ましい態様を用いて得られる測定結果である。 本発明のセンサと“線形の感受性”を有する従来のセンサとの比較である。 本発明のセンサと“線形の感受性”を有する従来のセンサとの比較である。

Claims (2)

1. ２次元アレイの形に配置された多数の画像セルを有し、かつ、読み出しロジックを有する画像記録チップであって、入力信号の高ダイナミックスを出力信号の低ダイナミックスにするために、各画像セル（１１..２３）の光感受性素子は、第１のＭＯＳトランジスタ（Ｍ１）の１つの電極と第２のＭＯＳトランジスタ（Ｍ２）のゲート間に接続されており、前記入力信号の高ダイナミックスの圧縮を制御するために、前記第１のＭＯＳトランジスタ（Ｍ１）のゲートに制御電圧が印加される構成にし、前記第１のＭＯＳトランジスタ（Ｍ１）の他の電極が、電源に接続されており、出力信号の電位が前記第２のＭＯＳトランジスタ（Ｍ２）の１つの電極で調節され、他方、前記第２のＭＯＳトランジスタ（Ｍ２）の他の電極が電源に接続されている画像記録チップ。
2. ２次元アレイの形に配置された多数の画像セルを有し、前記画像セルが、電界効果形トランジスタと読み出しロジックを有し、入力信号の高ダイナミックレシオを出力信号の低ダイナミックレシオにするために、各画像セルが、第１のＭＯＳトランジスタの一方の電極と第２のＭＯＳトランジスタのゲートに接続されており、前記第１のＭＯＳトランジスタの他方の電極が、電源の１つの極に接続されている画像記録チップ。
   
   

Images