JP2005277148A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2005277148A
JP2005277148A JP2004089141A JP2004089141A JP2005277148A JP 2005277148 A JP2005277148 A JP 2005277148A JP 2004089141 A JP2004089141 A JP 2004089141A JP 2004089141 A JP2004089141 A JP 2004089141A JP 2005277148 A JP2005277148 A JP 2005277148A
Authority
JP
Japan
Prior art keywords
alloy
substrate
base material
seal ring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004089141A
Other languages
English (en)
Other versions
JP4483366B2 (ja
Inventor
Katsunori Suzuki
克典 鈴木
哲丞 ▲濱▼野
Tetsutsugu Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004089141A priority Critical patent/JP4483366B2/ja
Priority to US11/074,747 priority patent/US7518205B2/en
Priority to CNB2005100591106A priority patent/CN100350557C/zh
Priority to CNU2005200073687U priority patent/CN2842728Y/zh
Publication of JP2005277148A publication Critical patent/JP2005277148A/ja
Application granted granted Critical
Publication of JP4483366B2 publication Critical patent/JP4483366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02212Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02253Out-coupling of light using lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/06Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068Stabilisation of laser output parameters
    • H01S5/0683Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 WCu合金、WAg合金、MoCu合金、MoAg合金からなる母材を用いても高い気密性が得られる半導体パッケージを提供できるようにする。
【解決手段】 本発明の半導体キャリアは、WCu合金、WAg合金、MoCu合金、MoAg合金のいずれかから形成された基板10を備えており、この基板10と複数のリード端子(リード線)14とのハーメチックシール16はニッケルメッキ層を介することなく直接接合されている。また、基板10とシールリング17との溶着部17aはニッケルメッキ層を介することなく直接接合されている。そして、ハーメチックシール後のリード端子(リード線)14の表面および溶着後のシールリング17の表面にはニッケルメッキ18aと金メッキ18bが施されている。
【選択図】 図5

Description

本発明は、高度の気密状態が求められる半導体素子が基板上に配置され、かつ該基板にハーメチックシールにより複数のリード線が接合されているとともに当該基板に密閉用の蓋体がシールリングを介して接合された半導体パッケージおよびその製造方法に関する。
高度な気密状態が求められる半導体素子などの電子部品を搭載(収容)するためのパッケージには金属製の気密封止型パッケージが用いられている。例えば、箱形のバタフライパッケージ、CANタイプのステム型パッケージ(ステム型半導体キャリア)、MiniDilタイプの小型パッケージ等が良く知られている。この場合、パッケージ(あるいはキャリア)の外部から内部に電気信号を導くためのリード線(あるいはリード端子)が、ハーメチックシールによりパッケージ(あるいはキャリア)のリード線(あるいはリード端子)の挿入部位に封止されている。
このようなハーメチックシールが行われる理由は、金属製のパッケージとリード線(あるいはリード端子)との絶縁を維持するためと、パッケージ内を気密に封止するためである。通常、金属製のパッケージ(あるいはキャリア)の金属母材としては、鉄(Fe)、ステンレス(SUS)、FeNi合金、FeNiCo合金(KOVAR:商品名)が使用されている。そして、これらの金属はハーメチックシール用ガラスとの濡れ性が良好で、かつ熱膨張係数が近似しているため、高い気密性を維持するには十分であった。
このような気密なハーメチックシールを行うために、例えば、特許文献1に示されるような技術手段が提案されている。ここで、特許文献1においては、金属端子の表面に第1の金属層となるニッケル層を形成し、この上に第2の金属層となる金層を形成するようにしている。これにより、熱処理中に第1の金属層となるニッケル金属が第2の金属層となる金層中を拡散してこれらのメッキ層の表面に到達し、このニッケルがガラスと酸化還元反応して接合層を形成する。このため、表面保護用の第2の金属層となる金層を有する金属端子であっても、強固なハーメチックシールが行えるようになる。
特開平10−7441号公報
ところで、近年、半導体素子からの発熱量が増大するようになったため、従来のパッケージ材料では放熱が十分に行えなくなった。そのため、半導体素子の発熱による素子の破壊防止や、発生した熱を速やかに外部に効率よく放熱するために、高熱伝導性を有し、かつ低熱膨張の性質を有する材料であるWCu合金、WAg合金、MoCu合金、MoAg合金がパッケージ材料として用いられるようになった。ここで、WCu合金、WAg合金、MoCu合金、MoAg合金をパッケージ(キャリア)の母材として用いた場合は、FeNi合金やKOVARからなる蓋材(リッドやCAN等)を溶接するために、FeNi合金やKOVARからなるシールリングをロウ付けにより母材に接合するための作業を行う必要があった。
ここで、FeNi合金やKOVARからなるシールリングをロウ付けにより母材に接合する場合、ロウ材の流れ性を容易にするために母材となるWCu合金、WAg合金、MoCu合金、MoAg合金にNiめっき等の前処理を行うようにしている。さらに母材とNiめっきとの密着性を上げるために熱処理を行うようにしている。そして、Niめっきや熱処理が施された母材のリード線(あるいはリード端子)の挿入部にリード線(あるいはリード端子)をハーメチックシールした後、シールリングを母材の所定の部位にロウ付けするようにしている。
しかしながら、WCu合金、WAg合金、MoCu合金、MoAg合金は合金を構成する金属同士が互いに固溶していないため、各合金の表面状態が部分的に異なっていて、Niめっきを均一に成長させることが困難であった。その結果、Niめっきを施した後に熱処理やハーメチックシール工程、ロウ付け工程による熱履歴を受けると、母材とNiめっき間の密着性が低下して高い気密性を維持することが困難となる。このため、高い気密性が必要とされる半導体素子収納用パッケージ(キャリア)の用途としての使用は困難であった。
そこで、本発明は上述したような問題点を解消するためになされものであって、WCu合金、WAg合金、MoCu合金、MoAg合金からなる母材を用いても高い気密性が得られる半導体パッケージを提供できるようにすることを目的とする。
本発明は、高度の気密状態が求められる半導体素子が基板上に配置され、かつ該基板にハーメチックシールにより複数のリード線が接合されているとともに当該基板に密閉用の蓋体がシールリングを介して接合された半導体キャリアである。そして、上記目的を達成するため、基板はWCu合金、WAg合金、MoCu合金、MoAg合金のいずれかから形成され、この基板と複数のリード線とのハーメチックシールはニッケルメッキ層を介することなく直接接合されているとともに、基板とシールリングとの溶着はニッケルメッキ層を介することなく直接接合されており、ハーメチックシール後のリード線の表面および溶着後のシールリングの表面にはニッケルメッキと金メッキが施されていることを特徴とする。
このように、基板と複数のリード線とのハーメチックシールはニッケルメッキ層を介することなく直接接合されていると、このハーメチックシール部に熱履歴を受けても、基板とハーメチックガラスとの接合部およびリード線とハーメチックガラスとの接合部の密着性が低下することがないため、高い気密性を維持することができるようになる。また、基板とシールリングとの溶着はニッケルメッキ層を介することなく直接接合されていると、この溶着部に熱履歴を受けても、基板とシールリングとのロウ付け部で密着性が低下することがないため、高い気密性を維持することができるようになる。これにより、WCu合金、WAg合金、MoCu合金、MoAg合金からなる母材を用いても高い気密性が得られる半導体パッケージを提供できるようになる。
この場合、このような半導体パッケージを得るためには、WCu合金、WAg合金、MoCu合金、MoAg合金のいずれかから形成された基板に複数のリード線をハーメチックシールにより接合するハーメチックシール工程と、該基板にロウ付けによりシールリングを溶着するロウ付け工程と、ハーメチックシール後のリード線の表面および溶着後のシールリングの表面にニッケルメッキと金メッキを施すメッキ工程とを備えるようにすればよい。
ついで、本発明の実施の形態を図1〜図8に基づいて説明するが、本発明はこの実施の形態に何ら限定されるものでなく、本発明の目的を変更しない範囲で適宜変更して実施することが可能である。なお、図1はステム形LDモジュールのパッケージとなる母材を模式的に示す図であり、図1(a)は平面図であり、図1(b)はそのA−A断面を示す断面図である。図2は図1の母材にリード端子をハーメチックシールするとともに、シールリング及びアース端子をロウ付けした状態を模式的に示す図であり、図2(a)は平面図であり、図2(b)はそのA−A断面を示す断面図である。
また、図3は図2のパッケージに半導体素子を半田付けした状態を模式的に示す図であり、図3(a)は平面図であり、図3(b)はそのA−A断面を示す断面図である。図4は図3のパッケージに蓋体(キャップ)を溶接した状態の断面を模式的に示す断面図である。図5は図4のA部を拡大して示す断面図である。図6は図4とほぼ同様な比較例のパッケージの図4のA部と同様な部分を拡大して示す断面図である。図7は蓋体(キャップ)を溶接する前のパッケージの気密試験を行う状態を模式的に示す断面図である。図8は蓋体(キャップ)を溶接した後の半導体パッケージの気密試験を行う状態を模式的に示す断面図である。
1.MIM(Metal Injection Molding)法による母材の作製
まず、平均粒径が1.0μmの85W15Cu複合粉末あるいは混合粉末を、ジェットミル内あるいはボールミル内に投入して平均粒径が0.1〜0.3μmになるまで粉砕した。この場合、微粉化および粉末の球状化を行うとともに、凝集したものの除去を行った。なお、ジェットミルにおいては加圧力が0.1〜1MPaで、回転速度が5000rpmで20分間行った。また、ボールミルにおいては、20〜200時間行った。
ついで、得られた平均粒径が0.1〜0.3μmの85W15Cu複合粉末が40〜45体積%に対して、バインダーを60〜55体積%添加して、混練した。なお、バインダーとしては、ポリプロピレン(PP)、ポリスチレン(PS)、アクリル樹脂、ポリアセタール(POM)系とワックス系との混合物等から選択して用いればよい。この後、得られた混練物をペレタイザーでペレット化し、これを射出成形機のホッパーに充填した。ついで、型絞圧が20tの射出成形機にて160℃で射出成形して成形体(グリーン体)を成形した。
ついで、得られた成形体(グリーン体)を脱バインダー炉内に配置し、1リットル/分の窒素気流中で、昇温速度が0.1℃/minになるように加熱した。ついで、550℃の温度に2時間保持して、成形体(グリーン体)内に残存するバインダーを揮散させた後、冷却して脱バインダー処理を行った。この後、1リットル/分の水素気流中で、銅の融点以下の500〜1000℃の温度で加熱して脱酸素処理を行った。この脱酸素処理により、タングステン(W)粒子の表面に形成された酸化層は水素により還元されるので、銅(Cu)との濡れ性が向上するようになる。
ついで、これを焼結炉内に配置して、昇温速度が5℃/minの水素気流中で、1175〜1225℃の焼結温度で焼結処理した。これにより、図1に示すように、リード端子挿通用貫通孔11,11と、アース端子挿通用孔(図示せず)と、レーザダイオード載置台12とを備えた平面形状が円形状の母材10(a)を作製した。なお、上述した焼結処理において、85W15Cuを用いる場合の焼結温度は1175〜1225℃であるが、95W5Cuを用いる場合の焼結温度は1275〜1325℃で、90W10Cuを用いる場合の焼結温度は1225〜1275℃で、80W20Cuを用いる場合の焼結温度は1150〜1200℃で、70W30Cuを用いる場合の焼結温度は1125〜1175℃であるのが望ましい。
また、合金粉末としては、上述したWCu合金以外に、WAg合金、MoCu合金、MoAg合金を用いてもよい。この場合、85W15Agを用いて上述と同様に母材を作製し、これを母材10(b)とした。また、85Mo15Cuを用いて上述と同様に母材を作製し、これを母材10(c)とし、85Mo15Agを用いて上述と同様に母材を作製し、これを母材10(d)とした。
2.半導体キャリア
(1)実施例
ついで、上述のように作製した母材10(a,b,c,d)と、FeNi合金製のリード端子14を350℃に加熱されたオーブン中に配置した。この後、これらを350℃で30分間加熱処理して、母材10(a,b,c,d)の表面およびリード端子14の表面に酸化処理を施した。この酸化処理により、次工程でのハーメチックガラスとの濡れ性が向上することとなる。
ついで、酸化処理が施された各母材10(a,b,c,d)のリード端子挿通用貫通孔11に円筒形状のハーメチック用ガラスフリット16を配置するとともにも、この円筒内にリード端子14を配置した後、これらを図示しないカーボン製治具にセットした。このカーボン製治具を窒素雰囲気の熱処理炉に投入した後、昇温速度が50℃/minで、最高温度が1000℃になるまで加熱して、ハーメチック用ガラスフリット16を溶融させた。この後、降温速度が30℃/minで室温まで冷却した。これにより、図2に示すように、リード端子14が各母材10(a,b,c,d)のリード端子挿通用貫通孔11にハーメチックシールされることとなる。
ついで、各母材10(a,b,c,d)の所定の位置に、ロウ材(AgCu)17a(図5参照)を介して、FeNi合金製あるいはKOVAR製のシールリング17を配置した。また、図示しないアース端子挿通用孔にロウ材(AgCu)を介してFeNi合金製のアース端子15を配置した後、これらを図示しないカーボン製治具にセットした。このカーボン製治具を水素雰囲気の熱処理炉に投入した後、昇温速度が50℃/minで、最高温度が800℃になるまで加熱して、各ロウ材(AgCu)を溶融させた。この後、降温速度が30℃/minで室温まで冷却した。
これにより、シールリング17が各母材10(a,b,c,d)の所定の位置に溶着・固定されるとともに、アース端子15がアース端子挿通用孔に溶着・固定されることとなる。ついで、これらをメッキ浴に浸漬して、電気メッキあるいは無電解メッキにより、ニッケルメッキを施してニッケルメッキ層18a(図5参照)を形成するとともに、この上に金メッキを施して金メッキ層18b(図5参照)を形成した。これにより、キャップ溶接前の半導体キャリア10a,10b,10c,10dをそれぞれ作製した。この場合、母材10(a)を用いたもをキャップ溶接前の半導体キャリア10aとし、母材10(b)を用いたものをキャップ溶接前の半導体キャリア10bとし、母材10(c)を用いたものをキャップ溶接前の半導体キャリア10cとし、母材10(d)を用いたものをキャップ溶接前の半導体キャリア10dとした。
ついで、これらのキャップ溶接前の半導体キャリア10a,10b,10c,10dのレーザダイオード載置台12の側壁に、図3に示すように、それぞれレーザダイオード(LD)とフォトダイオード(PD)とを取り付けた後、これらのLDとPDにそれぞれ図示しないリード線を接続した。ついで、図4に示すように、頂部にレンズ19aが配設された円筒状キャップ19を用意した後、これらを窒素雰囲気中に配置した。ついで、円筒状キャップ19をシールリング17の上に配置した後、これらを抵抗溶接してステム形LDモジュールを作製するとともに、半導体キャリア10A(10aを用いたもの),10B(10bを用いたもの),10C(10cを用いたもの),10D(10dを用いたもの)をそれぞれ完成させた。
(2)比較例
一方、上述した実施例と同様に、母材10(a,b,c,d)と、FeNi合金製のリード端子14を350℃に加熱されたオーブン中に配置した後、これらを350℃で30分間加熱処理して、母材10(a,b,c,d)の表面およびリード端子14の表面に酸化処理を施した。ついで、図6に示すように、周知のメッキ方法により母材10(a,b,c,d)の表面に下地ニッケルメッキ層13を形成した。なお、この下地ニッケルメッキは、スルファミン酸浴やワット浴等の電気メッキ、あるいはNi/B、Ni/P等の無電解メッキのどちらでもよい。この場合、母材10(a,b,c,d)の表面に下地ニッケルメッキ層13を形成した後、熱処理を行って、下地ニッケルメッキ層13と各母材10(a,b,c,d)との密着性を向上させた。
ついで、下地ニッケルメッキ層13が形成された各母材10(a,b,c,d)のリード端子挿通用貫通孔11に円筒形状のハーメチック用ガラスフリット16を配置するとともにも、この円筒内にリード端子14を配置した後、これらを図示しないカーボン製治具にセットした。このカーボン製治具を窒素雰囲気の熱処理炉に投入した後、昇温速度が50℃/minで、最高温度が1000℃になるまで加熱して、ハーメチック用ガラスフリット16を溶融させた。この後、降温速度が30℃/minで室温まで冷却した。これによりリード端子14が各母材10(a,b,c,d)のリード端子挿通用貫通孔11に下地ニッケルメッキ層13を介してハーメチックシールされることとなる。
ついで、下地ニッケルメッキ層13が形成された各母材10(a,b,c,d)の所定の位置にロウ材(AgCu)17aを介してFeNi合金製あるいはKOVAR製のシールリング17を配置した。また、アース端子挿通用孔にロウ材(AgCu)を介してFeNi合金製のアース端子15を配置した後、これらを図示しないカーボン製治具にセットした。このカーボン製治具を水素雰囲気の熱処理炉に投入した後、昇温速度が50℃/minで、最高温度が800℃になるまで加熱して、ロウ材(AgCu)を溶融させた。この後、降温速度が30℃/minで室温まで冷却した。
これにより、シールリング17が下地ニッケルメッキ層13が形成された各母材10(a,b,c,d)の所定の位置に溶着・固定されるとともに、アース端子15がアース端子挿通用孔に溶着・固定されることとなる。ついで、これらをメッキ浴に浸漬して、電気メッキあるいは無電解メッキにより、ニッケルメッキを施してニッケルメッキ層18aを形成するとともに、この上に金メッキを施して金メッキ層18bを形成した。これにより、キャップ溶接前の半導体キャリア10w,10x,10y,10zをそれぞれ作製した。この場合、母材10(a)を用いたものをキャップ溶接前の半導体キャリア10wとし、母材10(b)を用いたものをキャップ溶接前の半導体キャリア10xとし、母材10(c)を用いたものをキャップ溶接前の半導体キャリア10yとし、母材10(d)を用いたものをキャップ溶接前の半導体キャリア10zとした。
ついで、これらのキャップ溶接前の半導体キャリア10w,10x,10y,10zのレーザダイオード載置台12の側壁に、上述した実施例と同様にレーザダイオード(LD)とフォトダイオード(PD)とを取り付け、上述した実施例と同様に円筒状キャップ19をシールリング17に抵抗溶接してステム形LDモジュールを作製するとともに、半導体キャリア10W(10wを用いたもの),10X(10xを用いたもの),10Y(10yを用いたもの),10Z(10zを用いたもの)をそれぞれ完成させた。
3.気密性試験
(1)キャップ溶接前
ついで、上述のようにして作製したキャップ溶接前の半導体キャリア10a〜10d,10w〜10zをそれぞれ15個ずつ用いて気密性試験を行った。この気密性試験においては、図7に示すように、ヘリウム(He)リークディテクタ(島津製作所製)20を用い、このリークディテクタ20に形成された試験室22の上部にOリング23を介して、半導体キャリア10a〜10d,10w〜10zを配置した。
そして、半導体キャリア10a〜10d,10w〜10zにヘリウム(He)ガスを吹き付けながら、試験室22内に流入したHeガスをヘリウム検出器21に吸引するようにした。これにより、気密でない場合は、試験室22内に多くのHeガスが流入することとなる。このような気密性試験を15個ずつの試料について行った結果、下記の表1〜表4に示すような結果が得られた。なお、半導体の気密試験規格により、Heリーク量が5.0×10-9(Pa・m3/sec)以上の場合はNGと判定した。
Figure 2005277148
Figure 2005277148
Figure 2005277148
Figure 2005277148
上記表1〜表4の結果から明らかなように、半導体キャリア10a〜10dにおいては、15個の全ての試料においてHeリーク量が10-10(Pa・m3/sec)オーダであって気密性に優れていることが分かる。一方、半導体キャリア10w〜10zにおいては、15個の試料の内、10個以上(67%以上)の試料のHeリーク量が5.0×10-9(Pa・m3/sec)以上で、気密性に劣り、NGと判定されていることが分かる。
これは、半導体キャリア10w〜10zにおいては、母材10(a,b,c,d)の表面に下地ニッケルメッキ層13が形成されている。そして、WCu合金、WAg合金、MoCu合金、MoAg合金は合金を構成する金属同士が互いに固溶していない。このため、各合金の表面状態が部分的に異なっていて、下地ニッケルメッキ層13を均一に成長させることが困難であった。これにより、ハーメチックシール工程やロウ付け工程による熱履歴を受けたことにより母材10(a,b,c,d)と下地ニッケルメッキ層13との間の密着性が低下して、高い気密性が得られなかったと考えられる。一方、半導体キャリア10a〜10dにおいては、母材10(a,b,c,d)の表面には下地ニッケルメッキ層が形成されていないため、ハーメチックシール部やシールリング17のロウ付け部で高い気密性が得られたためと考えられる。
(2)キャップ溶接後
一方、キャップ19が溶接されて完成された試料30(半導体キャリア10A〜10D,10W〜10Z)をそれぞれ15個ずつ用いて気密性試験を行った。この気密性試験においては、図8(a)(b)に示すように、これらの試料30(半導体キャリア10A〜10D,10W〜10Z)をそれぞれボンビングチャンバー31内に配置した。この後、このボンビングチャンバー31内にヘリウムガスボンベ32からヘリウムガスを5kg/cm2で2時間充填した。ついで、ボンビングチャンバー31内からこれらの試料30(半導体キャリア10A〜10D,10W〜10Z)を取り出した。
この後、ヘリウム(He)リークディテクタ(島津製作所製)34に接続されたボンビングチャンバー33内にこれらの試料30(半導体キャリア10A〜10D,10W〜10Z)を配置した。ついで、ボンビングチャンバー内33に充填されたヘリウムガスを吸引して、ヘリウム(He)リークディテクタで各試料30(半導体キャリア10A〜10D,10W〜10Z)からどれくらいのヘリウム(He)ガスが漏れ出たかを検出した。この場合、ボンビングの加圧からヘリウム(He)ガスのリークの測定が完了するまでの時間を1時間以内とした。また、漏れ試験はJISZ2330,2331によった。その結果、下記の表5〜表8に示すような結果が得られた。
Figure 2005277148
Figure 2005277148
Figure 2005277148
Figure 2005277148
上記表5〜表8の結果から明らかなように、半導体キャリア10A〜10Dにおいては、15個の全ての試料においてHeリーク量が10-10(Pa・m3/sec)オーダであって気密性に優れていることが分かる。一方、半導体キャリア10W〜10Zにおいては、15個の試料の内、6個以上(40%以上)の試料のHeリーク量が5.0×10-9(Pa・m3/sec)以上で、気密性に劣り、NGと判定されていることが分かる。
これは、半導体キャリア10W〜10Zにおいては、母材10(a,b,c,d)の表面に下地ニッケルメッキ層13が形成されている。そして、WCu合金、WAg合金、MoCu合金、MoAg合金は合金を構成する金属同士が互いに固溶していない。このため、各合金の表面状態が部分的に異なっていて、下地ニッケルメッキ層13を均一に成長させることが困難であった。これにより、ハーメチックシール工程やロウ付け工程による熱履歴を受けたことにより母材10(a,b,c,d)と下地ニッケルメッキ層13との間の密着性が低下して、高い気密性が得られなかったと考えられる。一方、半導体キャリア10A〜10Dにおいては、母材10(a,b,c,d)の表面には下地ニッケルメッキ層が形成されていないため、ハーメチックシール部やシールリング17のロウ付け部で高い気密性が得られたためと考えられる。
なお、上述した実施形態においては、WCu合金、WAg合金、MoCu合金、MoAg合金からなる母材をMIM(Metal Injection Molding)法により作製する例について説明したが、MIM(Metal Injection Molding)法に限らず、他の方法により作製するようにしてもよい。例えば、W(あるいはMo)粉末を予め圧粉、仮焼結してポーラス状態にした後、その後、Cu(あるいはAg)を溶浸させる溶浸法により母材を作製するようにしてもよい。この場合、溶浸法により作製された母材を、機械加工によりステム型の半導体キャリアとすればよい。
ステム形LDモジュールのパッケージとなる母材を模式的に示す図であり、図1(a)は平面図であり、図1(b)はそのA−A断面を示す断面図である。 図1の母材にリード端子をハーメチックシールするとともに、シールリング及びアース端子をロウ付けした状態を模式的に示す図であり、図2(a)は平面図であり、図2(b)はそのA−A断面を示す断面図である。 図2のパッケージに半導体素子を半田付けした状態を模式的に示す図であり、図3(a)は平面図であり、図3(b)はそのA−A断面を示す断面図である。 図3のパッケージに蓋体を溶接した状態の断面を模式的に示す断面図である。 図4のA部を拡大して示す断面図である。 図4とほぼ同様な比較例のパッケージの図4のA部を同様な部分を拡大して示す断面図である。 蓋体(キャップ)を溶接する前のパッケージの気密試験を行う状態を模式的に示す断面図である。 蓋体(キャップ)を溶接した後の半導体パッケージの気密試験を行う状態を模式的に示す断面図である。
符号の説明
10…母材、11…リード端子挿通用貫通孔、12…レーザダイオード載置台、13…下地ニッケルメッキ層、14…リード端子、15…アース端子、16…ハーメチック用ガラスフリット、17…シールリング、18a…ニッケルメッキ層、18b…金メッキ層、19…円筒状キャップ、19a…レンズ、20…リークディテクタ、21…ヘリウム検出器、22…試験室、23…O−リング、30…試料、31…ボンビングチャンバー、32…ヘリウムガスボンベ、33…ボンビングチャンバー、34…リークディテクタ

Claims (2)

  1. 高度の気密状態が求められる半導体素子が基板上に配置され、かつ該基板にハーメチックシールにより複数のリード線が接合されているとともに当該基板に密閉用の蓋体がシールリングを介して接合された半導体パッケージであって、
    前記基板はWCu合金、WAg合金、MoCu合金、MoAg合金のいずれかから形成され、
    前記基板と前記複数のリード線とのハーメチックシールはニッケルメッキ層を介することなく直接接合されているとともに、
    前記基板と前記シールリングとの溶着はニッケルメッキ層を介することなく直接接合されており、
    前記ハーメチックシール後のリード線の表面および前記溶着後のシールリングの表面にはニッケルメッキと金メッキが施されていることを特徴とする半導体パッケージ。
  2. 高度の気密状態が求められる半導体素子を基板上に配置し、かつ該基板にハーメチックシールにより複数のリード線を接合するとともに当該基板に密閉用の蓋体をシールリングを介して接合する半導体パッケージの製造方法であって、
    WCu合金、WAg合金、MoCu合金、MoAg合金のいずれかから形成された基板に複数のリード線をハーメチックシールにより接合するハーメチックシール工程と、
    前記基板にロウ付けにより前記シールリングを溶着するロウ付け工程と、
    前記ハーメチックシール後のリード線の表面および前記溶着後のシールリングの表面にニッケルメッキと金メッキを施すメッキ工程とを備えたことを特徴とする半導体キャリアの製造方法。
JP2004089141A 2004-03-25 2004-03-25 半導体パッケージおよびその製造方法 Expired - Fee Related JP4483366B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004089141A JP4483366B2 (ja) 2004-03-25 2004-03-25 半導体パッケージおよびその製造方法
US11/074,747 US7518205B2 (en) 2004-03-25 2005-03-09 Semiconductor package and method for manufacturing the same
CNB2005100591106A CN100350557C (zh) 2004-03-25 2005-03-22 半导体封装及其制造方法
CNU2005200073687U CN2842728Y (zh) 2004-03-25 2005-03-22 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004089141A JP4483366B2 (ja) 2004-03-25 2004-03-25 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005277148A true JP2005277148A (ja) 2005-10-06
JP4483366B2 JP4483366B2 (ja) 2010-06-16

Family

ID=34990514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004089141A Expired - Fee Related JP4483366B2 (ja) 2004-03-25 2004-03-25 半導体パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US7518205B2 (ja)
JP (1) JP4483366B2 (ja)
CN (2) CN2842728Y (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124163A (ja) * 2006-11-10 2008-05-29 Nec Schott Components Corp 気密端子およびその製造方法
JP2011128067A (ja) * 2009-12-18 2011-06-30 Panasonic Electric Works Co Ltd 赤外線センサモジュール

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664248B2 (ja) * 2010-03-17 2015-02-04 株式会社リコー 面発光レーザモジュール、光走査装置及び画像形成装置
DE102011012262A1 (de) * 2011-02-24 2012-08-30 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP6119108B2 (ja) * 2012-04-10 2017-04-26 セイコーエプソン株式会社 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
US8897327B2 (en) 2012-04-16 2014-11-25 Osram Opto Semiconductors Gmbh Laser diode devices
DE102012103257A1 (de) * 2012-04-16 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
CN102856470A (zh) * 2012-04-20 2013-01-02 陕西唐华能源有限公司 Led芯片封装基板结构
US20140238726A1 (en) * 2013-02-28 2014-08-28 Cooper Technologies Company External moisture barrier package for circuit board electrical component
CN103268870B (zh) * 2013-06-17 2016-03-02 浙江长兴电子厂有限公司 玻璃封接电子元器件的封装结构
JP2016537508A (ja) * 2013-07-23 2016-12-01 ヌヴェラ・フュエル・セルズ・インコーポレーテッド 高圧シールのための動的な減圧制御
JP6421595B2 (ja) * 2014-12-26 2018-11-14 日立金属株式会社 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
CN110854669A (zh) * 2019-12-10 2020-02-28 武汉优信技术股份有限公司 一种to管座封装结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680873B2 (ja) * 1986-07-11 1994-10-12 株式会社東芝 回路基板
US5036584A (en) * 1989-06-13 1991-08-06 Texas Instruments Incorporated Method of manufacture of copper cored enclosures for hybrid circuits
JPH07333055A (ja) * 1994-06-03 1995-12-22 Matsushita Electric Ind Co Ltd 光検出器
JPH107441A (ja) 1996-06-20 1998-01-13 Nippon Seiki Co Ltd 金属ガラス接合体
CN1099441C (zh) * 1997-07-02 2003-01-22 住友电木株式会社 半导体密封用的环氧树脂组合物和半导体器件
US6844606B2 (en) * 2002-02-04 2005-01-18 Delphi Technologies, Inc. Surface-mount package for an optical sensing device and method of manufacture
JP3838178B2 (ja) * 2002-08-29 2006-10-25 ソニー株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124163A (ja) * 2006-11-10 2008-05-29 Nec Schott Components Corp 気密端子およびその製造方法
JP2011128067A (ja) * 2009-12-18 2011-06-30 Panasonic Electric Works Co Ltd 赤外線センサモジュール
US8952331B2 (en) 2009-12-18 2015-02-10 Panasonic Corporation Infrared sensor module

Also Published As

Publication number Publication date
JP4483366B2 (ja) 2010-06-16
US20050214979A1 (en) 2005-09-29
US7518205B2 (en) 2009-04-14
CN100350557C (zh) 2007-11-21
CN2842728Y (zh) 2006-11-29
CN1674221A (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
JP4483366B2 (ja) 半導体パッケージおよびその製造方法
JP6556197B2 (ja) 金属粒子
KR100856610B1 (ko) 전자부품용 팩키지 및 그 제조방법
WO2004026526A1 (en) Bonding material and bonding method
US2261412A (en) Fabrication of duplex metal bodies
CN103979995B (zh) 铝硅/铝碳化硅复合材料及其制备方法、电子封装装置
JP2003268403A (ja) 微小銅ボールおよび微小銅ボールの製造方法
JP2010000513A (ja) 接合構造体の製造方法
WO2013125022A1 (ja) 半導体装置
CN109315070A (zh) 多层基板的制造方法
CN105593980B (zh) 有芯结构焊料凸点及其制造方法
KR102148297B1 (ko) 이종 금속 재료 간의 접합을 위한 천이액상소결접합 방법
JP4285753B2 (ja) ハーメチックシールカバー及びその製造方法
CN113976877A (zh) 一种用于制备AgCuTi焊片的金属组合物、焊片及其制备方法
JP5978630B2 (ja) 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2016221546A (ja) Au系はんだボール及びそれにより封止又は接合されたセラミック製電子部品並びに該Au系はんだボールの接合信頼性の評価方法
JP2670098B2 (ja) ろう付きリードフレーム
JPH09205174A (ja) 気密端子基板とその製造方法
JP4718718B2 (ja) カーボン基材の製造方法
JP6465116B2 (ja) 金属材料、及びそれを用いた電子部品、並びに、金属材料の製造方法、及び電子部品の製造方法
JP2016083695A (ja) 電子回路モジュール部品
JP4428890B2 (ja) セラミック部材、接合体、及び真空スイッチ用容器
JP2006041170A (ja) ヒートシンク用焼結体およびその製造方法ならびに半導体キャリヤ
US11478869B2 (en) Method for forming bump electrode substrate
JP2001274498A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Ref document number: 4483366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees