JP2005274342A - マルチチップ型半導体装置 - Google Patents
マルチチップ型半導体装置 Download PDFInfo
- Publication number
- JP2005274342A JP2005274342A JP2004087912A JP2004087912A JP2005274342A JP 2005274342 A JP2005274342 A JP 2005274342A JP 2004087912 A JP2004087912 A JP 2004087912A JP 2004087912 A JP2004087912 A JP 2004087912A JP 2005274342 A JP2005274342 A JP 2005274342A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- semiconductor device
- test
- boundary scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
各チップに対して個別に良品判定テストを行うことができ、かつ、所望する良品判定テストに要する時間を短縮することができるマルチチップ型半導体装置を提供する。
【解決手段】
同一基板上にJTAG回路をそれぞれ形成した複数のチップを実装し、各JTAG回路のバウンダリスキャンパスどうしを直列に接続したマルチチップ型半導体装置において、各JTAG回路のTAPコントローラのうちのいずれかを選択するセレクタをいずれかのチップに設けた。
また、一方のバウンダリスキャンパスの出力端側に位置する途中のバウンダリスキャンセルのうちで、チップどうしを内部接続するバウンダリスキャンセルにデータ出力回路を設けるとともに、このデータ出力回路を設けたバウンダリスキャンセルと内部接続したバウンダリスキャンセルにデータ入力回路を設けた。
【選択図】図1
Description
に設けるとともに、データ入力回路を設けたバウンダリスキャンセルを、チップどうしを内部接続するバウンダリスキャンセルのうちで最もバウンダリスキャンパスの出力端側に設けることにより、マルチチップ型半導体装置の外部入出力ピンの接続状態だけを判定したい場合に、外部入出力ピンの接続状態のデータだけを読み出して良品判定テストを行うことができるようにしている。
2 半導体基板
3 第1のチップ
4 第2のチップ
5 TDI
6 TCK
7 TMS
8 TRST
9 TSEL
10 DT
11 TDO
12 第1のロジック回路
13 第1のJTAG回路
14 第2のロジック回路
15 第2のJTAG回路
16 内部接続線
17 BSC
18 第1のBSP
19 第1のTAPコントローラ
17a、17b、30a、30b 可変入出力セル
22 第2のBSP
23 第2のTAPコントローラ
29 外部入出力ピン
Claims (3)
- 同一基板上にJTAG回路をそれぞれ形成した複数のチップを実装し、前記各JTAG回路のバウンダリスキャンパスどうしを直列に接続したマルチチップ型半導体装置において、
前記各JTAG回路のTAPコントローラのうちのいずれかを選択するセレクタをいずれかの前記チップに設けたことを特徴とするマルチチップ型半導体装置。 - 一方の前記バウンダリスキャンパスの出力端側に位置する途中のバウンダリスキャンセルのうちで、前記チップどうしを内部接続する前記バウンダリスキャンセルにデータ出力回路を設けるとともに、このデータ出力回路を設けた前記バウンダリスキャンセルと内部接続した前記バウンダリスキャンセルにデータ入力回路を設けたことを特徴とする請求項1に記載のマルチチップ型半導体装置。
- 前記データ出力回路を設けた前記バウンダリスキャンセルは、前記チップどうしを内部接続する前記バウンダリスキャンセルのうちで最も前記バウンダリスキャンパスの入力端側に位置する前記バウンダリスキャンセルとしたことを特徴とする請求項2に記載のマルチチップ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004087912A JP4525125B2 (ja) | 2004-03-24 | 2004-03-24 | マルチチップ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004087912A JP4525125B2 (ja) | 2004-03-24 | 2004-03-24 | マルチチップ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005274342A true JP2005274342A (ja) | 2005-10-06 |
JP4525125B2 JP4525125B2 (ja) | 2010-08-18 |
Family
ID=35174176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004087912A Expired - Fee Related JP4525125B2 (ja) | 2004-03-24 | 2004-03-24 | マルチチップ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4525125B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016109452A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 試験回路および試験回路の制御方法 |
US10255150B2 (en) | 2015-12-14 | 2019-04-09 | Samsung Electronics Co., Ltd. | Multichip debugging method and multichip system adopting the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60154173A (ja) * | 1984-01-25 | 1985-08-13 | Toshiba Corp | スキヤン方式論理回路 |
JPH02156177A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体集積回路装置 |
JPH1019983A (ja) * | 1996-07-02 | 1998-01-23 | Matsushita Electric Ind Co Ltd | バウンダリスキャンテスト方法 |
JP2000275303A (ja) * | 1999-03-23 | 2000-10-06 | Mitsubishi Electric Corp | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 |
JP2001135786A (ja) * | 1999-11-09 | 2001-05-18 | Sharp Corp | 半導体装置 |
JP2003346499A (ja) * | 2002-05-28 | 2003-12-05 | Oki Electric Ind Co Ltd | 半導体装置及びそのテスト方法 |
-
2004
- 2004-03-24 JP JP2004087912A patent/JP4525125B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60154173A (ja) * | 1984-01-25 | 1985-08-13 | Toshiba Corp | スキヤン方式論理回路 |
JPH02156177A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体集積回路装置 |
JPH1019983A (ja) * | 1996-07-02 | 1998-01-23 | Matsushita Electric Ind Co Ltd | バウンダリスキャンテスト方法 |
JP2000275303A (ja) * | 1999-03-23 | 2000-10-06 | Mitsubishi Electric Corp | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 |
JP2001135786A (ja) * | 1999-11-09 | 2001-05-18 | Sharp Corp | 半導体装置 |
JP2003346499A (ja) * | 2002-05-28 | 2003-12-05 | Oki Electric Ind Co Ltd | 半導体装置及びそのテスト方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016109452A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 試験回路および試験回路の制御方法 |
US10255150B2 (en) | 2015-12-14 | 2019-04-09 | Samsung Electronics Co., Ltd. | Multichip debugging method and multichip system adopting the same |
Also Published As
Publication number | Publication date |
---|---|
JP4525125B2 (ja) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
US6314539B1 (en) | Boundary-scan register cell with bypass circuit | |
KR900007743B1 (ko) | 검사하기에 용이한 반도체 lsi장치 | |
JP4354051B2 (ja) | 接続性テストシステム | |
US20030056183A1 (en) | Scan test circuit, and semiconductor integrated circuit including the circuit | |
JP2006220515A (ja) | Jtag試験方式 | |
EP0469238A2 (en) | Reduced delay circuits for shift register latch scan strings | |
US6343365B1 (en) | Large-scale integrated circuit and method for testing a board of same | |
US20080141089A1 (en) | Semiconductor Integrated Circuit and System Lsi | |
US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
US7949919B2 (en) | Microelectronic device and pin arrangement method thereof | |
US5894548A (en) | Semiconductor device having test circuit | |
US20030046625A1 (en) | Method and apparatus for efficient control of multiple tap controllers | |
JP4525125B2 (ja) | マルチチップ型半導体装置 | |
JPH0763821A (ja) | テスト回路 | |
US7644329B2 (en) | Integrated circuit testing method and related circuit thereof | |
US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
JP2007114163A (ja) | マルチチップパッケージlsi | |
JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
KR100669073B1 (ko) | 패키지 옵션을 고려한 경계 스캔 방법 | |
JP6782134B2 (ja) | スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法 | |
KR20070076991A (ko) | 집적회로 장치 및 바운더리 스캔 테스트 방법 | |
JP4234826B2 (ja) | 半導体集積回路の評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |