JP2005267004A - 基準電圧回路 - Google Patents

Abstract

【課題】 本発明は、良好な温度特性を維持しつつ、回路構成がより簡略で必要な電流のみをバンドギャップ回路に供給して無駄な電流を少なくし、安定した基準出力電圧（Vr）を得られる基準電圧回路を提供する。
【解決手段】 定電流源（IO1）にバンドギャップ回路（BG1）出力による電流帰還をかけて基準電圧回路１００を制御したことで、回路を構成する素子数が削減でき、必要な電流のみをバンドギャップ回路（BG1）に供給して無駄な電流を少なくすることができ、基準電圧回路１００の消費電力をより低減させた回路を実現する。
【選択図】 図１

Description

本発明は基準電圧を発生する回路に関し、特に、バンドギャップ回路を用いた基準電圧回路に関するものである。

近年、携帯電子機器分野の発展に伴い、電源の小型化や充電電池での長時間動作化などが望まれている。このような電源に用いる回路例として、バンドギャップ回路を用いたものが一般的に知られている。その例として、特開平６−１１０５７３号公報に基本回路となる構成の例が開示されている。

以下、バンドギャップ回路を用いた従来の基準電圧回路の一具体例を、図２を参照して次に示す。図において、（IO2）は定電流源、（BG2）はＮＰＮ型の第１、第２、第３各トランジスタ（Q1）、（Q2）、（Q3）と第１、第２、第３各抵抗（R1）、（R2）、（R3）とからなるバンドギャップ回路、（CM2）はＰＮＰ型の第４、第５各トランジスタ（Q4）、（Q5）からなる第２カレントミラー回路、（Q6）はＰＮＰ型のシャント用第６トランジスタ、（Q7）は第１トランジスタ（Q1）と同一のＮＰＮ型の第７トランジスタである。

上記バンドギャップ回路（BG2）は、第１抵抗（R1）と駆動用第１トランジスタ（Q1）のコレクタ、エミッタとの直列回路に、第２抵抗（R2）と分流用第２トランジスタ（Q2）のコレクタ、エミッタと第３抵抗（R3）との直列回路を並列接続し駆動用第１トランジスタ（Q1）と分流用第２トランジスタ（Q2）の各ベースを共通接続して、第１トランジスタ（Q1）のコレクタに接続して、第１、第２トランジスタ（Q1）、（Q2）にて第３カレントミラー回路（CM3）を構成すると共に、第１、第２抵抗（R1）、（R2）の共通接続点に定電流源（IO2）を接続し、第３抵抗（R3）と第１トランジスタ（Q1）のエミッタの共通接続点を接地し、かつ、第２抵抗（R2）と第２トランジスタ（Q2）との接続点に第３トランジスタ（Q3）のベースを接続してそのエミッタを接地したものである。

定電流源（IO2）は、各エミッタが電源電圧端子Ｖ_ＣＣ（電源電圧をＶ_ＣＣとする）に接続され、各ベースが共通接続されたＰＮＰ型の第８〜第１０各トランジスタ（Q8）、（Q9）、（Q10）と、各エミッタがＰＮＰ型の第８〜第１０トランジスタ（Q8）、（Q9）、（Q10）の各コレクタに接続され、各ベースが共通接続されたＰＮＰ型の第１１〜第１３各トランジスタ（Q11）、（Q12）、（Q13）と、コレクタが第１１トランジスタのコレクタに接続され、エミッタが第４抵抗（R4）の一端に接続されたＮＰＮ型の第１４トランジスタ（Q14）と、コレクタが第１２トランジスタのコレクタに接続され、エミッタが第４抵抗（R4）の他端に接続されると共に第５抵抗（R5）を介して接地されたＮＰＮ型の第１５トランジスタ（Q15）とから構成されている。そして、定電流源（IO2）の第８、第１１、第１５各トランジスタ（Q8）、（Q11）、（Q15）の各ベースと各コレクタは共通接続されている。

第２カレントミラー回路（CM2）は、定電流源（IO2）と第３トランジスタ（Q3）のコレクタとの間に分流用第４トランジスタ（Q4）のエミッタ、コレクタを挿入し、定電流源（IO2）にエミッタを接続した駆動用第５トランジスタ（Q5）とコレクタを第５トランジスタ（Q5）のコレクタと接続した第７トランジスタ（Q7）の直列回路と、第４、第５トランジスタ（Q4）、（Q5）の各ベースを共通接続して、第５トランジスタ（Q5）のコレクタに接続して構成される。第７トランジスタ（Q7）のエミッタは接地されていると共にそのベースは第１、第２トランジスタ（Q1）、（Q2）のベースに共通接続されている。

シャント用第６トランジスタ（Q6）は、第３、第４トランジスタ（Q3）、（Q4）の各コレクタの接続点と定電流源（IO2）との間にベース、エミッタを接続してコレクタを接地している。

上記構成においてその動作例を次に示す。まず基準出力電圧（端子（Ａ）、（Ｂ）間電圧）を（Vr）、第１、第２、第３トランジスタ（Q1）、（Q2）、（Q3）のベース−エミッタ間の各電圧を（V_BE1）、（V_BE2）、（V_BE3）、第２トランジスタ（Q2）のエミッタ電圧を（ΔV_BE）、第１、第２、第３各抵抗（R1）、（R2）、（R3）の抵抗値をそれぞれ（R1）、（R2）、（R3）、第２抵抗（R2）の端子間電圧を（V2）、抵抗（R1）、（R2）に流れる電流を（I1）、（I2）、第３、第４、第５、第６、第８、第９、第１０各トランジスタ（Q3）、（Q4）、（Q5）、（Q6）、（Q8）、（Q9）、（Q10）の各コレクタ電流を（I3）、（I4）、（I5）、（I6）、（I8）、（I9）、（I10）各トランジスタのエミッタ面積比を（A_E1〜A_E6）とする。

今、A_E1＝1／N・A_E2、A_E3＝A_E1、A_E4＝A_E5とすると、

また、

但し（２ａ）式において、qは電子の電荷、kはボルツマン定数、Tは絶対温度、I_E1及びI_E2は第１、第２トランジスタ（Q1）及び（Q2）のエミッタ電流である。

ここで第１、第２抵抗（R1）及び（R2）の抵抗値を等しくする（R1＝R2）と、第１、第２トランジスタ（Q1）及び（Q2）のコレクタ電流が等しくなり、かつ、両トランジスタの電流増幅率ｈ_ＦＥが充分に大きく無視できるものとすると、第１、第２トランジスタ（Q1）及び（Q2）のエミッタ電流は等しくなる。また、A_E1＝1／N・A_E2より（２ａ）式は以下で表わすことができる。

こうして正の温度特性を持たせることができる。

一方、電流（I2）により第２抵抗（R2）の両端に発生する電圧（V2）は、第３トランジスタ（Q3）のベース電流を（I_B3）とすると、

で表わすことができる。よって、基準出力電圧（Vr）は、

となり、（５）式を温度（T）について微分すると、

で表わせる。ここで、（６）式右辺の第３項である第３トランジスタ（Q3）の電圧（V_BE3）の温度特性は、略−2mV/℃で、かつ、（６）式右辺の第１項、第２項の温度特性は正である。そこで第２、第３抵抗（R2）、（R3）の各抵抗値及びその抵抗比により（６）式右辺の第１項、第２項の温度特性を＋2mV/℃になるように設定すると、∂Vr/∂T＝０となり、温度特性を補償できる。

上記のようにして温度特性が良好で、かつ、安定な基準出力電圧（Vr）を得ている（例えば、特許文献１参照。）。
特開平６−１１０５７３号公報（第３、４頁、図１）

しかしながら、上記従来の基準電圧回路２００では、第６トランジスタ（Q6）のベース電流を（I_B6）とすると、
I4+I_B6=I3
となるように第６トランジスタ（Q6）のベース電位が決まり、これに見合う第６トランジスタ（Q6）のコレクタ電流（I6）が、バンドギャップ回路（BG2）に必要な電流以外に必要となる。つまり、定電流源（IO2）からバンドギャップ回路（BG2）や第２カレントミラー回路（CM2）へ流れる電流のうち余剰電流はシャント用第６トランジスタ（Q6）を経て接地へと流れていた。このため、回路電流が必要以上に大きくなり消費電流の低減には問題があった。基準電圧回路１００全体の回路電流は、第１３トランジスタ（Q13）のベース電流を無視すると、
I8+ I9+ I10 ≒I8+ I9+ I1+ I2+ I3+ I5+ I6 ・・・（７）
の関係にあるる。また、第１３トランジスタ（Q13）から電流を供給するために第１４トランジスタ（Q14）、第１５トランジスタ（Q15）、第４抵抗（R4）を含む別のバンドギャップリファレンス部を用いており回路構成が複雑となっていた。

本発明の目的は、上記した従来の欠点を改良し、回路構成が従来よりも簡略で、必要な電流のみを定電流源より基準電圧回路に供給して無駄な電流を少なくした基準電圧回路を提供するものである。

請求項１記載の発明は、コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、第２の抵抗と第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、
第３のトランジスタのコレクタに第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し第１の抵抗と定電流源との接続点及び第２の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
さらに、ベース−エミッタ間に帰還抵抗を接続すると共に、ベースを第３のトランジスタのコレクタに接続し、エミッタを定電流源に接続すると共にコレクタを接地したシャントトランジスタを有し、
第３のトランジスタのコレクタ電流と定電流源からの電流とのずれを帰還抵抗により検出して、第３のトランジスタのコレクタ電流とシャントトランジスタのコレクタ電流との和を定電流源からの電流に等しくする電流帰還部を設けたことを特徴とする基準電圧回路である。

請求項２記載の発明は、コレクタとベースを第１の抵抗の一端に接続し、エミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗の一端に接続し、ベースを第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、第２の抵抗の一端と第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、第１、第２の各抵抗の他端が共通接続されたバンドギャップリファレンス部と、
各エミッタが電源電圧端子に接続され、各ベースが共通接続された各ＰＮＰ型の駆動トランジスタ、第１の分流トランジスタ及び第２の分流トランジスタと、エミッタが駆動トランジスタのコレクタに接続され、コレクタが第４の抵抗を介して接地されたＮＰＮ型の第４のトランジスタと、エミッタが第１の分流トランジスタのコレクタに接続され、コレクタが第１、第２の各抵抗の他端の共通接続点に接続されたＮＰＮ型の第５のトランジスタとから構成され、駆動トランジスタのベースとコレクタが共通接続され、第４、第５のトランジスタの各ベースが共通接続されると共に第２の分流トランジスタのコレクタに接続された定電流源と、
第４、第５のトランジスタの各ベースと第２の分流トランジスタのコレクタとの共通接続点から第３のトランジスタのコレクタに第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し、第１、第２の各抵抗の他端の共通接続点から基準電圧を出力する基準電圧回路において、
さらに、ベースを第３のトランジスタのコレクタ及び帰還抵抗の一端に接続し、エミッタを帰還抵抗の他端及び定電流源の第２の分流トランジスタのコレクタに接続すると共にコレクタを接地したシャントトランジスタとを有することを特徴とする基準電圧回路である。

請求項３記載の発明は、請求項１又は２記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路である。

請求項１〜３の発明によれば、定電流源にバンドギャップ回路出力による電流帰還をかけて基準電圧回路を制御したことにより、回路構成が従来よりも簡略で、必要な電流のみを定電流源よりバンドギャップ回路に供給して無駄な電流を少なくした基準電圧回路を実現できる。また、全回路を同一半導体基板に集積化することで基準電圧回路を構成する各素子間の整合が取りやすくなり、基準電圧の微調整回路やその微調整操作も不用となることと合せて半導体集積回路の生産性を向上させることができる。

必要な電流のみを定電流源よりバンドギャップ回路に供給するという目的を、バンドギャップ回路出力による基準電圧回路の電流帰還制御で実現した。

以下に、請求項１〜３記載に係る本発明の第１実施例の基準電圧回路１００について、図１を参照して説明する。尚、図２と同一部分には同一符号を付してその説明を省略する。図２と相違する主な点は、定電流源（IO1）にバンドギャップ回路（BG1）出力による電流帰還をかけて基準電圧回路１００を制御した点である。

図において、（IO1）は定電流源、（BG1）はＮＰＮ型の第１、第２、第３各トランジスタ（Q1）、（Q2）、（Q3）と第１、第２、第３各抵抗（R1）、（R2）、（R3）とからなるバンドギャップ回路、（R_FB）は一端が第３トランジスタ（Q3）のコレクタに接続された帰還抵抗、（Q6）はＰＮＰ型のシャント用第６トランジスタである。

上記バンドギャップ回路（BG1）は、第１抵抗（R1）と駆動用第１トランジスタ（Q1）のコレクタ、エミッタとの直列回路に、第２抵抗（R2）と分流用第２トランジスタ（Q2）のコレクタ、エミッタと第３抵抗（R3）との直列回路を並列接続し駆動用第１トランジスタ（Q1）と分流用第２トランジスタ（Q2）の各ベースを共通接続して、第１トランジスタ（Q1）のコレクタに接続して、第１、第２トランジスタ（Q1）、（Q2）にて第１カレントミラー回路（CM1）を構成すると共に、第１、第２抵抗（R1）、（R2）の共通接続点に定電流源（IO1）を接続し、第３抵抗（R3）と第１トランジスタ（Q1）のエミッタの共通接続点を接地し、かつ、第２抵抗（R2）と第２トランジスタ（Q2）との接続点に第３トランジスタ（Q3）のベースを接続してそのエミッタを接地したものである。そして、定電流源（IO1）の出力端である第１、第２抵抗（R1）、（R2）の共通接続点から所望の基準出力電圧（Vr）取出すようにしている。

定電流源（IO1）は、各エミッタが電源電圧端子Ｖ_ＣＣ（電源電圧をＶ_ＣＣとする）に接続され、各ベースが共通接続されたＰＮＰ型の第８〜第１０各トランジスタ（Q8）、（Q9）、（Q10）と、エミッタが第８トランジスタのコレクタに接続され、コレクタが第４抵抗（R4）を介して接地されたＮＰＮ型の第１４トランジスタ（Q14）と、エミッタが第９トランジスタのコレクタに接続され、コレクタが第１、第２抵抗（R1）、（R2）の共通接続点に接続されたＮＰＮ型の第１５トランジスタ（Q15）とから構成されている。そして、定電流源（IO1）の第８トランジスタ（Q8）のベースとコレクタは共通接続され、第１４、第１５トランジスタ（Q14）、（Q15）の各ベースが共通接続されると共に第１０トランジスタ（Q10）のコレクタに接続されている。

シャント用第６トランジスタ（Q6）は、帰還抵抗（R_FB）の両端にベース、エミッタを接続してコレクタを接地している。そして、帰還抵抗（R_FB）の他端と第６トランジスタ（Q6）のエミッタとの共通接続点が第１０トランジスタ（Q10）のコレクタに接続されている。以上により、基準電圧回路１００が構成されている。

次に、本実施形態の基準電圧回路１００の動作について説明する。基本的な回路動作については図２の基準電圧回路２００と同じで、
I_R2＝ΔV_BE／R3＋I_B3
を満足する。よって、（５）式と全く同じ式が成立する。

そして、帰還抵抗（R_FB）に流れる電流を（I_FB）とし、第６トランジスタ（Q6）のベース電流を（I_B6）とすると、
I_FB+I_B6 =I3
となるように第６トランジスタ（Q6）のベース電位が決まり、これに見合う第６トランジスタ（Q6）のコレクタ電流が決定される。

ここで、基準電圧回路１００全体の回路電流は、第９トランジスタ（Q9）のベース電流を無視すると、
I8+ I9+ I10 ≒I8+ I1+ I2+ I3+ I6 ・・・（８）
の関係にあるる。（７）式と（８）式とを比較すると、両式の第３トランジスタ（Q3）のコレクタ電流（I3）を同一として、（８）式では（７）式のコレクタ電流（I5）と（I9）が不要であることがわかる。

また、基準電圧回路２００の第４、第５、第７、第１１、第１２、第１３各トランジスタ（Q4）、（Q5）、（Q7）、（Q11）、（Q12）、（Q13）が不要となり回路構成が簡略化できる。尚、基準電圧回路１００の帰還抵抗（R_FB）と基準電圧回路２００の第５抵抗（R5）は、シート抵抗値を好適に選定すれば、集積回路上での面積がほぼ同程度ですむため、６個のトランジスタの占有面積削減という製造コスト面での効果も得ることができる。

さらに、基準電圧回路１００を半導体集積回路で構成した場合、第１、第２、第３、第１４、第１５各トランジスタ（Q1）、（Q2）、（Q3）、（Q14）、（Q15）及び第６、第８、第９、第１０各トランジスタ（Q6）、（Q8）、（Q9）、（Q10）を隣接配置とすることにより、各々のトランジスタのV_BE等の素子特性の整合がとれ、かつ、第１、第２、第３、第４各抵抗（R1）、（R2）、（R3）、（R4）及び帰還抵抗（R_FB）も隣接配置とすることにより、抵抗値の相対比の整合がとれるという効果を得ることができる。

以上説明したように、第１実施例の基準電圧回路１００によれば、回路全体の消費電流を低減させることができ、従来からの良好な温度特性を維持しつつ、基準電圧回路を構成する素子占有面積を削減でき、経済性及び生産性を改善させた基準電圧回路を提供することができる。

尚、上記のように動作させるときの動作電源電圧Ｖ_ＣＣは、第３トランジスタ（Q3）のベース−エミッタ間電圧（V_BE3）と第２抵抗（R2）の端子間電圧を（V2）と第９、第１５トランジスタ（Q9）、（Q15）のコレクタ−エミッタ間電圧（V_CE9）、（V_CE15）との和である。したがって、電圧（V_BE3）を０．７Ｖ、各電圧（V_CE9）、（V_CE15）を０．４Ｖ、電圧（V2）を０．５Ｖとし、基準出力電圧（Vr）を１．２Ｖとすると、動作電源電圧Ｖ_ＣＣを２．０Ｖという低い電圧にして、基準電圧回路を作動させることができる。

本発明の基準電圧回路は、安定した基準電圧が要求される電子機器におけるバンドギャップ回路を用いた基準電圧発生のための回路として広く適用できる。

本発明の第１実施例の基準電圧回路１００を示す回路図。 従来の基準電圧回路２００を示す回路図。

符号の説明

Q1〜Q15 第１〜第１５トランジスタ
R1〜R4 第１〜第４抵抗
Ｖ_ＣＣ 電源電圧端子
BG1、BG2 バンドギャップ回路
IO1、IO2 定電流源
R1、R2、R3 抵抗
R_FB 帰還抵抗
CM1、CM2、CM3 カレントミラー回路
１００、２００ 基準電圧回路

Claims (3)

1. コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを前記第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、前記第２の抵抗と前記第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、
   前記第３のトランジスタのコレクタに前記第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し前記第１の抵抗と前記定電流源との接続点及び前記第２の抵抗と前記定電流源との接続点から基準電圧を出力する基準電圧回路において、
   さらに、ベース−エミッタ間に帰還抵抗を接続すると共に、ベースを前記第３のトランジスタのコレクタに接続し、エミッタを前記定電流源に接続すると共にコレクタを接地したシャントトランジスタを有し、
   前記第３のトランジスタのコレクタ電流と前記定電流源からの電流とのずれを前記帰還抵抗により検出して、前記第３のトランジスタのコレクタ電流と前記シャントトランジスタのコレクタ電流との和を前記定電流源からの電流に等しくする電流帰還部を設けたことを特徴とする基準電圧回路。
2. コレクタとベースを第１の抵抗の一端に接続し、エミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗の一端に接続し、ベースを前記第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、前記第２の抵抗の一端と前記第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、前記第１、第２の各抵抗の他端が共通接続されたバンドギャップリファレンス部と、
   各エミッタが電源電圧端子に接続され、各ベースが共通接続された各ＰＮＰ型の駆動トランジスタ、第１の分流トランジスタ及び第２の分流トランジスタと、エミッタが前記駆動トランジスタのコレクタに接続され、コレクタが第４の抵抗を介して接地されたＮＰＮ型の第４のトランジスタと、エミッタが前記第１の分流トランジスタのコレクタに接続され、コレクタが前記第１、第２の各抵抗の他端の共通接続点に接続されたＮＰＮ型の第５のトランジスタとから構成され、前記駆動トランジスタのベースとコレクタが共通接続され、前記第４、第５のトランジスタの各ベースが共通接続されると共に前記第２の分流トランジスタのコレクタに接続された定電流源と、
   前記第４、第５のトランジスタの各ベースと前記第２の分流トランジスタのコレクタとの共通接続点から前記第３のトランジスタのコレクタに前記第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し、前記第１、第２の各抵抗の他端の共通接続点から基準電圧を出力する基準電圧回路において、
   さらに、ベースを前記第３のトランジスタのコレクタ及び帰還抵抗の一端に接続し、エミッタを前記帰還抵抗の他端及び前記定電流源の前記第２の分流トランジスタのコレクタに接続すると共にコレクタを接地したシャントトランジスタとを有することを特徴とする基準電圧回路。
3. 請求項１又は２記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路。

Images