JP2005253148A - 電源装置 - Google Patents

Abstract

【課題】 アレスタの放電開始電圧よりも低い部品を使用した場合でも、過大電圧印加時には安全にヒューズを溶断して、内部の電源回路に損傷を与えない電源装置を実現する。
【解決手段】 突入電流をスイッチ素子により制限する突入電流制限手段を有する電源装置において、
所定の値を越えた電圧が印加されたことを検出する過電圧検出手段と、
この過電圧検出手段の検出結果に基づき前記スイッチ素子をオン／オフ制御する制御手段と、
を有する構成である。

【選択図】 図１

Description

本発明は、電源装置に関し、特に入力される過電圧に対する保護回路の改良に関する。

従来の電源装置における過電圧保護回路は、電圧が印加される電子回路の入力ライン間にアレスタ、バリスタ或いはアレスタとバリスタを直列接続したものを接続して、過大な入力電圧が印加されたときにヒューズを溶断させて入力電圧を遮断し、電子回路を保護するような構成をとっている（例えば特許文献１参照。）。
ここで、アレスタとは、過電圧が印加された時に通電し、電子回路の耐圧レベル以下に制御して、回路の破壊を防止する素子であり、バリスタ（Variable Resistor）とは、電圧によって抵抗値が急変する非直線性抵抗素子である。

特開２０００−１３４７９４号公報

図５は、従来の電源装置の一例を示した構成図である。
図５は、電源回路に適用された過電圧保護回路について図示したものである。図５において、整流素子（ダイオードブリッジ）４は印加された交流を全波整流し、整流コンデンサ７は整流された電圧を平滑して直流にする。

入力ラインに電圧が印加されると、最初整流コンデンサ７は短絡状態とみなせるので、電源ラインを短絡してそのラインに直列に入っている抵抗値で突入電流の値が決まる。突入電流制御手段９は、このような突入電流を制限するためのものであり、一例としてＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）９１と、このＭＯＳＦＥＴ９１をオン／オフする制御手段９２から構成される。

詳細には、ＭＯＳＦＥＴ９１はゲート−ソース間電圧でドレイン−ソース間のオン抵抗の値が変る特性をもっているため、この特性を突入電流制御に利用して、ＭＯＳＦＥＴ９１のオン抵抗を突入電流制限抵抗としている。制御手段９２は、ＭＯＳＦＥＴ９１のオン抵抗を制御して最初大きな抵抗値で突入電流制御を行い、定常状態では小さな抵抗値になり、突入電流制御と定常状態での低損失の両方を実現する。

ＤＣ／ＤＣコンバータ８は、平滑後の直流電圧から予め設定された直流電圧を発生させる。ここで、ＤＣ／ＤＣコンバータ８の構成、動作については周知技術であるため説明は省略する。

ヒューズ１、アレスタ２およびバリスタ３は、過電圧保護回路を構成する。入力ラインＬにヒューズ１を挿入した後段の入力ラインＬ，Ｎ間に直列に接続される。これにより、過大電圧が印加されアレスタ２の放電開始電圧を越えると、アレスタ２が通電すると共にバリスタ３の抵抗値が低抵抗となり、入力ラインＬ，Ｎ間にヒューズ１，アレスタ２およびバリスタ３を介して電流が流れ、ヒューズ１を溶断させて過大電圧が整流コンデンサ７やＤＣ／ＤＣコンバータ８に印加するのを防ぐ。

ここで、アレスタ２とバリスタ３を直列に接続して用いるのは、続流を防止するためである。続流とは過大電圧によりアレスタ２が動作し、この過大電圧が消滅後、常時印加されている電源電圧により動作が継続する現象である。続流を防止するには放電電流を制限しなければならず、このために、アレスタ２と直列に電流制限素子であるバリスタ３を使用する。

上述のように所定の定格入力の電源装置に誤って過大電圧が入力された場合（混触）、入力側に設置されたアレスタなどが通電してヒューズを溶断させて保護している。しかし、回路電流が大きい電源では、低インピーダンスの部品を使用する必要があり、たとえば整流コンデンサ、スイッチングＭＯＳＦＥＴなどの部品の耐圧がアレスタの放電開始電圧より低いものが多い（例えば、ＡＣ／ＤＣ２４Ｖ入力の電源では、一般的に、整流コンデンサは５０Ｖ，スイッチングＭＯＳＦＥＴは６０Ｖのものを使用する。）。このため、アレスタが放電してヒューズが溶断する前に、内部回路が壊れるという問題点がある。

一方、破損を避けるために耐圧が高い部品（例えば、４００Ｖ以上の部品）を使用することも考えられるが、高耐圧の部品はインピーダンスが高く、損失増になり、通常の使用状態で所用の特性が得られないという問題点もある。また、サイズも大きく、製品が大きくなるという問題もある。

本発明は上述した問題点を解決するためになされたものであり、アレスタの放電開始電圧よりも低い部品を使用した場合でも、過大電圧印加時には安全にヒューズを溶断して、内部の電源回路に損傷を与えない電源装置を実現することを目的とする。

本発明は次の通りの構成になった電源装置である。

（１）突入電流をスイッチ素子により制限する突入電流制限手段を有する電源装置において、
所定の値を越えた電圧が印加されたことを検出する過電圧検出手段と、
この過電圧検出手段の検出結果に基づき前記スイッチ素子をオン／オフ制御する制御手段と、
を有することを特徴とする電源装置。

（２）前記過電圧検出手段が検出する電圧値よりも高い電圧であって、前記スイッチ素子が損傷する電圧よりも低い電圧で通電する通電手段と、
この通電手段により流れる電流で回路を遮断する回路遮断手段と、
を有することを特徴とする（１）に記載の電源装置。

（３）前記スイッチ素子は、ＭＯＳＦＥＴ、サイリスタまたはリレーであることを特徴とする（１）または（２）に記載の電源装置。

（４）前記通電手段は、アレスタおよびバリスタの少なくともいずれか一方であることを特徴とする（２）または（３）に記載の電源装置。

（５）前記回路遮断手段は、ヒューズおよびサーキットブレーカーの少なくともいずれか一方であることを特徴とする（２）乃至（４）のいずれかに記載の電源装置。

本発明によれば、以下のような効果がある。

請求項１乃至請求項５に記載の発明によれば、過大電圧を検出し、この検出結果に基づき既存の突入電流制限手段のスイッチ素子をオン／オフ制御することにより、アレスタの放電開始電圧よりも低い耐電圧の部品を使用しても安全にヒューズを溶断して、内部の電源回路に損傷を与えない電源装置を実現することができる。

図１は本発明の一実施例を示した構成図である。
図１は前出の図５と同様にＭＯＳＦＥＴによる突入電流制限回路を有する電源装置を示している。この電源装置における整流コンデンサやＤＣ／ＤＣコンバータなどの内部回路の保護について説明する。なお、図５と同様の構成要素には同様の符号を付けてその部分の説明は省略する。

図１において、ＭＯＳＦＥＴ６１がオンする経緯は従来例と同様である。過電圧検出手段５は、整流素子４と突入電流制御手段６の間であって、整流後の電圧が印加されたライン間に設けられている。この過電圧検出手段５は、ライン間の過電圧を検出した場合に、検出信号を制御手段６２に送り、突入電流のコントロールをするＭＯＳＦＥＴ６１をカットオフさせる。さらに印加電圧が上昇すると従来例と同様にアレスタ２，バリスタ３に電流が流れ、ヒューズ１が溶断する。ここで、ＭＯＳＦＥＴ６１がスイッチ素子、アレスタ２およびバリスタ３が通電手段、ヒューズ１が回路遮断手段に相当する。
なお、通電手段は、アレスタおよびバリスタの少なくともいずれか一方であって良いし、回路遮断手段は、ヒューズおよびサーキットブレーカーの少なくともいずれか一方であって良い。

図２を用いて本発明における過電圧保護の詳しい動作を説明する。
図２は、本発明の一実施例の詳細を示した構成図である。
図２において、入力電圧が印加されダイオード６４,抵抗６５を介してトランジスタ６３のベース電位が上昇し、トランジスタ６３がオンするとＭＯＳＦＥＴ６１のゲート電位がソース電位よりも低くなりＭＯＳＦＥＴ６１がオンする。ここまでが、従来の突入電流制御手段と同様の動作である。また、ダイオード６４，抵抗６５，トランジスタ６３が従来の制御手段に相当する部分である。

さらに、入力電圧が上昇しツェナ−ダイオード５２がオンすると、トランジスタ５３，５４で構成されたラッチ回路がオンしてダイオード５５を介してトランジスタ６３のベース電位を下げる。これにより、トランジスタ６３をカットオフさせ、結果的にＭＯＳＦＥＴ６１がカットオフして、整流コンデンサ７およびＤＣ／ＤＣコンバータ８に電力が供給されなくなる。ここで、抵抗５１、ツェナ−ダイオード５２が過電圧検出手段に相当し、トランジスタ５３，５４で構成されたラッチ回路、ダイオード５５が従来の制御手段に付加されたものが本発明により新たな構成となった制御手段６２である。つまり、従来の制御手段に対して、過電圧検出手段からの検出信号に基づきＭＯＳＦＥＴをオン／オフ制御するスイッチ制御手段を付加したものである。
なお、破線で囲んだＤＣ／ＤＣコンバータ８は周知技術であるため説明を省略する。

図３は、本発明の電源装置における過電圧保護の動作電圧の一例を示した説明図である。
図３では、定格入力電圧、過電圧検出回路の動作電圧、整流コンデンサ７の定格電圧、アレスタ２の放電開始電圧、ＭＯＳＦＥＴ６１のＶＤＳＳ、混触の電圧レベルの関係を例示している。

図３おいて、縦軸上に各設定電圧をとり、その左にＡＣ電圧値（実効値）を、右にＤＣ電圧値を記すことにより、各電圧レベルの高低の関係を示している。
定格入力電圧がＡＣ２４Ｖ，ＤＣ３３．９Ｖの電源回路において、過電圧（ＡＣ３１Ｖ，ＤＣ４３，８Ｖ）を検出すると、ＭＯＳＦＥＴ６１がカットオフして、整流コンデンサ７への電力の供給を遮断する。さらに入力に高い電圧が印加され、アレスタ２が放電するとヒューズ１が溶断して入力ラインを遮断して保護する。

この場合、整流コンデンサ７の定格電圧（ＡＣ３５.３Ｖ，ＤＣ５０Ｖ）よりも低い電圧で電力の供給が遮断され、ＭＯＳＦＥＴ６１のブレークダウン電圧ＶＤＳＳ（ＤＣ１００Ｖ）よりも低い電圧でアレスタが放電するように放電開始電圧（ＤＣ７５Ｖ）を低く設定しているので、ＭＯＳＦＥＴ６１が耐圧破壊せずにヒューズ１が溶断して内部回路（整流コンデンサ７，ＤＣ／ＤＣコンバータ８）は保護される。

以上説明したように、入力定格電圧よりも高く、内部回路の部品が損傷するような電圧よりも低い電圧を検出し、この検出信号で突入電流制限手段のスイッチ素子をオフする。さらに、高い電圧が印加されるとスイッチ素子が損傷する電圧よりも低い電圧でアレスタが放電してヒューズが溶断する。これにより、内部回路にアレスタの放電開始電圧よりも低い耐電圧の部品を使用しても、安全にヒューズを溶断して、回路に損傷を与えない電源装置を実現することができる。また、既存のスイッチ素子を利用するため少量の部品の追加で実現できる。
なお、本実施例ではＡＣ／ＤＣ２４Ｖ入力の電源を例示して説明したが、本発明は入力電圧に依存するものではない。

図４は、本発明の他の実施例を示した構成図である。
図４で前出の図と同様の構成要素には同様の符号を付し、その説明は省略する。
図４（ａ）は、図１のＭＯＳＦＥＴ６１をサイリスタ６６に置き換えたものであり、図４（ｂ）は、同ＭＯＳＦＥＴ６１をリレー６８に置き換えたものであり、上述の実施例と同様の動作になる。

電源ラインに電圧が印加されると、最初整流コンデンサ７は短絡状態とみなせるので、電源ラインを短絡してそのラインに直列に入っている抵抗値で突入電流の値が決まる。
図４に示した実施例のように、前出のＭＯＳＦＥＴ６１の代わりにサイリスタ６６，リレー６８を使う場合、サイリスタ６６，リレー６８は、オン／オフの２状態でしか制御できない。したがって、突入電流制限手段６ａ，６ｂにおいて、これらがオンしてしまうと導通抵抗が小さくて、突入電流を制限するに十分な大きさの導通抵抗が得られない。このため本実施例では突入電流制限抵抗６７を設けている。

また、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。

本発明の一実施例を示した構成図である。 本発明の一実施例の詳細を示した構成図である。 本発明の電源装置における過電圧保護の動作電圧の一例を示した説明図である。 本発明の他の実施例を示した構成図である。 従来の電源装置の一例を示した構成図である。

符号の説明

１ ヒューズ
２ アレスタ
３ バリスタ
４ 整流素子
５ 過電圧検出手段
６、６ａ、６ｂ 突入電流制御手段
７ 整流コンデンサ
８ ＤＣ／ＤＣコンバータ
５１ 抵抗
５２ ツェナ−ダイオード
５３、５４ トランジスタ
５５ ダイオード
６１ ＭＯＳＦＥＴ
６２ 制御手段
６３ トランジスタ
６４ ダイオード
６５ 抵抗

Claims (5)

1. 突入電流をスイッチ素子により制限する突入電流制限手段を有する電源装置において、
   所定の値を越えた電圧が印加されたことを検出する過電圧検出手段と、
   この過電圧検出手段の検出結果に基づき前記スイッチ素子をオン／オフ制御する制御手段と、
   を有することを特徴とする電源装置。
2. 前記過電圧検出手段が検出する電圧値よりも高い電圧であって、内部回路が損傷する電圧よりも低い電圧で通電する通電手段と、
   この通電手段により流れる電流で回路を遮断する回路遮断手段と、
   を有することを特徴とする請求項１に記載の電源装置。
3. 前記スイッチ素子は、ＭＯＳＦＥＴ、サイリスタまたはリレーであることを特徴とする請求項１または請求項２に記載の電源装置。
4. 前記通電手段は、アレスタおよびバリスタの少なくともいずれか一方であることを特徴とする請求項２または請求項３に記載の電源装置。
5. 前記回路遮断手段は、ヒューズおよびサーキットブレーカーの少なくともいずれか一方であることを特徴とする請求項２乃至請求項４のいずれかに記載の電源装置。
   

Images