JP2005244110A - 多層基板及び高周波回路装置 - Google Patents

多層基板及び高周波回路装置 Download PDF

Info

Publication number
JP2005244110A
JP2005244110A JP2004055110A JP2004055110A JP2005244110A JP 2005244110 A JP2005244110 A JP 2005244110A JP 2004055110 A JP2004055110 A JP 2004055110A JP 2004055110 A JP2004055110 A JP 2004055110A JP 2005244110 A JP2005244110 A JP 2005244110A
Authority
JP
Japan
Prior art keywords
layer
frequency circuit
multilayer substrate
frequency
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004055110A
Other languages
English (en)
Inventor
Takashi Higuchi
隆 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004055110A priority Critical patent/JP2005244110A/ja
Publication of JP2005244110A publication Critical patent/JP2005244110A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】良好な高周波特性を得る多層基板及び高周波回路装置を提供する。
【解決手段】誘電体層10a、誘電体層10aの表面に形成され且つ高周波回路13が形成される表面導体層L1、誘電体層10aの裏面に形成された内部導体層10c(L2)、内部導体層10c(L2)の一部が露出するように該内部導体層10c(L2)に接合された他の層12、11(11b、11a、11c)を備えた多層基板1と、多層基板1の内部導体層10c(L2)の露出している部分に接合される筐体3と、筐体3に搭載されて多層基板3の表面導体層L1に形成された高周波回路13に接続される高周波デバイス2とを備えている。
【選択図】図1

Description

本発明は、多層基板及び高周波回路装置に関し、特に高周波回路が搭載された多層基板と高周波デバイスとの接続を良好に行う技術に関する。
従来、低周波回路(DC回路ともいう)と高周波回路とが混在する高周波回路装置が知られている。近年は、高周波回路装置を小型化したいという要請に応えるため、低周波回路及び高周波回路を搭載する基板として回路部品の高密度実装が可能な多層基板を採用するケースが増えている。
図2は、このような従来の高周波回路装置の構成を示す図であり、図2(a)は平面図、図2(b)は側断面図である。この高周波回路装置は、多層基板1a、高周波デバイス2、筐体3a及び接続リボン4を有して構成されている。筐体3aは、多層基板1a及び高周波デバイス2を搭載するとともに、高周波回路装置全体の基準グランドとして使用される。この基準グランドは筐体グランドとも呼ばれる。
図2に示す例では、多層基板1aとして4層基板が用いられている。この多層基板1aは、例えば第1両面基板10と第2両面基板11とをプリプレグ12で接着することにより構成されている。第1両面基板10と第2両面基板11の各々は、板状の誘電体の表面及び裏面に導体が接着された構造を有する。ここで、多層基板1aの表面に形成された外層(第1両面基板10の表面層)を第1層L1、その下側に形成された内層(第1両面基板10の裏面層)を第2層L2、さらにその下側に形成された内層(第2両面基板11の表面層)を第3層L3、裏面に形成された外層(第2両面基板11の裏面層)を第4層L4と呼ぶ。
第1層L1には、高周波回路13を構成する配線パターンが形成されている。この配線パターンには、マイクロストリップ線路を構成する中心導体14が含まれる。第2層L2には、高周波回路13のグランドとなる第1内層グランドパターン15が形成されている。この第1内層グランドパターン15は、マイクロストリップ線路の接地導体としても使用される。この第1内層グランドパターン15は、第1層L1から第4層まで貫通するスルーホールTH(Through Hole)によって筐体3a(筐体グランド)に接続されている。
第4層L4には、低周波回路16を構成する配線パターンが形成されている。第3層には、低周波回路16のグランドとなる第2内層グランドパターン17が形成されている。この第2内層グランドパターン17は、第3層L3と第4層L4との間を貫通する図示しないインターステシャルビアホールIVH(Interstitial Via Hole)によって筐体3a(筐体グランド)に接続されている。
高周波デバイス2は、例えばパワーアンプ、ミキサ、発振器、逓倍器などが1つのパッケージに収納されて構成されている。この高周波デバイス2は、筐体3aに直付けされている。これにより、高周波デバイス2に収容されている素子、特にパワーアンプで発生される熱が、ヒートシンクとして機能する筐体3aによって放散される。
多層基板1aの第1層L1に形成された中心導体14と高周波デバイス2との間は、接続リボン4によって電気的に接続されている。これにより、高周波デバイス2と高周波回路13との間がマイクロストリップ線路によって電気的に接続されることになり、高周波回路装置として機能する。
なお、関連する技術として、高周波帯域、特にミリ波帯域に使用される高周波回路基板と、電源回路等の低周波回路基板とを組み合わせた多層回路基板が知られている(例えば、特許文献1参照)。この多層回路基板は、一方の面に接地導体が密着配置されている高周波用樹脂基板と、一方の面に接地導体が密着配置されている低周波用樹脂基板とを少なくとも有し、高周波用樹脂基板と低周波用樹脂基板とは、接地導体側において対向して配置され、少なくとも高周波用樹脂基板に形成されている導体パターンの一部と低周波用樹脂基板に形成されている導体パターンの一部とがスルーホールで接続されている構造を有する。この構造により、よりコンパクトに高周波回路と低周波回路を共存させることができ、しかも高周波回路基板において低損失で、耐熱性も有し、しかもパターンが微細になりすぎず、高密度実装が可能な小型、高性能で低価格の多層回路基板を構成できる。
特開2003−60359号公報
しかしながら、図2に示すような構造を有する従来の高周波回路装置では、スルーホールTHの位置によっては、中心導体14の直下の第1内層グランドパターン15の位置から筐体3a(筐体グランド)までの距離が長くなり、誘導リアクタンス(ωL)が発生し、グランドのインピーダンスが大きくなる。
その結果、インピーダンスの整合がとれなくなって反射等が生じ、マイクロストリップ線路を構成する中心導体14と高周波デバイス2との接続部分で高周波的な不連続が生じる。
上述した高周波的な不連続は、上記接続部分を流れる信号の周波数が高くなるに従って顕著になる。その結果、高周波特性が劣化し、高周波デバイスが本来的に有する性能を発揮できなくなるという問題がある。この問題を解消するためにはスタブを付加する等の調整が必要になるので、高周波回路装置のコストアップにつながる。
本発明は、上述した問題を解消するためになされたものであり、その課題は、良好な高周波特性を得ることができる多層基板及び高周波回路装置を提供することにある。
本発明に係る多層基板は、上記課題を達成するために、誘電体層と、誘電体層の表面に形成され且つ高周波回路が形成された表面導体層と、誘電体層の裏面に形成された内部導体層と、内部導体層の一部が露出するように該内部導体層に接合された他の層とを備えたことを特徴とする。
また、本発明に係る高周波回路装置は、誘電体層、誘電体層の表面に形成され且つ高周波回路が形成された表面導体層、誘電体層の裏面に形成された内部導体層、内部導体層の一部が露出するように該内部導体層に接合された他の層とを備えた多層基板と、多層基板の内部導体層の露出している部分に接合される筐体と、筐体に搭載されて多層基板の表面導体層に形成された高周波回路に接続される高周波デバイスとを備えたことを特徴とする。
本発明に係る多層基板によれば、内部導体層の一部が露出するように構成されているので、内部導体層を表面導体層に形成される高周波回路のグランドとして用いる場合、その露出された部分を直接に外部のグランドに接続することができる。この場合、内部導体層と外部のグランドとの距離はゼロになるので、内部導体層をスルーホールを用いて外部のグランドに接続すると、インピーダンスが大きくなるという問題を回避できる。
また、本発明に係る高周波回路装置によれば、多層基板の内部導体層の一部が露出するように構成し、その露出された部分を直接に筐体に接続するように構成したので、内部導体層を表面導体層に形成される高周波回路のグランドとして用い、筐体を高周波回路装置全体のグランド(筐体グランド)として用いる場合に、内部導体層と筐体グランドとの距離はゼロになるので、従来のような第1内層グランドパターンから筐体グランドまでの距離が長くなることに起因してグランドのインピーダンスの不整合が生じるという問題は発生しない。
従って、従来の高周波回路装置のような、内部導体層である第1内層グランドパターンから筐体(筐体グランド)までの距離が長くなることに起因するインピーダンスの不整合の問題は発生せず、マイクロストリップ線路を構成する表面導体層と高周波デバイスとの接続部分で高周波的な不連続が生じることもない。その結果、高周波デバイスが本来的に有する性能を発揮できるので、良好な高周波特性が得られるとともに、高周波的な不連続性を調整するための作業も不要であるので、低コストの高周波回路装置を提供できる。
以下、本発明の実施例に係る多層基板及び高周波回路装置を、図面を参照しながら詳細に説明する。
なお、従来の技術の欄で説明した構成部分と同一または相当する構成部分には、従来の技術の欄で使用した符号と同じ符号を用いて説明する。
図1は、本発明の実施例1に係る多層基板及び高周波回路装置の構成を示す図であり、図1(a)は平面図、図1(b)は側断面図である。
本発明の実施例1に係る高周波回路装置は、多層基板1、高周波デバイス2、筐体3、接続リボン4及びねじ5から構成されている。なお、以下では、多層基板1として4層基板が用いられる場合について説明するが、多層基板は4層に限定されることはなく、3層、あるいは5層以上でもよい。
筐体3は、多層基板1及び高周波デバイス2を搭載するとともに、高周波回路装置全体の基準グランドとして使用される。この基準グランドは筐体グランドとも呼ばれる。筐体3の所定部位には、筐体3及び多層基板1の各グランドとを電気的に接続するための凸部30が設けられている。
多層基板1は、例えば第1両面基板10と第2両面基板11とがプリプレグ12を介して層構造になるように接合されて構成されている。第1両面基板10は、板状の誘電体からなる誘電体層10aと、誘電体層10aの表面に接着された銅箔等の導体からなる導体層10bと、誘電体層10aの裏面に接着された銅箔等の導体からなる導体層10cとから構成されている。同様に、第2両面基板11は、板状の誘電体からなる誘電体層11aと、誘電体層11aの表面に接着された銅箔等の導体からなる導体層11bと、誘電体層11aの裏面に接着された銅箔等の導体からなる導体層11cとから構成されている。
以下では、多層基板1の表面に形成された外層(第1両面基板10の導体層10bと同じ)を第1層L1、その下側に形成された内層(第1両面基板10の導体層10cと同じ)を第2層L2、さらにその下側に形成された内層(第2両面基板11の導体層11bと同じ)を第3層L3、裏面に形成された外層(第2両面基板11の導体層11cと同じ)を第4層L4と呼ぶ。
第1層L1は本発明の表面導体層に対応し、第1層L1と第2層L2との間の層(第1両面基板10の誘電体層10aと同じ)は本発明の誘電体層に対応し、第2層L2は本発明の内部導体層に対応する。また、本発明の「他の層」は、プリプレグ12及び第2両面基板11に対応する。
多層基板1の第1層L1には、高周波回路13を構成するための配線パターンが形成されている。この配線パターンには、マイクロストリップ線路を構成する中心導体14が含まれる。第2層L2には、高周波回路13のグランドとなる第1内層グランドパターン15が形成されている。この第1内層グランドパターン15は、マイクロストリップ線路の接地導体として使用される。
第4層L4には、低周波回路16を構成するための配線パターンが形成されている。第3層には、低周波回路16のグランドとなる第2内層グランドパターン17が形成されている。この第2内層グランドパターン17は、第3層L3と第4層L4との間を貫通する図示しないインターステシャルビアホールIVHによって筐体3(筐体グランド)に接続されている。
プリプレグ12及び第2両面基板11(第3層L3、誘電体層11a及び第4層L4)は、第1両面基板10(第1層L1、誘電体層10a及び第2層L2の)端部から距離Lまでの範囲には形成されていない。従って、第2層L2の第1内層グランドパターン15は、その端部から距離Lまでの範囲で露出されている。距離Lは、例えば18GHz帯の高周波信号を取り扱う場合は、例えば5mm程度とすることができる。
以上のように構成された多層基板1は、第1内層グランドパターン15の露出した部分が筐体3の凸部30に載置され、ねじ5によってねじ止めされることにより筐体3に取り付けられる。
ねじ5は、距離L/2の位置であって、且つねじ5の頭が中心導体14から距離X(X>中心導体14の幅W)以上離れた位置でねじ止めするのが好ましい。このねじ止めにより、第1内層グランドパターン15と筐体3の凸部30とが密着され、これらの間のインピーダンスを略ゼロにすることができる。
この状態において、内層グランドが筐体グランドに最短距離で接続される。このため、中心導体14の直下の第1内層グランドパターン15の位置から筐体3(筐体グランド)までの距離がゼロになり、従来のようなインピーダンスの不整合に起因する反射は生じないので、マイクロストリップ線路を構成する中心導体14と高周波デバイス2との接続部分で高周波的な不連続は発生しない。
なお、この実施例1は、多層基板1の第1内層グランドパターン15と筐体3との間をねじ5によるねじ止めにより接続したが、半田付けや導電性接着剤を用いた接着などにより接続することもできる。ねじ止めによる場合には、ねじ4の周囲のみが密着されてねじ4の外側は、密着度が低下するケースが発生するが、半田付けや導電性接着剤を用いた接着によれば、第1内層グランドパターン15と筐体3との間を広い範囲で接着させることができる。
高周波デバイス2は、例えばパワーアンプ、ミキサ、発振器などが1つのパッケージに収納されて構成されている。この高周波デバイス2は、筐体3に直付けされている。これにより、高周波デバイス2に収容されている素子、特にパワーアンプで発生される熱が、ヒートシンクとして機能する筐体3によって放散される。
多層基板1の第1層L1に形成された中心導体14と高周波デバイス2との間は、接続リボン4によって電気的に接続されている。これにより、高周波デバイス2と高周波回路13との間がマイクロストリップ線路によって電気的に接続されることになり、高周波回路装置として機能する。この場合、上述したように、マイクロストリップ線路を構成する中心導体14と高周波デバイス2とを接続リボン4によって接続する部分で高周波的な不連続は発生しないので、良好な高周波特性が得られる。
以上説明した本発明の実施例1に係る多層基板及び高周波回路装置によれば、多層基板1の第1内層グランドパターン15の一部が露出するように構成し、その露出された部分を直接に筐体3に接続するように構成したので、第1内層グランドパターン15を第1層L1に形成される高周波回路13のグランドとして用い、筐体3を高周波回路装置全体のグランド(筐体グランド)として用いる場合に、第1内層グランドパターン15と筐体3との距離はゼロになるので、従来のような第1内層グランドパターン15から筐体グランドまでの距離が長くなることに起因してグランドのインピーダンスの不整合が生じるという問題は発生しなくなる。
従って、従来の高周波回路装置のような、第1内層グランドパターン15から筐体3(筐体グランド)までの距離が長くなることに起因するインピーダンスの不整合の問題は発生せず、マイクロストリップ線路を構成する中心導体14と高周波デバイス2とを接続リボン4で接続する部分で高周波的な不連続が生じることもない。その結果、高周波デバイス2が本来的に有する性能を発揮できるので、良好な高周波特性が得られるとともに、高周波的な不連続性を調整するための作業も不要であるから、低コストの高周波回路装置を提供できる。
なお、上述した実施例1では多層基板として第1両面基板10と第2両面基板11とをプリプレグ12を介して層構造になるように接合して構成された4層基板を例に挙げて説明したが、本発明は、第1両面基板10の裏面の導体層10cに任意の数の誘電体層や導体層が形成される種々の多層基板にも適用できる。
本発明に係る多層基板及び高周波回路装置は、高周波信号と低周波信号とが混在したものを処理する高周波送受信モジュールに適用可能である。
本発明の実施例1に係る多層基板及び高周波回路装置を説明するための図である。 従来の多層基板及び高周波回路装置を説明するための図である。
符号の説明
1…多層基板、2…高周波デバイス、3…筐体、4…接続リボン、5…ねじ、10…第1両面基板、10a…誘電体層、10b,10c…導体層、11…第2両面基板、11a…誘電体層、11b,11c…導体層、12…プリプレグ、13…高周波回路、14…中心導体、15…第1内層グランドパターン、16…低周波回路、17…第2内層グランドパターン、30…凸部、L1…第1層、L2…第2層、L3…第3層、L4…第4層、

Claims (3)

  1. 誘電体層と、
    前記誘電体層の表面に形成され且つ高周波回路が形成された表面導体層と、
    前記誘電体層の裏面に形成された内部導体層と、
    前記内部導体層の一部が露出するように該内部導体層に接合された他の層と、
    を備えたことを特徴とする多層基板。
  2. 誘電体層、前記誘電体層の表面に形成され且つ高周波回路が形成された表面導体層、前記誘電体層の裏面に形成された内部導体層、前記内部導体層の一部が露出するように該内部導体層に接合された他の層を備えた多層基板と、
    前記多層基板の内部導体層の露出している部分に接合される筐体と、
    前記筐体に搭載されて前記多層基板の表面導体層に形成された高周波回路に接続される高周波デバイスと、
    を備えたことを特徴とする高周波回路装置。
  3. 前記多層基板の前記内部導体層と前記筐体との間をねじ又は半田により接続したことを特徴とする請求項2記載の高周波回路装置。
JP2004055110A 2004-02-27 2004-02-27 多層基板及び高周波回路装置 Pending JP2005244110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055110A JP2005244110A (ja) 2004-02-27 2004-02-27 多層基板及び高周波回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055110A JP2005244110A (ja) 2004-02-27 2004-02-27 多層基板及び高周波回路装置

Publications (1)

Publication Number Publication Date
JP2005244110A true JP2005244110A (ja) 2005-09-08

Family

ID=35025491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055110A Pending JP2005244110A (ja) 2004-02-27 2004-02-27 多層基板及び高周波回路装置

Country Status (1)

Country Link
JP (1) JP2005244110A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157057A (ja) * 2017-03-17 2018-10-04 セイコーエプソン株式会社 プリント回路板および電子機器
US10594012B2 (en) 2015-11-20 2020-03-17 Furuno Electric Co., Ltd. Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10594012B2 (en) 2015-11-20 2020-03-17 Furuno Electric Co., Ltd. Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom
JP2018157057A (ja) * 2017-03-17 2018-10-04 セイコーエプソン株式会社 プリント回路板および電子機器

Similar Documents

Publication Publication Date Title
WO2004021435A1 (ja) モジュール部品
JPWO2006100764A1 (ja) プリント配線板
EP1444733B1 (en) Electronic device carrier adapted for transmitting high frequency signals
JP2003204244A (ja) Sawフィルタ
JP2014007390A (ja) 多層配線基板
JPS634712B2 (ja)
JPH08204444A (ja) コンバータ機能一体型gpsアンテナ
JP2005528822A (ja) 螺旋状結合器
JP2005244110A (ja) 多層基板及び高周波回路装置
JPH10327004A (ja) 同軸コネクタを有する回路モジュール
JPH0567911A (ja) 電子回路一体形平面アンテナ
KR20010093792A (ko) 사각동축전송라인을 갖는 발룬을 구비한 마이크로웨이브믹서
JP2001102747A (ja) 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
JP2011192939A (ja) 光モジュール
JPH06216501A (ja) プリント配線板及びプリント配線板用部材
JPH04261097A (ja) 多層プリント基板
JP2758321B2 (ja) 回路基板
JP3880921B2 (ja) 金属ベース配線基板及びその基板を使った高周波装置
JP2784523B2 (ja) 電子部品搭載用基板
JPH09135117A (ja) スパイラルアンテナ
JP2944155B2 (ja) 高周波回路基板装置
JP2002280748A (ja) 高周波基板構造
JP2002353366A (ja) 高周波電子部品の実装方法及び高周波電子部品実装用プリント基板
JP2005277022A (ja) 多層基板及び送受信モジュール
JP2007013144A (ja) 厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070201

A977 Report on retrieval

Effective date: 20090421

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Effective date: 20091020

Free format text: JAPANESE INTERMEDIATE CODE: A02