JP2007013144A - 厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置 - Google Patents

厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置 Download PDF

Info

Publication number
JP2007013144A
JP2007013144A JP2006172406A JP2006172406A JP2007013144A JP 2007013144 A JP2007013144 A JP 2007013144A JP 2006172406 A JP2006172406 A JP 2006172406A JP 2006172406 A JP2006172406 A JP 2006172406A JP 2007013144 A JP2007013144 A JP 2007013144A
Authority
JP
Japan
Prior art keywords
thick film
printed circuit
interconnect
integrated circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006172406A
Other languages
English (en)
Inventor
Peter J Martinez
ペーター ジェイ． マルティネツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2007013144A publication Critical patent/JP2007013144A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】集積回路デバイスと他の部品との間で高周波信号及び低周波信号をルーティングする。
【解決手段】パッケージ（５）は、パッケージ（５）の第一の層を形成し、その上に一群の厚膜相互接続（３０）を有する厚膜基板（１５）であって、厚膜相互接続（３０）の少なくとも一部が、ｉ）集積回路（１０）との電気接続用に配置された第一の端部、及びｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部を有する厚膜基板（１５）と、パッケージ（５）の第二の層を形成し、その上に一群のプリント回路相互接続（６０）を有するプリント回路基板（４５）であって、プリント回路相互接続（６０）の少なくとも一部が、ｉ）集積回路（１０）との電気接続用に配置された第一の端部、及びｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部を有するプリント回路基板（４５）と、備える。
【選択図】図１

Description

一般に厚膜相互接続を有するセラミック基板は、特にＫＱ材料技術と併せて利用した場合、無線周波数（ＲＦ）範囲にある信号等の高周波信号の伝送に有利である。厚膜相互接続の現在の欠点の一つは、単位面積あたりの厚膜材料のコストが高いという点である。
プリント回路相互接続を持つプリント回路基板は一般に、ＫＱ材料相互接続を含む厚膜基板よりも単位面積あたりのコストが安い。しかしながら、プリント回路相互接続の構造は通常、直流（ＤＣ）に近い信号等の低周波信号にしか適しているとは言えない。一部の特殊な基板は比較的高い周波数を伝送することができるが、これらの基板は非有機基板よりも低い周波数しか伝送しないのである。
殆どの超小型回路パッケージデザインでは、高周波及び低周波両方の電気信号の伝送が必要となる。しかしながら、特定のデザインが高周波信号を要する場合、低周波信号もまた、厚膜回路を通じて伝送されることになる。この構成では低周波（例えばＤＣ信号）用の厚膜相互接続が必要となり、これはパッケージコストを増大させることになる。
一実施例においては、集積回路から信号をルーティングする為のパッケージが提供されるものであり、このパッケージは、その第一の層を形成する厚膜基板を備え、該厚膜基板は一群の厚膜相互接続をその上に有し、その厚膜相互接続の少なくとも一部が、ｉ）集積回路との電気接続用に配置された第一の端部と、ｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部とを有しており、そしてプリント回路基板が該パッケージの第二の層を形成しており、このプリント回路基板がその上に一群のプリント回路相互接続を有しており、そのプリント回路相互接続の少なくとも一部が、ｉ）集積回路との電気接続用に配置された第一の端部と、ｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部とを有している。
他の実施例においては、集積回路から信号をルーティングする為のシステムが提供されるものであり、このシステムは、他の部品と電気接続されるように構成され、これにより高周波信号及び低周波信号をそれらとの間で伝送するようになっている集積回路と、集積回路から信号をルーティングする為のパッケージであって、その第一の層を形成する厚膜基板を含み、一群の厚膜相互接続をその上に有する該厚膜基板は、その厚膜相互接続の少なくとも一部が、ｉ）集積回路との電気接続用に配置された第一の端部と、ｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部とを有し、そして該パッケージの第二の層を形成するプリント回路基板は、その上に一群のプリント回路相互接続を有しており、そのプリント回路相互接続の少なくとも一部が、ｉ）集積回路との電気接続用に配置された第一の端部と、ｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部とを有し、そして第一のコネクタ群及び第二のコネクタ群とを備えており、該第一のコネクタ群が厚膜相互接続及び集積回路と電気接続しており、該第二のコネクタ群がプリント回路基板相互接続及び集積回路と電気接続している。
他の実施例においては、集積回路デバイス及び他の部品間に高周波信号及び低周波信号をルーティングする為の方法が提供されるものであり、該方法は、相互に接着された厚膜基板及びプリント回路基板を有するパッケージを設けることと、集積回路デバイスの高周波信号をルーティングするように構成された部分と、厚膜基板上に配置された一群の厚膜相互接続とを、相互に電気接続するように取り付けることと、集積回路デバイスの低周波信号をルーティングするように構成された部分と、プリント回路基板の一群のプリント回路相互接続とを、相互に電気接続するように取り付けることと、他の部品の高周波信号をルーティングするように構成された部分と、厚膜基板上に配置された厚膜相互接続とを、相互に電気接続するように取り付けることと、そして他の部品の低周波信号をルーティングするように構成された部分と、プリント回路基板のプリント回路相互接続とを、相互に電気接続するように取り付けることとを含む。
他の実施例も同様に開示される。
本発明を説明する実施例を図に示した。
一実施例においては、相互接続の他レベルへと送られる高周波信号及び低周波信号用にパッケージ５（図１）が提供される。例えば、無線周波数（ＲＦ）信号が高周波信号の一タイプであり、直流（ＤＣ）信号が低周波信号の一タイプである。これらの高周波信号及び低周波信号は、パッケージ５を通じて集積回路デバイス１０から他の部品へとルーティングされる。
図１〜図５を参照すると、集積回路デバイス１０と他の部品との間で高周波信号及び低周波信号をルーティングする為のパッケージ５が描かれている。厚膜基板１５はパッケージ５の第一の層を形成している。厚膜基板１５としては、セラミック材料、ガラス材料、又は誘電体材料でコーティングされた金属が含まれるが、これらに限らない。以下の説明においては、便宜上、厚膜基板は厚膜セラミック基板とする。厚膜基板１５は相互に反対を向く第一の面２０と第二の面２５を持っている。一群の厚膜相互接続３０が厚膜基板１５の第一の面２０上に配置されている。厚膜相互接続３０の各々は、第一の端部３５及び第二の端部４０を持っている。各厚膜相互接続３０の第一の端部３５は、集積回路デバイス１０との電気接続用に構成されている。各厚膜相互接続３０の第二の端部４０は、集積回路デバイス１０から離れて位置する他レベルの相互接続との電気接続用に構成されている。一実施例においては、厚膜相互接続３０は、高周波信号を集積回路デバイス１０と他の部品との間で伝送するように構成されている。オプションとして、高周波信号及び低周波信号の両方が厚膜相互接続３０を介して伝送されるようになっていても良い。しかしながら、一実施例においては、少なくとも一部の低周波信号が厚膜相互接続３０を介して伝送されないようになっており、その分、厚膜相互接続３０を形成する為に用いられる材料の量が低減される。
プリント回路基板４５は超小型回路パッケージ５の第二の層を形成する。プリント回路基板４５は第一の面５０及び第二の面５５を持つ。一群のプリント回路相互接続６０は、プリント回路基板４５の第一の面５０上に配置される。プリント回路相互接続６０の各々は、第一の端部６５及び第二の端部７０を持っている。プリント回路相互接続６０の各々の第一の端部６５は、集積回路デバイス１０との電気接続用に構成されている。プリント回路相互接続６０の各々の第二の端部７０は、集積回路デバイス１０から離れて位置する他レベルの相互接続との電気接続用に構成されている。プリント回路相互接続６０は、集積回路デバイス１０及び他の部品間で低周波信号を伝送するように構成されているものである。
一実施例においては、パッケージ５は、厚膜基板１５の第一の面２０とプリント回路基板４５の第二の面５５とを相互に向き合うように配置することにより構成されている。接着剤７５が厚膜基板１５の第一の面２０とプリント回路基板４５の第二の面とを互いに接着させている。接着剤７５は誘電体材料とすることが出来る。
一実施例においては、厚膜相互接続３０及びプリント回路相互接続６０の一部は、相互に電気的に接続されるように配置されている。プリント回路基板４５及び厚膜基板１５間の接着層７５は、プリント回路基板４５の相互接続６０と厚膜基板１５の相互接続３０との間に導電性の接続領域を設けるようにパターニングすることが出来る。
図３〜図５及び図６Ｂを見ると、一実施例においては厚膜相互接続３０の第一の端部３５が厚膜基板１５の中心部分８０に隣接して配置されている。厚膜相互接続６０の第一の端部３５は、それらの中に開口８５を形成している。開口８５はそこに集積回路デバイス１０を受容するように所定面積の大きさを持っているものであるが、他の実施例においては集積回路デバイス１０を厚膜基板１５上に直接的に取り付けることが出来る為、開口８５は必要とされない。プリント回路基板４５はその中に開口９０を持っている。プリント回路基板４５の開口９０は、それを通して集積回路デバイス１０を受容するように所定面積の大きさを持っている。厚膜相互接続３０の第二の端部３５は厚膜基板１５の外側部分９５に隣接して配置されている。プリント回路基板４５の開口９０は厚膜相互接続３０の第一の端部３５間に形成された開口８５よりも大きい幅を持っている。一実施例においては、厚膜相互接続３０中の集積回路１０用の開口８５の各々は、プリント回路基板４５の開口９０よりも小さい。この構成により、雛壇様の構造が集積回路デバイス１０の周囲に形成されるのである。
図５を参照すると、一実施例においては、第一のワイヤボンド群１００は集積回路デバイス１０と厚膜相互接続３０との間で高周波信号を伝送するように構成されている。第二のワイヤボンド群１０５は集積回路デバイス１０とプリント回路相互接続６０との間で低周波信号を伝送するように構成されている。この構成においては、厚膜相互接続３０へと固定されている第一のワイヤボンド群１００の各々は、プリント回路相互接続６０へと固定された第二のワイヤボンド群１０５よりも、集積回路デバイス１０から離れて配置されている。一実施例においては、第一のワイヤボンド群１００及び第二のワイヤボンド群１０５の一方又は両方が、単一のワイヤボンドを含むものであっても良い。
一実施例においては、厚膜相互接続３０は、それを通じて高周波信号が伝送されるように、集積回路デバイス１０の第一の部位群と電気接続されている。プリント回路相互接続６０は、それを通じて高周波信号が伝送されるように、集積回路デバイス１０の第二の部位群と電気接続されている。
次に図６Ａ、図６Ｂ、図７及び図８を見るが、これらには第一のコネクタ群１１０及び第二のコネクタ群１１５が示されている。第一のコネクタ群１１０は厚膜相互接続３０の第二の端部４０と電気接続されており、第二のコネクタ群１はプリント回路相互接続６０の第二の端部７０と電気接続されている。
図６Ａ及び図６Ｂにおいては、パッケージ５から一群の厚膜相互接続３０に対して垂直に伸びる一群のＲＦコネクタ１２０が示されており、これらのＲＦコネクタ１２０は第一のコネクタ群１１０として設けられたものである。
図７及び図８においては、パッケージ５から一群の厚膜相互接続３０に対して平行に伸びている一群のＲＦコネクタ１２５が示されており、これらのＲＦコネクタ１２５は第一のコネクタ群１１０として設けられたものである。
図７においては、プリント回路基板４５の両側に表面実装コネクタ１３０が示されている。一実施例においては、表面実装コネクタ１３０は第二のコネクタ群１１５として設けられている。平らなリッド１３２を設けることにより、プリント回路基板４５の開口９０中に配置された集積回路デバイス１０を覆うことが出来る。
図６Ｂにおいては、第二のコネクタ群１１５として設けられたボールグリッドアレイ１３５が示されている。
図８においては、プリント回路基板４５の開口９０中に配置された集積回路デバイス１０を覆う平らなリッド１３２に隣接させてボールグリッドアレイ（図示せず）を設けても良い。
一般に、ＲＦコネクタ１２０又は１２５のサイズを適正に選択することにより厚膜基板１５のサイズを最小化することが出来る。換言すると、小さなコネクタ１２０又は１２５とすることで、より小さい厚膜基板１５を使うことが可能となるのである。
パッケージ５は、基部パッケージ／ヒートスプレッダの上に作ることが出来る。しかしながら、パッケージ５は厚膜基板１５及びプリント回路基板４５のみを含むものとすることも可能である。
一実施例においては、集積回路デバイス１０と他の部品との間で高周波信号及び低周波信号をルーティングする為の方法が提供される。一般に方法は、厚膜基板１５及びプリント回路基板４５を相互に接着させたパッケージ５を設けることを含む。集積回路デバイス１０の高周波信号をルーティングするように構成された部分と厚膜基板１５の上に配置された厚膜相互接続３０が相互に電気的に接続するように取り付けられる。集積回路デバイス１０の低周波信号をルーティングするように構成された部分とプリント回路基板４５のプリント回路相互接続６０が相互に電気的に接続するように取り付けられる。他の部品の高周波信号をルーティングするように構成された部分と厚膜基板１５上に配置された厚膜相互接続３０が相互に電気的に接続するように取り付けられる。他の部品の高周波信号をルーティングするように構成された部分とプリント回路基板４５のプリント回路相互接続６０が相互に電気的に接続するように取り付けられる。
本願に記載のパッケージを用いて実現出来る利点の一部には、厚膜相互接続３０の面積の低減による厚膜基板１５のコスト削減、より小型でシンプルなパッケージによるパッケージ５のコスト削減、及び厚膜基板３０の利用と共にプリント回路基板４５の多層構造によるより大きいルーティング密度が含まれるが、これらに限らない。
パッケージ基板上に取り付けられた一群の厚膜相互接続を描いた図である。 図１に示したパッケージの基部の中央開口中に集積回路デバイス（ＩＣ）を取り付けたところを描いた図であり、集積回路デバイスはパッケージ基板上に実装された圧膜相互接続間に配置されている。 図１のパッケージ基板と接続したプリント回路基板（ＰＣボード）を含むパッケージアセンブリを描いた図であり、パッケージ基板及びプリント回路基板は接着剤により相互に接着されている。 パッケージ基板及びプリント回路基板を相互に接着している接着剤層を描いた図である。 図３に示した超小型回路パッケージの一部分を示す図であり、集積回路デバイスは、高周波ワイヤボンドにより厚膜相互接続と、そして低周波ワイヤボンドによりプリント回路相互接続と電気接続されている。 パッケージから、基板の一群の厚膜相互接続に対して垂直に伸び、これらと電気的に接続する一群のＲＦコネクタを有する超小型回路パッケージを描いた図である。 図６Ａに示したパッケージの反対側を描いた図であり、プリント回路基板のプリント回路相互接続から伸び、これと電気接続するボールグリッドアレイが描かれている。 パッケージから、基板の一群の厚膜相互接続に対して平行に伸び、これに電気接続し、そして機械加工されたパッケージ基部と接続する一群の高周波ＲＦコネクタと、そしてプリント回路基板のプリント回路相互接続と電気接続する一対の低周波表面実装コネクタデバイスと、そしてプリント回路基板の開口中に配置された集積回路デバイスを覆う平らな蓋とを含むパッケージを描いた図である。 厚膜基板の厚膜相互接続と電気接続し、単純なパッケージ基部と接続した高周波のエッジラウンチＲＦコネクタと、そしてプリント回路基板の開口中に配置された集積回路デバイスを覆う平らな蓋とを持ったパッケージを描いた図である。
符号の説明
５：パッケージ
１０：集積回路デバイス（集積回路）
１５：厚膜基板
２０：厚膜基板の第一の面
３０：厚膜相互接続
３５：厚膜相互接続の第一の端部
４０：厚膜相互接続の第二の端部
４５：プリント回路基板
５０：プリント回路基板の第一の面
６０：プリント回路基板相互接続
６５：プリント回路基板相互接続の第一の端部
７０：プリント回路基板相互接続の第二の端部
７５：接着剤
８０：厚膜基板の中心部分
８５：集積回路受容領域
９０：プリント回路基板の開口
１００：第一のワイヤボンド群
１０５：第二のワイヤボンド群
１１０：第一のコネクタ群
１１５：第二のコネクタ群

Claims (10)

  1. 集積回路から信号をルーティングする為のパッケージにおいて、
    前記パッケージの第一の層を形成し、その上に一群の厚膜相互接続を有する厚膜基板であって、前記厚膜相互接続の少なくとも一部が、ｉ）前記集積回路との電気接続用に配置された第一の端部、及びｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部を有する、前記厚膜基板と、
    前記パッケージの第二の層を形成し、その上に一群のプリント回路相互接続を有するプリント回路基板であって、前記プリント回路相互接続の少なくとも一部が、ｉ）前記集積回路との電気接続用に配置された第一の端部、及びｉｉ）他レベルの相互接続との電気接続用に配置された第二の端部を有する、前記プリント回路基板と、
    を備えたことを特徴とするパッケージ。
  2. 前記厚膜基板の第一の面と前記プリント回路基板の第一の面とを接着する接着剤を更に備えたことを特徴とする請求項１に記載のパッケージ。
  3. 前記接着剤が誘電体特性を持つものであることを特徴とする請求項２に記載のパッケージ。
  4. 前記厚膜相互接続の一部分と前記プリント回路相互接続の一部分が相互に電気接続されていることを特徴とする請求項１から３のいずれか一つに記載のパッケージ。
  5. 前記厚膜相互接続の少なくとも一部の前記第一の端部が、前記集積回路の受容領域を画定する前記厚膜基板の部分に隣接配置されていることを特徴とする請求項１から４のいずれか一つに記載のパッケージ。
  6. 前記厚膜相互接続の少なくとも一部の前記第二の端部が、前記厚膜基板の外側部分に近接配置されていることを特徴とする請求項５に記載のパッケージ。
  7. 前記集積回路と、
    前記集積回路及び前記厚膜相互接続間で高周波信号をルーティングするように構成された第一のワイヤボンド群と、
    前記集積回路及び前記プリント回路相互接続間で低周波信号をルーティングするように構成された第二のワイヤボンド群と、
    を更に備えたことを特徴とする請求項１から６のいずれか一つに記載のパッケージ。
  8. 前記厚膜基板がセラミック基板であることを特徴とする請求項１から７のいずれか一つに記載のパッケージ。
  9. 前記厚膜相互接続の少なくとも一部の前記第二の端部と電気接続された第一のコネクタ群と、
    前記プリント回路相互接続の少なくとも一部の前記第二の端部と電気接続された第二のコネクタ群と、
    を更に備えたことを特徴とする請求項１から８のいずれか一つに記載のパッケージ。
  10. 集積回路デバイス及び他の部品間で高周波信号及び低周波信号をルーティングする為の方法であって、
    相互に接着された圧膜基板及びプリント回路基板を有するパッケージを設けることと、
    前記集積回路デバイスの高周波信号をルーティングするように構成された部分と、前記厚膜基板上に配置された一群の厚膜相互接続とを相互に電気接続させるように取り付けることと、
    前記集積回路デバイスの低周波信号をルーティングするように構成された部分と、前記プリント回路基板の一群のプリント回路基板相互接続とを相互に電気接続させるように取り付けることと、
    前記他の部品の高周波信号をルーティングするように構成された部分と、前記厚膜基板上に配置された前記厚膜相互接続とを相互に電気接続させるように取り付けることと、
    前記他の部品の低周波信号をルーティングするように構成された部分と、前記プリント回路基板の前記プリント回路相互接続とを電気接続させるように取り付けることと、
    を含むことを特徴とする方法。
JP2006172406A 2005-06-29 2006-06-22 厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置 Pending JP2007013144A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/170,330 US20070000686A1 (en) 2005-06-29 2005-06-29 System, method and apparatus for routing signals from an integrated circuit using thickfilm and printed circuit interconnects

Publications (1)

Publication Number Publication Date
JP2007013144A true JP2007013144A (ja) 2007-01-18

Family

ID=37588136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172406A Pending JP2007013144A (ja) 2005-06-29 2006-06-22 厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置

Country Status (5)

Country Link
US (1) US20070000686A1 (ja)
JP (1) JP2007013144A (ja)
CN (1) CN1893047A (ja)
DE (1) DE102006018182A1 (ja)
TW (1) TW200701420A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470729A (zh) * 2018-02-06 2018-08-31 深圳市傲科光电子有限公司 混合印刷电路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure

Also Published As

Publication number Publication date
TW200701420A (en) 2007-01-01
CN1893047A (zh) 2007-01-10
US20070000686A1 (en) 2007-01-04
DE102006018182A1 (de) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
US7508061B2 (en) Three-dimensional semiconductor module having multi-sided ground block
JP3426842B2 (ja) 高周波用電力増幅器
US20110266672A1 (en) Integrated-circuit attachment structure with solder balls and pins
JP2009510766A (ja) マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
US20140353026A1 (en) Wiring board
JP2010537397A (ja) 電気的回路装置及び電気的回路装置の製造方法
KR20010021266A (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
JP6600353B2 (ja) プリント回路基板およびプリント回路基板配置
JP2007287767A (ja) 光サブアセンブリ
JP2000138317A (ja) 半導体装置及びその製造方法
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP2006120996A (ja) 回路モジュール
JP2007013144A (ja) 厚膜及びプリント回路相互接続を利用して信号を集積回路からルーティングする為のシステム、方法及び装置
JP2011077164A (ja) 半導体発光装置
JP2002057238A (ja) 集積回路パッケージ
JP2000349306A (ja) 集光レンズ付き半導体装置
JP3714808B2 (ja) 半導体装置
JP2004228162A (ja) 電子制御装置
JP2000133745A (ja) 半導体装置
JP2005268404A (ja) 回路モジュール
JP2006303086A (ja) 半導体装置
JP2004128309A (ja) モジュール部品

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070514