JP2005242498A - データ伝送設備 - Google Patents

データ伝送設備 Download PDF

Info

Publication number
JP2005242498A
JP2005242498A JP2004048841A JP2004048841A JP2005242498A JP 2005242498 A JP2005242498 A JP 2005242498A JP 2004048841 A JP2004048841 A JP 2004048841A JP 2004048841 A JP2004048841 A JP 2004048841A JP 2005242498 A JP2005242498 A JP 2005242498A
Authority
JP
Japan
Prior art keywords
serial
communication
power
card
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004048841A
Other languages
English (en)
Inventor
Mitsuo Teramura
満雄 寺村
Ichiro Kono
一郎 河野
Mitsuyoshi Uno
光祥 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Contec Co Ltd
Original Assignee
Contec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Contec Co Ltd filed Critical Contec Co Ltd
Priority to JP2004048841A priority Critical patent/JP2005242498A/ja
Priority to US11/028,747 priority patent/US20050188003A1/en
Publication of JP2005242498A publication Critical patent/JP2005242498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】 本発明は、ノート型パソコンと周辺装置の電源連動を行うとともに、ノート型パソコンにおいて周辺装置の認識を確実に行うことを可能とするデータ伝送設備を提供することを目的とする。
【解決手段】 拡張ユニット(周辺装置)8に、ノート型パソコン2のPCカード3と拡張ユニット8の通信ボード5との間の通信確立を検出する検出回路20と、この通信確立検出により拡張ユニット8へ電源を投入する電源制御回路21を設け、ノート型パソコン2は、電源の投入によりOSを起動し、カードスロット1のPCカード3の認識を行い、このPCカード3へ電源を供給し、一定の待ち時間をおいてPCカード3、シリアルケーブル(通信ライン)4および通信ボード5を介して拡張ユニット8のPCIボード6の認識を行う構成とする。
【選択図】 図1

Description

本発明は、データ伝送設備、特にコンピュータからなる主装置とその周辺装置との間の電源連動に関するものである。
従来、主装置(コンピュータ)と、この主装置に接続されデータの送受信が実行される周辺装置からなるデータ伝送設備では、主装置の電源のオン/オフに連動して周辺装置の電源のオン/オフを行う電源連動を行っている。すなわち、主装置と周辺装置との間を、パラレルケーブルにより接続し、主装置の電源がオンとなると、多数あるパラレルケーブルの線の内1線を使用して信号を伝送し、ほぼ同時に周辺装置でも電源がオンする構成としている(たとえば、非特許文献1参照)。
しかし、パラレルケーブルを使用することからケーブル長は1m程に制限されており、よって主装置と周辺装置とは1m程の範囲に設置しなければならず、配置の自由度が低いという問題があった。
このような配置の自由度が低いという問題を解決する方法として、主装置と周辺装置との間を、スイッチファブリック技術を用いて接続することが考えられる。このスイッチファブリック技術では、シリアルケーブルにより主装置と周辺装置との間を接続することで、主装置と周辺装置との間を12m程まで延ばすことができ、主装置から離れた場所に周辺装置を配置する等の自由度を高めることができる。
株式会社コンテック商品カタログ、株式会社コンテック2003年11月発行、p.J01−J16
しかし、主装置と周辺装置との間が12m程も離れると、電源のオン/オフを連動させないと操作が煩雑になる。しかし、シリアルケーブルは、線の本数が少ないことから、その内の1本を電源用専用線(主装置の電源確立の確認信号を伝送する線)して同時に電源をオンすることが困難となっている。そこでシリアルケーブルとは別に専用ラインを敷設し、主装置の電源確立の確認信号を前記専用ラインを介して周辺装置に伝送し、周辺装置はこの電源確立の確認信号を検出すると、実装しているPCIボードに電源を供給する電源連動方式が考えられる。
一方、カードスロット(カードバスコントローラ)を有するノート型パーソナルコンピュータ(パソコン)からなる主装置では、電源スイッチがオンされると、オペレーティングシステム(OS)が起動され、OSは起動すると、カードスロットにカードが挿入されているかどうかを確認し、続いてOSは、この確認によりカードスロットに周辺装置との通信用PCカードが挿入されていることを認識すると、周辺装置に実装されている各基板(PCIボード)の認識を行う。ただし、このとき周辺装置の各基板がスタンバイ状態であることが必要である。
しかし、上記主装置と周辺装置との間の電源連動では、主装置の電源がオンされ、カードスロット(カードバスコントローラ)が起動し、周辺装置とのPCカードが認識され、周辺装置側と接続が確立される頃に、周辺装置の電源がオンとなる。その後、周辺装置の各基板(PCIボード)がスタンバイ状態なる。よって、OSの起動の完了が早い場合、OSは周辺装置の各基板を認識することができない事態が発生する。
また別途専用ラインを敷設する必要があり、コストがかかるという問題が発生する。
そこで、本発明は、専用ラインを敷設することなく、主装置の電源のオン/オフに連動して周辺装置の電源のオン/オフを行うことを可能とするとともに、主装置において周辺装置の認識を確実に可能としたデータ伝送設備を提供することを目的としたものである。
前述した目的を達成するために、本発明のうち請求項1に記載の発明は、カードスロットを有するコンピュータからなる主装置と、前記主装置のカードスロットに実装され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行うカード型の第1通信手段と、前記第1通信手段とシリアル通信ラインを介して接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第2通信手段、および少なくとも1つの前記主装置の機能を拡張する拡張手段を備えた少なくとも1台の周辺装置からなるデータ伝送設備であって、
前記周辺装置に、前記第1通信手段と第2通信手段との間の通信確立を検出する検出回路と、前記検出回路の通信確立検出により、前記拡張手段へ電源を投入する電源制御回路を設け、前記主装置のコンピュータは、このコンピュータへの電源の投入により、オペレーティングシステムを起動し、続いてカードスロットの前記第1通信手段の認識を行い、この第1通信手段へ電源を供給し、一定の待ち時間をおいて前記第1通信手段、シリアル通信ラインおよび第2通信手段を介して前記周辺装置に備えられた拡張手段の認識を行うことを特徴とするものである。
上記構成によれば、コンピュータへの電源の投入により、オペレーティングシステムが起動されると、オペレーティングシステムは、カードスロット内のカードを検索し、カードを認識すると、すなわち第1通信手段を認識すると、第1通信手段へ電源を供給する。よって前記第1通信手段と第2通信手段間に通信が確立され、この通信確立は検出回路により検出され、通信確立検出により拡張手段へ電源が供給される。すなわち、電源連動される。一方、オペレーティングシステムは、カードスロット内に第1通信手段を認識すると、一定の待ち時間をおいて第1通信手段、シリアル通信ラインおよび第2通信手段を介して周辺装置に備えられた拡張手段の認識を行う。前記一定の待ち時間により、電源が投入された拡張手段が安定してバスの条件に答えられるスタンバイ状態になるまで待ってからオペレーティングシステムが拡張手段を探しにいくロジックが動くため、主装置により周辺装置の認識が確実に実行される。また電源確認用に専用ラインを敷設する必要はなくなる。
また請求項2に記載の発明は、請求項1に記載の発明であって、前記第1通信手段に、前記主装置のコンピュータとの第1バスインターフェイス回路と、前記第1バスインターフェイス回路と前記シリアル通信ラインとの間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第1シリアル/パラレルインターフェイス回路が実装され、前記第2通信手段に、前記周辺装置の拡張手段との第2バスインターフェイス回路と、前記シリアル通信ラインと前記第2バスインターフェイス回路との間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第2シリアル/パラレルインターフェイス回路が実装され、前記検出回路は、前記第2通信手段の前記第2シリアル/パラレルインターフェイス回路に接続されることを特徴とするものである。
上記構成によれば、主装置と周辺装置のデータ(パラレルデータ)は、シリアルデータに変換され、シリアル通信ラインを介して送受信される。このように、シリアル通信ラインを使用することにより、主装置と周辺装置との間の距離を長くすることが可能となり、主装置と周辺装置の配置の自由度が高まる。
また請求項3に記載の発明は、請求項1または請求項2に記載の発明であって、前記主装置の第1通信基板と、少なくとも1台の周辺装置の第2通信基板は、スイッチファブリックのブリッジを形成することを特徴とするものである。
上記構成によれば、主装置は、スイッチファブリックの機能により第1通信基板と少なくとも1台の周辺装置の第2通信基板を意識することなく、周辺装置にアクセスすることができる。
本発明のデータ伝送設備は、オペレーティングシステムは電源が投入され立ち上がると、一定の待ち時間により、電源が投入された拡張手段が安定してバスの条件に答えられるスタンバイ状態になるまで待ってから拡張手段を探しにいくロジックが動くため、主装置において周辺装置の認識が確実に実行される、という効果を有している。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本発明の実施の形態におけるデータ伝送設備の概略外形図、図2は同データ伝送設備の構成図である。
図1および図2に示すように、データ伝送設備は、カードスロット1を有するノート型パソコン(パーソナルコンピュータ;主装置の一例)2と、ノート型パソコン2のカードスロット1に実装され送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行うPCカード(カード型の通信基板;第1通信手段の一例)3と、PCカード3とシリアルケーブル(UTPケーブル;シリアル通信ラインの一例)4を介して接続され送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う通信ボード(通信基板;第2通信手段の一例)5、ディジタル入出力ボードやアナログ入出力ボードなどのPCIボード(周辺装置の基板;主装置の機能を拡張する拡張手段の一例)6およびAC電源をDC電源に変換する電源部7が備えられた拡張ユニット(周辺装置の一例)8から構成されている。なお、図2に仮想線で示すように、拡張ユニット8を複数台(図では2台)をノート型パソコン2に接続することができる。
またノート型パソコン2には、図2に示すように、電源スイッチ11がオンされると電源が供給されるカードバスコントローラ12が設けられている。また前記PCカード3に、図3に示すように、このノート型パソコン2のカードバスコントローラ12とバスインターフェイスを行う第1バスインターフェイス回路13と、この第1バスインターフェイス回路13とシリアルケーブル4との間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行い、データ通信を実行する第1シリアル/パラレルインターフェイス回路14が実装されている。
また拡張ユニット8には、PCIボード6が実装される拡張スロット16を有する主基板27が設けられ、この主基板27および拡張スロット16を介してPCIボード6へ電源を供給する電源制御スイッチ17が設けられている。また前記通信ボード5には、図3に示すように、PCIボード6とバスインターフェイスを行う第2バスインターフェイス回路18と、シリアルケーブル4と第2バスインターフェイス回路18との間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行い、データ通信を実行する第2シリアル/パラレルインターフェイス回路19と、第2シリアル/パラレルインターフェイス回路19に接続され、PCカード3と通信ボード5との間の通信確立を検出する検出回路20と、検出回路20の通信確立検出により、電源制御スイッチ17をオンしてPCIボード6へ電源を投入する電源制御回路21が実装されている。
また図1において、23,24はそれぞれ、PCカード3と通信ボード5に実装されるスイッチファブリックのチップ(ルート/リーフ)を示しており、第1シリアル/パラレルインターフェイス回路14と第2シリアル/パラレルインターフェイス回路19は、スイッチファブリック(スターファブリック)のブリッジを形成している。また25はノート型パソコン2のACコンセントであり、電源スイッチ11に接続され、26は拡張ユニット7のACコンセントであり、電源部8に接続されている。この電源部8より通信ボード5に常時DC電源(スタンバイ電源)が供給され、また電源制御スイッチ17を介してPCIボードにDC電源が供給されている。
なお、スイッチファブリックのチップ23,24間の通信信号には通信確立自体の信号はないので、検出回路20は通信信号を定義して条件を作り、通信確立を検出している。
上記構成によるノート型パソコン2と拡張ユニット8の動作を説明する。
前準備として、PCカード3と通信ボード5間をシリアルケーブル4にて接続し、PCカード3をノート型パソコン2のカードスロット1に挿入する。続いて、ACコンセント25,26からノート型パソコン2と拡張ユニット8に電源を供給する。このとき、拡張ユニット8の通信ボード5に電源部7よりDC電源が供給され、第2バスインターフェイス回路18と第2シリアル/パラレルインターフェイス回路19は動作しているが、PCIボード6にはDC電源は供給されていないため、拡張ユニット8としては機能していない状態にある。
ノート型パソコン2の電源スイッチ11が投入されると(ステップ−a1)、ノート型パソコン2のオペレーティングシステム(OS)が起動される(ステップ−a2)。続いてOSによりカードバスコントローラ12が起動され(ステップ−a3)、OSによりカードバスコントローラ12を介してカードスロット1にカードが挿入されているかが認識され(ステップ−a4)、認識されるとカードスロット1に電源が供給され(ステップ−a5)、続いてカードの種類が認識される(ステップ−a6)。
カードスロット1に電源が供給されてPCカード3に電源が供給されると、PCカード3の第1シリアル/パラレルインターフェイス回路14と通信ボード5の第2シリアル/パラレルインターフェイス回路19との間に通信が確立する。すると、通信ボード5の検出回路20により通信確立が検出され(ステップ−b1)、この電源確立検出に基づいて電源制御回路21により電源制御スイッチ17がオンされ(ステップ−b2)、PCIボード6へ電源が供給される(ステップ−b3)。この電源の供給によりPCIボード6は安定してバスの条件に答えられる動作可能なスタンバイ状態となる(ステップ−b4)。
一方、OSはPCカード3(スイッチファブリックルート)を認識すると、1秒間(所定時間T;一定の待ち時間の一例)の間、待機して(ステップ−a7)、PCカード3を介して通信ボード5(スイッチファブリックリーフ)を認識(検出)し(ステップ−a8)、続いて拡張スロット16に実装されている(備えられている)PCIボード6を認識(検出)する(ステップ−a9)。
このように、電源確立検出に基づいて電源制御回路21により電源制御スイッチ17がオンされることにより、ノート型パソコン2と周辺装置である拡張ユニット8との間で電源連動が行われるとともに、ノート型パソコン2のOSはPCIブリッジを認識し、順次、通信ボード5、拡張スロット16に実装されているPCIボード6を検出しようとするとき、所定時間Tの間、待機する(検出を遅延する)ことにより、PCIボード6に電源が供給されPCIボード6が安定してバスの条件に答えられる動作可能なスタンバイ状態になるまでの時間待つことになり、OSによりPCIボード6が正しく認識される。
またノート型パソコン2の電源スイッチ11がオフとなると、ノート型パソコン2のPCカード3への電源の供給が遮断されるため、PCカード3の第1シリアル/パラレルインターフェイス回路14と通信ボード5の第2シリアル/パラレルインターフェイス回路19との間の通信が確立されなくなる。すると、通信ボード5の検出回路20により通信確立が検出されなくなり、電源制御回路21により電源制御スイッチ17がオフされ、PCIボード6への電源供給が遮断され、電源連動が実行される。またPCIボード6への電源供給の遮断によって消費電流が軽減される。
なお、上記所定時間Tは、電源制御スイッチ17がオンして電圧が安定するまでの時間(最大500ms)と、PCIボード6に搭載されたチップの環境設定に必要な時間、たとえばFPGA(Field Programmable Gate Array)が搭載されている場合、最大300msを加算し、余裕をみて1秒に設定している。
以上のように、本実施の形態によれば、ノート型パソコン(コンピュータ)2への電源の投入によりOSが起動され、OSによりカードスロット1内にPCカード3が認識されて電源が供給され、所定時間T遅延させてPCカード3、シリアルケーブル4および通信ボード5を介して拡張ユニット8に実装されたPCIボード6の認識が行われることにより、PCカード3と通信ボード5との間に通信が確立して電源が投入されたPCIボード6が安定してバスの条件に答えられるスタンバイ状態になるまで待って、OSがPCIボード6を探しにいくロジックが動くため、ノート型パソコン2において拡張ユニット8のPCIボード6を確実に認識することができる。またPCカード3と通信ボード5との間に通信が確立したことを検出回路により検出してPCIボード6の電源を投入することにより、ノート型パソコン2(主装置)の電源確立の確認信号を拡張ユニット8(周辺装置)へ伝送する専用ラインを敷設する必要を無くすことができる。
また本実施の形態によれば、ノート型パソコン2と拡張ユニット8のデータ(パラレルデータ)は、シリアルデータに変換され、シリアルケーブル4を使用して送受信されることにより、ノート型パソコン2と拡張ユニット8との間の距離を長くすることが可能となり、ノート型パソコン2と拡張ユニット8、特に拡張ユニット8の配置の自由度を高めることができる。
また本実施の形態によれば、ノート型パソコン2のPCカード3と、拡張ユニット8の通信ボード5は、スイッチファブリック(スターファブリック)のブリッジを形成していることにより、ノート型パソコン2のOSは、PCカード3と拡張ユニット8(少なくとも1台の周辺装置)の通信ボード5を意識することなく、拡張ユニット8にアクセスすることができ、また拡張ユニット8を簡単に増設することができる。
なお、本実施の形態では、主装置の機能を拡張する拡張手段(PCIボード)としてディジタル入出力ボードやアナログ入出力ボードを周辺装置(拡張ユニット)に実装しているが、このような入出力ボードに限ることはなく、他の機能を搭載したボードとすることも可能である。
また本実施の形態では、第2通信手段として通信ボード5を使用しているが、これに限ることはなく、PCカード3のようにカード式の通信手段とすることも可能である。また第2通信手段を、拡張ユニット8の主基板27に直接スイッチファブリック(スターファブリック)のチップを搭載し、主基板27にシリアルケーブル4とのコネクタ(接続手段)を設けることにより形成することも可能である。
また本実施の形態では、周辺装置として拡張ユニット8を設けているが、このような拡張ユニット8に限ることはなく、ハードディスクや光ディスク記録再生装置等を設けることも可能である。このときハードディスクや光ディスク記録再生装置等に第2通信手段を備える。
また本実施の形態では、ノート型パソコン2のPCカード3と拡張ユニット8の通信ボード5は、スイッチファブリックのブリッジを形成しているが、必ずしもスイッチファブリックのブリッジとする必要はなく、シリアル通信が可能な構成であればよい。
本発明の実施の形態におけるデータ伝送設備の概略外形図である。 同データ伝送設備の構成図である。 同データ伝送設備のPCカードと通信ボードの構成図である。 同データ伝送設備の電源投入時の動作を説明するフローチャートである。
符号の説明
1 カードスロット
2 ノート型パソコン
3 PCカード
4 シリアルケーブル
5 通信ボード
6 PCIボード
7 電源部
8 拡張ユニット
11 電源スイッチ
12 カードバスコントローラ
13 第1バスインターフェイス回路
14 第1シリアル/パラレルインターフェイス回路
16 拡張スロット
17 電源制御ユニット
18 第2バスインターフェイス回路
19 第2シリアル/パラレルインターフェイス回路
20 検出回路
21 電源制御回路
23,24 スイッチファブリックのチップ
25,26 ACコンセント
27 主基板

Claims (3)

  1. カードスロットを有するコンピュータからなる主装置と、
    前記主装置のカードスロットに実装され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行うカード型の第1通信手段と、
    前記第1通信手段とシリアル通信ラインを介して接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第2通信手段、および少なくとも1つの前記主装置の機能を拡張する拡張手段を備えた少なくとも1台の周辺装置
    からなるデータ伝送設備であって、
    前記周辺装置に、
    前記第1通信手段と第2通信手段との間の通信確立を検出する検出回路と、
    前記検出回路の通信確立検出により、前記拡張手段へ電源を投入する電源制御回路
    を設け、
    前記主装置のコンピュータは、このコンピュータへの電源の投入により、オペレーティングシステムを起動し、続いてカードスロットの前記第1通信手段の認識を行い、この第1通信手段へ電源を供給し、一定の待ち時間をおいて前記第1通信手段、シリアル通信ラインおよび第2通信手段を介して前記周辺装置に備えられた拡張手段の認識を行うこと
    を特徴とするデータ伝送設備。
  2. 前記第1通信手段に、
    前記主装置のコンピュータとの第1バスインターフェイス回路と、
    前記第1バスインターフェイス回路と前記シリアル通信ラインとの間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第1シリアル/パラレルインターフェイス回路
    が実装され、
    前記第2通信手段に、
    前記周辺装置の拡張手段との第2バスインターフェイス回路と、
    前記シリアル通信ラインと前記第2バスインターフェイス回路との間に接続され、送信データのパラレル−シリアル変換・受信データのシリアル−パラレル変換を行う第2シリアル/パラレルインターフェイス回路
    が実装され、
    前記検出回路は、前記第2通信手段の前記第2シリアル/パラレルインターフェイス回路に接続されること
    を特徴とする請求項1に記載のデータ伝送設備。
  3. 前記主装置の第1通信手段と、少なくとも1台の周辺装置の第2通信手段は、スイッチファブリックのブリッジを形成すること
    を特徴とする請求項1または請求項2に記載のデータ伝送設備。
JP2004048841A 2004-02-25 2004-02-25 データ伝送設備 Pending JP2005242498A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004048841A JP2005242498A (ja) 2004-02-25 2004-02-25 データ伝送設備
US11/028,747 US20050188003A1 (en) 2004-02-25 2005-01-04 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048841A JP2005242498A (ja) 2004-02-25 2004-02-25 データ伝送設備

Publications (1)

Publication Number Publication Date
JP2005242498A true JP2005242498A (ja) 2005-09-08

Family

ID=34858219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048841A Pending JP2005242498A (ja) 2004-02-25 2004-02-25 データ伝送設備

Country Status (2)

Country Link
US (1) US20050188003A1 (ja)
JP (1) JP2005242498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008652A (ja) * 2009-06-29 2011-01-13 Hitachi Ltd 装置間電源連動方式

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062189A1 (en) * 2006-09-12 2008-03-13 Liang Zhao Method for automatically unfolding a computer monitor when starting a notebook
US7872872B2 (en) * 2007-07-30 2011-01-18 Hewlett-Packard Development Company, L.P. Card-based power system for an electronic device
CN102281192B (zh) * 2011-07-19 2017-09-29 中兴通讯股份有限公司 交换网络芯片的信元处理方法及装置
US10789188B1 (en) * 2019-02-08 2020-09-29 Facebook, Inc. Systems and methods for providing semi-custom printed circuit boards based on standard interconnections
CN113127396A (zh) * 2021-04-29 2021-07-16 东莞市小精灵教育软件有限公司 一种设备功能扩展方法、智能终端和配件扩展连接器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327479A (en) * 1992-05-20 1994-07-05 Ultratec, Inc. Telecommunication device for the deaf with interrupt and pseudo-duplex capability
US5675813A (en) * 1995-10-26 1997-10-07 Microsoft Corporation System and method for power control in a universal serial bus
US5890004A (en) * 1996-12-30 1999-03-30 Intel Corporation Method and apparatus for signaling power management events between two devices
KR100382709B1 (ko) * 1998-08-07 2003-05-09 가부시키가이샤 세가 정보 처리 시스템 및 주변 장치
US6295566B1 (en) * 1998-10-31 2001-09-25 Campaq Computer Corporation PCI add-in-card capability using PCI-to-PCI bridge power management
JP2001014269A (ja) * 1999-06-29 2001-01-19 Toshiba Corp コンピュータシステム
JP3833128B2 (ja) * 2001-03-19 2006-10-11 キヤノン株式会社 印刷装置、電源制御方法、プログラム
US6744150B2 (en) * 2001-12-03 2004-06-01 Neven V. Rendic Outlet strip controlled by PC using low voltage powertap
US7245627B2 (en) * 2002-04-23 2007-07-17 Mellanox Technologies Ltd. Sharing a network interface card among multiple hosts
JP4447461B2 (ja) * 2002-10-18 2010-04-07 トムソン ライセンシング バス制御型パワースイッチ
US20040207977A1 (en) * 2003-04-16 2004-10-21 Key Mouse Electronic Enterprise Co., Ltd. Computer mainframe structure with complex DC and AC power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008652A (ja) * 2009-06-29 2011-01-13 Hitachi Ltd 装置間電源連動方式

Also Published As

Publication number Publication date
US20050188003A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
KR101623756B1 (ko) 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
JP5819678B2 (ja) Usbハブ及びusbハブの制御方法
US8612509B2 (en) Resetting a hypertransport link in a blade server
US8935445B2 (en) Multi-computers network sharing system having plug-and-play interfaces
US20090268743A1 (en) Data transmission bridge device and control chip thereof for transmitting data
CN102073602B (zh) 计算机系统、连接控制装置及连接与断开方法
CN105975303A (zh) 升级控制方法及装置
CN103778092A (zh) Usb和sd接口复用电路及复用方法
JP2005242498A (ja) データ伝送設備
TW201327126A (zh) 自動偵測控制裝置及其自動偵測控制方法
JP2008065364A (ja) 拡張システム、アドインカード及び外部装置
JP2010004260A (ja) 画像処理装置および省エネ復帰方法
JP2011070261A (ja) 情報処理システム、情報処理装置、中継装置、接続線材、プログラム
JP2008211761A (ja) 画像形成装置および接続通知方法
JP2001147747A (ja) Usbハブ一体化電源供給装置
JP2006031250A (ja) 通信装置およびその制御方法
JP2004171158A (ja) Usb機器
JP4987586B2 (ja) 情報処理装置および制御方法
US20080288626A1 (en) structure for resetting a hypertransport link in a blade server
JP2006221485A (ja) Usbデバイス及びusbコントローラ
JPH11316628A (ja) データ交換装置
JP2007018259A (ja) Pciシステム
JP2012168712A (ja) 情報処理装置、その制御方法及びプログラム
JP2008003918A (ja) Usbデバイス利用装置
JP2005165589A (ja) Usbデバイス認識方法及びシステム

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20060221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222