JP2005242467A - 割り込み制御装置 - Google Patents

Abstract

【課題】 想定処理時間に対し処理が遅延した処理回路からの割り込みを優先的に受け付ける。
【解決手段】 ＣＰＵが処理を依頼する処理回路５０〜８０に対し、処理を開始させる処理開始要求部１１と、処理回路５０〜８０の割り込みを受け付ける割り込み受け付け部１３と、処理回路５０〜８０に処理を開始させてから、割り込みがＣＰＵに受け付けられるまでの時間を計測するカウンタ１４１ａ〜１４４ａと、カウンタ１４１ａ〜１４４ａによって計測された時間と、各処理回路５０〜８０の想定処理時間との差分を優先度として算出する優先度算出部１５と、優先度が最大の割り込みをＣＰＵ３０に通知する通知部１６とを備える。
【選択図】 図２

Description

本発明は、各処理回路からの割り込みを受け付けＣＰＵに通知する割り込み制御装置に関するものである。

ＣＰＵ（中央処理装置）及び複数の処理回路から構成される画像形成装置等の組み込み機器においては、ＣＰＵは、各処理回路に対し処理を依頼し、処理が依頼された処理回路は、処理が終了すると、割り込みを発生し、ＣＰＵに処理の終了を通知するというようにして、ＣＰＵと各処理回路とが協業して処理を進めていく。

ＣＰＵは、例えば、ある処理回路からの割り込みを受け付け、その処理を実行している場合、他の処理回路からの割り込みを受け付けることができない。そのため、ＣＰＵが割り込みを受け付けることができない状態において、他の処理回路からの割り込みが発生すると、この割り込みは、ＣＰＵに受け付けられず、受け付け待ちの状態となる。また、ＣＰＵが割り込みを受け付けることができない状態において、複数の処理回路からの割り込みが発生した場合、受け付け待ちの状態にある割り込みは複数存在することとなる。そして、ＣＰＵが受け付けた割り込みの処理を終了し、割り込みが受け付け可能な状態となったとき、複数の割り込みのうち、いずれの割り込みをＣＰＵに通知するかを決定してやる必要がある。

そこで、この種の組み込み機器では、各処理回路からの割り込みの受け付け、いずれの割り込みをＣＰＵに通知するかの決定等を行なう割り込み制御装置が設けられている。

このような割り込み制御装置においては、受け付け待ち状態にある複数の割り込みに対して優先順位を与え、ＣＰＵが割り込み受け付け可能状態に移行すると、この優先順位にしたがっていずれか一つの割り込みをＣＰＵに通知することが一般的に行なわれている。

この優先順位を決定する従来の技術として、各割り込みに対し予め優先順位を定めておく手法、各割り込みに対し乱数により優先順位を決定する手法、及び、待ち時間が大きい割り込みほど高い優先順位を与える手法（特許文献１）が知られている。

一方、ＣＰＵ及び複数の処理回路から構成される組み込み機器においては、ある処理回路の処理が遅延すると、他の処理回路の処理を大きく遅延させてしまうケースが多く、処理の遅延が大きい処理回路からの割り込みを優先的に受け付けることが好ましい。
特開１９９３−３１３９１７号公報

しかしながら、上記従来の優先順位を決定する手法は、いずれも、処理の遅延を加味して各割り込みの優先順位が決定されていないため、処理が遅延した処理回路からの割り込みを優先的に処理することができない。

本発明は、上記課題を解決するためになされたものであり、処理が遅延した処理回路からの割り込みを優先的に受け付ける割り込み制御装置を提供することを目的とする。

本発明に係る割り込み制御装置は、複数の処理回路から処理の終了時に発生する割り込みを受け付け、中央演算装置に通知する割り込み制御装置であって、中央演算装置により処理が依頼されてから処理が終了するまでの時間として処理回路毎に予め定められた想定処理時間に対して、処理に要した時間の遅延量が大きな処理回路に対する割り込みの優先度を高く設定する優先度設定手段と、中央演算装置に対して受け付け待ち状態にある複数の割り込みが存在する場合、前記優先度が最も高い割り込みを前記中央演算装置に通知する通知手段とを備えることを特徴とする。

また、上記割り込み制御装置において、中央処理装置により処理が依頼されてから前記割り込みが発生するまでの時間を計測する処理時間計測手段をさらに備え、前記優先度設定手段は、中央演算装置により処理が依頼されてから処理が終了するまでに処理回路毎に想定される想定処理時間と、前記処理時間計測手段によって計測された処理時間との差分を前記優先度とすることが好ましい。

また、上記割り込み制御装置において、各処理回路が処理するデータであって、各処理回路の処理の遅延を招来させるデータの種類に応じて、前記想定処理時間の値を変更する想定処理時間変更手段をさらに備えることが好ましい。

請求項１記載の発明によれば、ＣＰＵからある処理回路に対して処理が依頼されてから処理が終了するまでの処理回路毎に予め定められた想定処理時間に対して、処理に要した時間の遅延量が大きな処理回路に対する割り込みの優先度が高く設定され、中央処理装置の受け付け待ち状態にある割り込みが複数存在する場合、これらの割り込みのうち、優先度が最大の割り込みが中央処理装置に通知される。したがって、予定する処理時間対し、処理が遅延した処理回路からの割り込みが優先的に中央処理装置に受け付けられることとなる。

請求項２記載の発明によれば、処理回路毎に想定される想定処理時間と計測された処理時間との差分が優先度とされるため、処理の遅延量が大きい処理回路をより正確に特定することができる。

請求項３記載の発明によれば、処理回路が処理するデータであって、処理回路の処理時間の遅延を招来するデータの種類に応じて想定処理時間の値が変更されるため、処理回路が処理するデータの種類に応じて最適な想定処理時間が設定され、優先度をより適切に算出することができる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。図１は、本発明に係る割り込み制御装置を画像形成装置に適用したときの機械的構成を主に示す側面概略図である。画像形成装置は、本体部２００と、本体部２００の左側に配設された用紙後処理部３００と、ユーザが種々の操作指令等を入力するための操作部４００と、本体部２００の上部に配設された原稿読み取り部５００と、原稿読み取り部５００の上方に配設された原稿給送部６００とから構成される。

操作部４００は、タッチパネル４０１、スタートキー４０２及びテンキー４０３等を備える。タッチパネル４０１は、種々の操作画面を表示するとともに、ユーザが種々の操作指令を入力するための種々の操作ボタン等を表示する。スタートキー４０２は、ユーザが印刷実行指令等を入力するために用いられ、テンキー４０３は、印刷部数等を入力するために用いられる。

原稿給送部６００は、原稿載置部６０１、原稿排出部６０２、給紙ローラ６０３及び原稿搬送部６０４等を備え、原稿読み取り部５００は、スキャナ５０１等を備える。給紙ローラ６０３は、原稿載置部６０１にセットされた原稿を繰り出し、原稿搬送部６０４は、繰り出される原稿を１枚ずつ順にスキャナ５０１上に搬送する。スキャナ５０１は搬送される原稿を順次読み取り、読み取られた原稿は原稿排出部６０２に排出される。

本体部２００は、複数の給紙カセット２０１、複数の給紙ローラ２０２、転写ローラ２０３、中間転写体ローラ２０４、感光体ドラム２０５、露光装置２０６、イエロー、マゼンタ、シアン、ブラックの各色用の現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋ、定着ローラ２０８、排出口２０９、及び排出トレイ２１０等を備える。

感光体ドラム２０５は、矢印方向に回転しながら帯電装置（図示省略）によって一様に帯電される。露光装置２０６は、原稿読み取り部５００において読み取られた原稿の画像データに基づいて生成された変調信号をレーザ光に変換して出力し、感光体ドラム２０５に各色別に静電潜像を形成する。現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋは、各色の現像剤を感光体ドラム２０５に供給して各色別のトナー像を形成する。

中間転写体ローラ２０４は、感光体ドラム２０５から各色のトナー像が転写され、中間転写体ローラ２０４上にカラーのトナー像が形成される。

一方、給紙ローラ２０２は、記録紙が収納された給紙カセット２０１から記録紙を引き出し、転写ローラ２０３まで給送する。転写ローラ２０３は、搬送された記録紙に中間転写体ローラ２０４上のトナー像を転写させ、定着ローラ２０８は、転写されたトナー像を加熱して記録紙に定着させる。その後、記録紙は、本体部２００の排出口２０９から用紙後処理部３００に搬入される。また、記録紙は、必要に応じて排出トレイ２１０へも排出される。

用紙後処理部３００は、搬入口３０１、記録紙搬送部３０２、搬出口３０３及びスタックトレイ３０４等を備える。記録紙搬送部３０２は、排出口２０９から搬入口３０１に搬入された記録紙を順次搬送し、最終的に搬出口３０３からスタックトレイ３０４へ記録紙を排出する。スタックトレイ３０４は、搬出口３０３から搬出された記録紙の集積枚数に応じて矢印方向に上下動可能に構成されている。

図２は、本発明にかかる割り込み制御装置が適用される画像形成装置の電気的な構成を示したブロック図である。図２に示すように、画像形成装置は、割り込み制御装置１０、ＲＯＭ（リードオンリーメモリ）２０、ＣＰＵ（中央処理装置）３０、ＲＡＭ（ランダムアクセスメモリ）４０、画像処理回路（処理回路）５０、画像印字回路（処理回路）６０、画像伸張回路（処理回路）７０及び画像圧縮回路（処理回路）８０、画像取得部９０及び画像メモリ１００を備える。これらの回路は、バスライン１１０を介して種々のデータが相互に送受信可能に接続されている。バスライン１１０は、データバス、アドレスバス及びコントロールバスから構成されている。

ＲＯＭ２０は、画像形成装置を制御する制御プログラム等を記憶している。ＲＡＭ４０は、ＣＰＵ３０の作業領域として用いられる。ＣＰＵ３０は、制御プログラムを実行することにより、画像形成装置の制御部として機能する。また、ＣＰＵ３０は、ある処理回路５０〜８０に処理させるプロセスが発生すると、割り込み制御装置１０に、発生したプロセスを処理させるための処理依頼信号を出力する。さらに、ＣＰＵ３０は、処理回路５０〜８０からの割り込みが受け付け可能状態にある場合、割り込み制御装置１０に割り込み受け付け可能状態であることを示す信号を出力する。ここで、ＣＰＵ３０が割り込みを受け付け可能状態でない場合とは、例えば、ＣＰＵ３０が、ある処理回路からの割り込みを受け付け、その処理を実行している場合が該当する。ＣＰＵ３０が割り込み可能状態でない場合に、他の処理回路が割り込みを発生すると、当該割り込みは、ＣＰＵ３０に受け付けられず、割り込み待ちの状態となる。

さらに、ＣＰＵ３０は、処理回路５０〜８０からの割り込みを受け付けると、処理回路５０〜８０の処理結果を受信する。

割り込み制御装置１０は、処理開始要求部１１、想定処理時間設定部１２、割り込み受け付け部１３、時間計測部１４、優先度算出部１５、通知部１６、及び、時間記憶部１７を備えている。

時間計測部１４は、各処理回路５０〜８０のそれぞれに対応する時間計測部１４１、１４２、１４３及び１４４を備えている。時間計測部１４１〜１４４は同一構成であるため、時間計測部１４１のみ説明する。時間計測部１４１は、カウンタ１４１ａ及び想定処理時間記憶部１４１ｂを備えている。

カウンタ１４１ａは、処理開始要求部１１によりカウントの開始が指示されることによりカウント動作を開始し、通知部１６により、処理回路５０からの割り込みがＣＰＵ３０に出力された時、カウント動作を停止する。

想定処理時間記憶部１４１ｂは、例えば、レジスタから構成され、画像処理回路５０の想定処理時間を記憶する。想定処理時間とは、処理回路５０〜８０が、ＣＰＵ３０から処理が依頼された１つのプロセスを処理する標準的な処理時間をいい、処理回路５０〜８０毎に同一又は異なる値をとる。

処理開始要求部１１は、ＣＰＵ３０からの処理回路５０〜８０に対する処理依頼信号を受信し、処理依頼がされている処理回路５０〜８０に対し、処理依頼信号を出力し、処理が依頼されている処理回路５０〜８０に対応するカウンタ１４１ａ〜１４４ａのカウント動作を開始させる。

想定処理時間設定部１２は、処理回路５０〜８０が処理するデータの種類に応じて、処理回路５０〜８０各々の想定処理時間を決定する。この想定処理時間の決定は、例えば、画像取得部９０が読み取る原稿のサイズに応じて、各処理回路の好ましい想定処理時間が決定される。詳細には、原稿のサイズに応じた各処理回路５０〜８０の想定処理時間を予め記憶する時間記憶部１７を設けておき、ユーザにより操作部４００から原稿のサイズが入力された時、時間記憶部１７から原稿のサイズに応じた想定処理時間を読み出して、想定処理時間記憶部１４１ｂ〜１４４ｂに書き込むことにより行なわれる。

割り込み受け付け部１３は、各処理回路５０〜８０からの割り込みを受け付けるとともに、割り込みを受け付けたことを優先度算出部１５に通知する。

優先度算出部１５は、割り込み受け付け部１３からの通知を受け付けた時、割り込みが受け付け待ち状態にある処理回路５０〜８０からの割り込みに対応するカウンタ１４１ａ〜１４４ａのカウンタ値から、想定処理時間記憶部１４１ｂ〜１４４ｂに記憶された想定処理時間を差し引くことにより優先度を算出し、算出した優先度を通知部１６に通知する。例えば、割り込み受け付け部１３が、処理回路５０からの割り込みを受け付けたとき、優先度算出部１５は、カウンタ１４１ａのカウント値から想定処理時間記憶部１４１ｂに記憶されている想定処理時間を差し引くことにより、処理回路５０からの割り込みの優先度を算出する。なお、想定処理時間に対し、カウンタ１４１ａ〜１４４ａのカウンタ値が小さい場合、優先度はマイナスの値をとる。

通知部１６は、ＣＰＵ３０が割り込みを受け付け可能状態にあるか否かを、ＣＰＵ３０から出力される割り込み受け付け可能状態にあるか否かを示す信号から判定し、受け付け可能状態にある場合、割り込みが受け付け待ち状態にある処理回路５０〜８０からの割り込みのうち、優先度が最も大きい割り込みをＣＰＵ３０に通知し、割り込みを通知した処理回路５０〜８０に対応するカウンタ１４１ａ〜１４４ａをリセットする。

画像取得部９０は、例えば、本画像形成装置とＬＡＮ（Local Area Network）等の通信ネットワークを介して接続されたコンピュータから出力された画像データ、または、スキャナ５０１が読み取った原稿の画像データを取得する。画像処理回路５０は、画像取得部９０が取得した画像データに対し、シェーディング補正等の画像処理を施す。画像圧縮回路８０は、画像処理回路５０によって画像処理が施された画像データに対し、圧縮処理を施し画像メモリ１００に記憶させる。画像伸張回路７０は、画像メモリ１００に記憶されている画像データに伸張処理を施し、画像印字回路６０に出力する。画像印字回路６０は、画像伸張回路７０が伸張処理を施した画像データを記録紙に印字するために、画像形成部を制御する。ここで、画像形成部は、現像装置２０７Ｋ〜２０７Ｙ、露光装置２０６、感光体ドラム２０５、中間転写体ローラ２０４、転写ローラ２０３及び定着ローラ２０８等により構成される。

次に、図３に示すフローチャートにしたがって、割り込み制御装置の動作について説明する。このフローチャートでは、ＣＰＵ３０が、画像処理回路５０に処理を依頼したときを例に挙げて説明する。また、処理が開始される前に、画像取得部９０が取得する原稿のサイズに応じた想定処理時間が、想定処理時間記憶部１４１ｂ〜１４４ｂに書き込まれているものとする。処理開始要求部１１は、ＣＰＵ３０から処理回路５０への処理依頼信号を受け付け（ステップＳ１）、処理回路５０にその処理依頼信号を出力し、処理回路５０に処理を開始させる（ステップＳ２）。

想定処理時間設定部１２は、処理開始要求部１１が処理依頼信号を出力した時、カウンタ１４１ａにカウント動作を開始させる（ステップＳ３）。

処理回路５０の処理が終了すると、割り込み受け付け部１３は、処理回路５０から割り込みを受け付ける（ステップＳ４）。割り込み受け付け部１３が処理回路５０からの割り込みを受け付けた時、優先度算出部１５は、カウンタ１４１ａの現在のカウント値から想定処理時間記憶部１４１ｂに記憶されている想定処理時間を差し引き、処理回路５０からの割り込みに対する優先度を算出する（ステップＳ５）。

通知部１６は、ＣＰＵ３０が割り込み受け付け可能状態であるか否かを判定し（ステップＳ６）、ＣＰＵ３０が割り込み受け付け可能状態である場合（ステップＳ６でＹＥＳ）、処理回路５０の割り込みと、他の処理回路６０〜８０からの受け付け待ち状態にある割り込みが存在するか否かを判定する（ステップＳ７）。

通知部１６が、他に受け付け待ち状態にある割り込みが存在すると判定した場合（ステップＳ７でＹＥＳ）、他の割り込みの優先度に対して、処理回路５０の割り込みの優先度が最も高いか否かを判定し（ステップＳ８）、処理回路５０の割り込みの優先度が最も高い場合（ステップＳ８でＹＥＳ）、処理回路５０からの割り込みをＣＰＵ３０に通知し（ステップＳ１０）、カウンタ１４１ａをカウンタ値を０にリセットし（ステップＳ１１）、処理が終了される。

通知部１６が、ステップＳ６において、ＣＰＵ３０が割り込み受け付け可能状態でないと判定した場合（ステップＳ６でＮＯ）、ステップＳ６に戻る。通知部１６が、ステップＳ７において、他に受け付け待ち状態の割り込みが存在しないと判定した場合（ステップＳ７でＮＯ）、通知部１６は、ＣＰＵ３０に処理回路５０からの割り込みを出力する（ステップＳ１０）。

通知部１６が、処理回路５０からの割り込みの優先度が、最大でないと判定した場合（ステップＳ８でＮＯ）、通知部１６は、割り込みの優先度が最大である処理回路６０〜８０からの割り込みをＣＰＵ３０に通知し（ステップＳ９）、ステップＳ５に処理が戻される。

なお、上記フローチャートでは、処理回路５０からの割り込みを受け付けた際の処理を例に挙げて説明したが、他の処理回路６０〜８０からの割り込みを受け付けた際も同様の処理がなされる。また、処理回路６０〜８０として、画像処理回路５０、画像印字回路６０、画像伸張回路７０及び画像圧縮回路８０の４種類の処理回路を示したがこれに限定されず、他の処理回路を追加してもよいし、いずれか一つ又は２つの処理回路を省いてもよい。

以上説明したように、本実施形態にかかる割り込み制御装置によれば、受け付け待ち状態にある割り込みが複数存在する場合、ＣＰＵ３０が各処理回路５０〜８０に処理を依頼してから、各処理回路からの割り込みがＣＰＵ３０に受け付けられるまでに計測されるカウンタ１４１ａ〜１４４ａのカウンタ値と想定処理時間との差が優先度とされるため、想定処理時間に対し処理が遅延した処理回路５０〜８０からの割り込みほど先にＣＰＵ３０に通知させることができる。

なお、上記実施形態では、割り込み制御装置１０を画像形成装置に適用した場合を示したがこれに限定されず、ＣＰＵ及び複数の処理回路から構成される他の装置に適用してもよい。

本発明にかかる割り込み制御装置が適用された画像形成装置の機械的構成を示す側面図である。 本発明にかかる割り込み制御装置が適用された画像形成装置のブロック図を示している。 割り込み制御装置の動作を示すフローチャートである。

符号の説明

１０ 割り込み制御装置
１１ 処理開始要求部
１２ 想定処理時間設定部
１３ 割り込み受け付け部
１４ 時間計測部
１５ 優先度算出部
１６ 通知部
５０ 画像処理回路（処理回路）
６０ 画像印字回路（処理回路）
７０ 画像伸張回路（処理回路）
８０ 画像圧縮回路（処理回路）
９０ 画像取得部
１００ 画像メモリ
１１０ バスライン
１４１ 時間計測部
１４１ａ〜１４４ａ カウンタ
１４１ｂ〜１４４ｂ 想定処理時間記憶部

Claims (3)

1. 複数の処理回路から処理の終了時に発生する割り込みを受け付け、中央演算装置に通知する割り込み制御装置であって、
   中央演算装置により処理が依頼されてから処理が終了するまでの時間として処理回路毎に予め定められた想定処理時間に対して、処理に要した時間の遅延量が大きな処理回路に対する割り込みの優先度を高く設定する優先度設定手段と、
   中央演算装置に対して受け付け待ち状態にある複数の割り込みが存在する場合、前記優先度が最も高い割り込みを前記中央演算装置に通知する通知手段とを備えることを特徴とする割り込み制御装置。
2. 中央処理装置により処理が依頼されてから前記割り込みが発生するまでの時間を計測する処理時間計測手段をさらに備え、
   前記優先度設定手段は、中央演算装置により処理が依頼されてから処理が終了するまでに処理回路毎に想定される想定処理時間と、前記処理時間計測手段によって計測された処理時間との差分を前記優先度とすることを特徴とする請求項１記載の割り込み制御装置。
3. 各処理回路が処理するデータであって、各処理回路の処理の遅延を招来させるデータの種類に応じて、前記想定処理時間の値を変更する想定処理時間変更手段をさらに備えることを特徴とする請求項２記載の割り込み制御装置。
   

Images