JP2005233929A - パッケージ・バーンイン試験用の構造及び方法 - Google Patents

パッケージ・バーンイン試験用の構造及び方法 Download PDF

Info

Publication number
JP2005233929A
JP2005233929A JP2004234966A JP2004234966A JP2005233929A JP 2005233929 A JP2005233929 A JP 2005233929A JP 2004234966 A JP2004234966 A JP 2004234966A JP 2004234966 A JP2004234966 A JP 2004234966A JP 2005233929 A JP2005233929 A JP 2005233929A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
contact
metal spring
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004234966A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン ウェン−クン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2005233929A publication Critical patent/JP2005233929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 実装後のバーンイン試験の接触構造及び方法を提供する。
【解決手段】 本発明の接触構造は、印刷回路基板、該印刷回路基板上に固定されたはんだ接合部、及び固定プレートを有する。はんだ接合部は、印刷回路基板上に固定され、該はんだ接合部は、接触金属ボールと接続された複数の接触金属バネを有する。固定プレートは、はんだ接合部間に位置決めされる。実質的に一定の圧力が、ウエハレベル・パッケージの表面と接触する固定プレートの表面を使用することによって、接触金属ボール及び金属バネの間で維持される。
【選択図】 図1

Description

本発明は、実装後のバーンイン試験の接触装置及び方法に係り、より詳細には、導電性マイクロスプリングの接触圧力を用いることにより、バーンイン手法を改良すべく、従来のパッケージ又はウエハレベルパッケージに適用可能な新型の接触構造及び方法に関する。
半導体技術は極めて急速な発展を続けており、特に、半導体ダイは、小型化する傾向がある。しかしながら、半導体ダイの機能の必要条件は、逆に多様化していく傾向がある。すなわち、半導体ダイにおいては、より多くのI/Oパッドをより小さな領域に保持しなければならず、よってピンの密度が急速に増加する。これにより、半導体ダイの実装がより困難になり、収率を低下させる。
パッケージ構造の主な目的は、外部からの損傷からダイを保護することである。さらに、ダイによって生じられる熱は、ダイの動作を保障するために、パッケージ構造を介して効率的に放散されなければならない。
最新の半導体ダイは、初期のリードフレームパッケージ技術に用いるには端子の密度が高すぎ、よって、初期のリードフレームパッケージ技術は最新の半導体ダイに対しては既に不適当である。したがって、最新の半導体ダイに対する実装の必要条件を満たすために、ボールグリッドアレイ(BGA)の新しいパッケージ技術が開発されている。このBGAパッケージは、球形端子のピッチがリードフレームパッケージのそれより短いという利点があり、BGAの端子は、破損したり変形する可能性が少ない。さらに、信号を伝送する距離が短くなることにより作業効率が上がり、いっそうの高速化、効率化の要件に適合するという利点がある。パッケージ技術の多くは、ウエハ上のダイを個々のダイに分割し、さらに各ダイをそれぞれ実装し検査する。「ウエハレベルパッケージ(WLP)」と称される別のパッケージ技術では、ダイを個々のダイに分割する前にウエハ上でダイを実装することができる。このWLP技術は、生産サイクル時間の短縮、低コスト、及び、アンダーフィルやモールディングの必要がないなど、いくつか利点がある。
さらに、実装されたICは、従来のパッケージ又はウエハレベルパッケージにおける一連の試験を続けて行なう。現在行なわれているバーンイン及びテストソケットの接触方法は、以下に示す3つのタイプから構成される。
(1)ポゴピン:高価であるとともに、バーンイン試験のコストが高い。
(2)金属プローブ:信頼度は普通、高価、組み立てが複雑。
(3)メンブレン接触:高価、信頼度が低い。
上記の問題を考慮して、本発明によって提供される、バーンイン試験の新型接触構造及び方法は、こうした問題を改善可能である。すなわち、本発明は、高い信頼度、低コスト、簡単な組み立て、修理がし易いという利点を有する。さらに、本発明は、従来のパッケージや、ウエハレベルパッケージなどに適用できる。
本発明の目的は、実装後のバーンイン試験の接触構造及び方法を提供することである。
本発明の別の目的は、新型ウエハレベルパッケージの実装後のバーンイン試験の接触構造及び方法を提供することである。
本発明で開示された、新型ウエハレベルパッケージのバーンイン試験の接触構造は、複数の接触金属ボールを有するウエハレベルパッケージに適用できる。ダイの試験構造は、印刷回路基板、はんだ接合部、及び固定プレートを有する。はんだ接合部は、印刷回路基板上に固定され、該はんだ接合部は、接触金属ボールに接続された複数の接触金属バネを有する。固定プレートは、はんだ接合部間に位置決めされる。実質的に一定の圧力が、ウエハレベルパッケージの表面と接触する固定プレートの表面を使用することによって、接触金属ボール及び金属バネの間で維持される。本発明は、自動位置合わせ方法をさらに提供する。最下部プレートの孔の口径は最小であり、最上部プレートの孔の口径は最大である。
本発明で開示された新型ウエハレベルパッケージのバーンイン試験の接触方法は、以下のステップを含む。まず、複数の接触金属ボールを有するウエハレベルパッケージ(BGA/CSP)を提供する。次に、印刷回路基板を提供する。さらに、はんだ接合部と固定プレートとを印刷回路基板に固定し、はんだ接合部に配置された金属バネを接触金属ボールに電気的に接続する。接触金属ボールと金属バネとの接触圧は、ウエハレベルパッケージの表面と接触する固定プレートの表面を用いてほぼ一定に維持する。
本発明の上記目的及び他の特徴と利点は、添付した図面と関連して以下の詳細な説明を読むことにより、より明白になるであろう。
本発明は、新型パッケージ用のバーンイン試験の構造及び方法を開示する。この方法は、従来式のパッケージ又はウエハレベルパッケージの試験に適用できる。本発明の実例としての実施の形態のいくつかを詳細に説明する。但し、本発明が、明示された以外の広範囲にわたる他の実施の形態で実施できることは認識すべきであり、本発明の範囲は、添付した特許請求の範囲において特定される以外は特に限定されない。
図1に、パッケージ用のバーンイン試験の接触構造の概略図が示されている。ボール・グリッドアレイ(BGA)パッケージ100について説明するが、本発明はこれに限定されない。パッケージ100は、複数の接触金属ボール101を有する。接触金属ボール101は、例えば、はんだボールなどの導電性材料によって形成されてもよい。
はんだ接合部102は、印刷回路基板(PCB)103上に固定される。1つの実施の形態において、はんだ接合部102は、SMT技術によって印刷回路基板103上に固定されている。印刷回路基板103は、例えば、FR4、FR5、あるいはBTなどの耐熱材料である。はんだ接合部102の1つの特徴は、開口部の上部の幅が、はんだ接合部102の接平面における開口部の下部の幅よりも大きいことである。したがって、固定プレート104は、上部プレート105a、中間プレート105b、及び下部プレート105cを含む複数のプレートによって構成され、下部プレート105cの孔の口径は最小であり、上部プレート105aの孔の口径は最大である。固定プレート140の形状全体を使用できることは言うまでもない。
接触性微小金属バネ104は、はんだ接合部102上に位置決めされる。この微小金属バネ104は、はんだ接合部102上に固定される。微小金属バネ104は、はんだボール101と接触させられる。微小金属バネ104の材料として、金属、合金などの導電性材料が挙げられ、好ましくは、ステンレス鋼である。ほぼ一定の圧力が、はんだボールと金属バネとの間に生じる。このボールは、プレートの孔部に自動的に位置合わせされてもよい。複数のはんだボールの圧力は、それぞれ独立した状態を保つ。微小金属バネ104は、導電回路と電気的に接続するように印刷回路基板上に位置決めされる。
固定プレート105の表面、及び微小金属バネ104の表面は、ほぼ又は実質的に同一平面上にあり、固定プレート105及び印刷回路基板103の各材料は、同じであるか、又は類似したものであり、例えば、FR4、FR5、BTなどが挙げられる。さらに、固定プレート105は、はんだ接合部102間に配置されている。はんだボール101は、微小金属バネ104と接触した後に下方への押圧を続けて行ない、押圧する深さは、例えば380ミクロンである。固定プレート105及び微小金属バネ104がほぼ面一であることから、ハンダボール101が押圧する深さは、はんだボール101の直径を超えることはない。したがって、ほぼ一定且つ自己整合圧力が、ボール・グリッドアレイ(BGA)パッケージ100の表面と接触する固定プレート105の表面を用いることにより、はんだボール101及び微小金属バネ104の間に維持される。
本発明で開示された新型ウエハレベルパッケージのバーンイン試験の接触方法は、以下のステップから構成される。まず、複数のはんだボール101を有するBGAを備えたパッケージ100を提供する。次に、印刷回路基板103を提供する。さらに、はんだ接合部102及び固定プレート105を印刷回路基板103に固定し、はんだ接合部102に配置された金属バネ104をはんだボール101に電気的に接続する。はんだボール101と金属バネ104との間には、ウエハレベルパッケージ(BGA)100の表面に接触する固定プレート105の表面を使用することによってほぼ一定の圧力を維持する。
1つの実施の形態において、はんだ接合部102は、SMT技術によって印刷回路基板103に固定される。印刷回路基板103は、例えば、FR4、FR5、BTなどの耐熱材料である。固定プレート105の各表面及び金属バネ104の表面は、ほぼ同一平面上にあり、固定プレート105及び印刷回路基板103の各材料は、同一であり、例えば、FR4、FR5、BTなどが挙げられる。さらに、固定プレート105は、はんだ接合部102間に配置されている。金属バネ104の材料は、ステンレス鋼である。
新型ウエハレベルパッケージのバーンイン試験の接触構造及び方法は、以下の利点を有する。すなわち、はんだボールと金属バネとの間に一定の圧力が維持されること、各ボールが別々にバネと接触すること、接触寿命が長いこと、接触バネが破損しにくいこと、接触微小バネが修理し易いこと、組み立てが簡単であること、低コストであること、さらに、実装後のWLP及びマルチパッケージに対するバーンイン試験に使用できることである。
特定の実施の形態を図示し説明してきたが、添付した特許請求の範囲によってのみ限定されることを意図されることから逸脱することなく種々の変更が可能であることは当業者には明白であろう。
本発明の新型ウエハレベルパッケージのバーンイン試験の接触構造を示す概略図である。
符号の説明
100 BGAパッケージ
101 接触金属ボール
102 はんだ接合部
104 微小金属バネ
105 固定プレート

Claims (4)

  1. 印刷回路基板と、
    前記印刷回路基板上に配置された固定プレートと、
    前記固定プレート上に固定されたはんだ接合部であって、前記印刷回路基板に電気的に接続された複数の接触金属バネを有し、試験対象物に接触するために用いられるはんだ接合部と、
    を含み、
    前記固定プレートが、前記試験対象物の接触金属ボールと前記接触金属バネとの間に略一定の圧力を維持するように、前記試験対象物の表面に接触することを特徴とする、
    実装後のバーンイン試験用接触構造。
  2. はんだボールなどの前記接触金属ボールがパッケージに接続され、前記金属バネが前記はんだ接合部に固定され、前記金属バネの材料がステンレス鋼を含み、前記はんだ接合部が、SMT技術によって前記印刷回路基板上に固定され、前記印刷回路基板が耐熱材料であり、前記耐熱材料が、FR4、FR5、及びBTから選択され、前記固定プレートの各表面及び前記金属バネの表面が同一平面にあり、前記固定プレートと前記印刷回路基板の材料が同一であり、前記固定プレートが複数のプレートによって構成され、最下部プレートの孔の口径が最小であり、最上部プレートの孔の口径が最大である、請求項1に記載の構造。
  3. 印刷回路基板を提供することと、
    はんだ接合部及び固定プレートを前記印刷回路基板上に固定し、前記はんだ接合部に配置された金属バネをパッケージに電気結合させ、前記パッケージ及び前記金属バネの間に略一定の圧力を生じさせるために前記固定プレートの表面を利用することと、
    を含む、実装後のバーンイン試験の接触方法。
  4. 前記パッケージに接続された、例えば、はんだボールなどの接触金属ボールをさらに含むとともに、前記金属バネが前記はんだ接合部に固定され、前記金属バネの材料がステンレス鋼であり、前記はんだ接合部が、SMT技術によって前記印刷回路基板上に固定され、前記印刷回路基板が、耐熱材料であり、前記耐熱材料が、FR4、FR5及びBTから選択され、前記固定プレートの各表面及び前記金属バネの表面が同一平面上にあり、前記固定プレート及び前記印刷回路基板の各材料が同一であり、前記固定プレートが、複数のプレートによって構成され、最下部プレートの孔の口径が最小であり、最上位プレートの孔の口径が最大である、請求項3に記載の方法。

JP2004234966A 2004-02-16 2004-08-12 パッケージ・バーンイン試験用の構造及び方法 Pending JP2005233929A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093103677A TWI261676B (en) 2004-02-16 2004-02-16 Structure and method for package burn-in testing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008099263A Division JP2008224675A (ja) 2004-02-16 2008-04-07 パッケージ・バーンイン試験用の構造及び方法

Publications (1)

Publication Number Publication Date
JP2005233929A true JP2005233929A (ja) 2005-09-02

Family

ID=34836983

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004234966A Pending JP2005233929A (ja) 2004-02-16 2004-08-12 パッケージ・バーンイン試験用の構造及び方法
JP2008099263A Withdrawn JP2008224675A (ja) 2004-02-16 2008-04-07 パッケージ・バーンイン試験用の構造及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008099263A Withdrawn JP2008224675A (ja) 2004-02-16 2008-04-07 パッケージ・バーンイン試験用の構造及び方法

Country Status (6)

Country Link
US (2) US20050182585A1 (ja)
JP (2) JP2005233929A (ja)
KR (1) KR20050081831A (ja)
DE (1) DE102004033646A1 (ja)
SG (1) SG140460A1 (ja)
TW (1) TWI261676B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200983A (ja) * 2005-01-19 2006-08-03 Denso Corp 半導体集積回路装置およびその試験方法
US7262615B2 (en) * 2005-10-31 2007-08-28 Freescale Semiconductor, Inc. Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections
WO2010053884A1 (en) * 2008-11-07 2010-05-14 Idd Aerospace Corporation Lighting systems
CN103926430B (zh) * 2014-04-23 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种硅通孔转接板测试方法
KR101753181B1 (ko) * 2014-12-20 2017-07-03 인텔 코포레이션 소켓 어셈블리용 땜납 콘택트
CN216873443U (zh) 2019-01-04 2022-07-01 恩格特公司 精确对准的组件
CN114509656B (zh) * 2022-04-06 2022-10-14 杭州飞仕得科技有限公司 一种igbt驱动单板智能检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
JP2648120B2 (ja) * 1995-02-08 1997-08-27 山一電機株式会社 表面接触形接続器
US6084421A (en) * 1997-04-15 2000-07-04 Delaware Capital Formation, Inc. Test socket
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US6220870B1 (en) * 1998-02-27 2001-04-24 Cerprobe Corporation IC chip socket and method
TW367415B (en) * 1998-06-18 1999-08-21 United Microelectronics Corp Test method for ball grid array integrated circuit
US6278285B1 (en) * 1998-07-17 2001-08-21 Siemens Aktiengesellschaft Configuration for testing integrated components
JP2000182701A (ja) * 1998-12-18 2000-06-30 Honda Tsushin Kogyo Co Ltd プローブピンとその製造方法及びコネクタ
US6672881B2 (en) * 2001-10-31 2004-01-06 Fci Americas Technology, Inc. Ball grid array socket
TW555993B (en) * 2002-01-15 2003-10-01 Via Tech Inc Chip test device to test the chip using BGA package
US7044746B2 (en) * 2002-10-16 2006-05-16 Tyco Electronics Corporation Separable interface electrical connector having opposing contacts

Also Published As

Publication number Publication date
US20050182585A1 (en) 2005-08-18
US20060105594A1 (en) 2006-05-18
TW200528735A (en) 2005-09-01
SG140460A1 (en) 2008-03-28
TWI261676B (en) 2006-09-11
JP2008224675A (ja) 2008-09-25
DE102004033646A1 (de) 2005-09-08
KR20050081831A (ko) 2005-08-19

Similar Documents

Publication Publication Date Title
US6422879B2 (en) IC socket for surface-mounting semiconductor device
US7014499B2 (en) Probe card for testing semiconductor device
US5880590A (en) Apparatus and method for burn-in and testing of devices with solder bumps or preforms
JP2008224675A (ja) パッケージ・バーンイン試験用の構造及び方法
CN102012470B (zh) 封装基板的电性测试转接板及其方法
JP2009020105A (ja) ソケット及びこれを有する検査装置及び方法
JP2006302906A (ja) 集積回路素子用ソケット及び回路基板
JPH10335035A (ja) Bga−ic用測定機構
JP2000180506A (ja) 半導体装置検査用コンタクト装置
US20090058447A1 (en) Fault analyzer
JP2002022768A (ja) 集積回路パッケージ検査用ポゴピン
JP2006275543A (ja) プローブ装置
US20090066349A1 (en) Probe system
KR20090030190A (ko) 반도체 칩 검사용 소켓
CN1257209A (zh) 小间距接触装置
KR100657747B1 (ko) 탈부착식 프로브 핀 모듈을 가지는 프로브 카드
JP2003014813A (ja) 高周波数デバイスパッケージの取付け装置
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
JPH11297440A (ja) Ic用ソケットとその操作方法
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP2005249448A (ja) 半導体部品検査装置
JP2005019343A (ja) 接続端子配列部材及びそれを用いたicソケット
KR200328984Y1 (ko) 고주파수용 테스트소켓
KR960002721A (ko) 노운 굳 다이의 제조방법 및 그 장치
JP2005241426A (ja) 電子部品検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080515