KR101753181B1 - 소켓 어셈블리용 땜납 콘택트 - Google Patents

소켓 어셈블리용 땜납 콘택트 Download PDF

Info

Publication number
KR101753181B1
KR101753181B1 KR1020157033066A KR20157033066A KR101753181B1 KR 101753181 B1 KR101753181 B1 KR 101753181B1 KR 1020157033066 A KR1020157033066 A KR 1020157033066A KR 20157033066 A KR20157033066 A KR 20157033066A KR 101753181 B1 KR101753181 B1 KR 101753181B1
Authority
KR
South Korea
Prior art keywords
solder
contacts
pins
socket assembly
assembly
Prior art date
Application number
KR1020157033066A
Other languages
English (en)
Other versions
KR20160088798A (ko
Inventor
페이 후아
홍 시에
그레고리오 알 무르타지안
아미트 아브라함
앨런 씨 맥콜리스터
팅 종
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160088798A publication Critical patent/KR20160088798A/ko
Application granted granted Critical
Publication of KR101753181B1 publication Critical patent/KR101753181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H01R33/7607—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket the parallel terminal pins having a circular disposition
    • H01R33/7614—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket the parallel terminal pins having a circular disposition the terminals being connected to individual wires
    • H01R33/7628—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket the parallel terminal pins having a circular disposition the terminals being connected to individual wires the wires being connected using solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/11—End pieces or tapping pieces for wires, supported by the wire and for facilitating electrical connection to some other wire, terminal or conductive member
    • H01R11/16—End pieces terminating in a soldering tip or socket
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H01R33/7607—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket the parallel terminal pins having a circular disposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Connecting Device With Holders (AREA)
  • Mechanical Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 개시의 실시예는 소켓 어셈블리에서의 전기적 접속을 위해 땜납 콘택트를 제공하기 위한 기술 및 구성에 관한 것이다. 일 실시예에서, 땜납 콘택트는 그 땜납 콘택트가 다이 패키지의 전기적 콘택트에 도전성으로 결합되도록 다이 패키지의 하부 표면 상에 배치될 수 있다. 땜납 콘택트는 다이 패키지의 전기적 콘택트 및 소켓 어셈블리의 핀의 도전성 결합을 제공하기 위해, 소켓 어셈블리의 핀에 결합되도록 배치될 수 있다. 땜납은 보다 양호한 전기적 도전성을 제공하기에 충분히 소프트한 것으로 선택될 수 있다. 핀은 또한 보다 양호한 전기적 도전성을 제공하기 위해 땜납 콘택트를 침투하도록 구성될 수 있다. 다른 실시예가 설명되고 및/또는 청구될 수 있다.

Description

소켓 어셈블리용 땜납 콘택트{SOLDER CONTACTS FOR SOCKET ASSEMBLIES}
본 개시의 실시예는 집적 회로 분야에 관한 것으로, 보다 상세하게는, 소켓 콘택트 기술 및 구성에 관한 것이다.
고성능 아키텍처의 복잡도가 증가함에 따라, 이러한 아키텍처에 대한 소켓 접속 또한 증가한다. 예를 들면, 특정 CPU(central processing unit)에 대한 소켓 어셈블리용 핀 카운트는 몇 세대 내에 3.5배 이상 증가하였다. 또한, 소켓 핀은 전형적으로 적절한 전기적 접속을 제공하기 위해 특정 힘으로 장착되어 있어야 한다. 예를 들면, 몇몇 LGA(land-grid array) 어셈블리에서, 금 핀 및 패드를 갖는 적절한 콘택트를 얻기 위해서는 25 gf(gram-force) 이상의 하중이 필요할 수 있다. 그러나, 프로세서를 소켓에 장착하는데 필요한 총 힘은 핀 카운트와 선형으로 증가할 수 있다. 핀 카운트가 증가할수록, 프로세서 패키지를 장착하는데 사용되는 총 힘 또한 증가할 수 있다. 더욱이, 소켓 콘택트 및 다이 패키지는 성질상 깨지기 쉬울 수 있고 조작 또는 어셈블리 동안 구부리거나 다른 손상에 노출될 수 있다. 따라서, 총 힘이 증가할수록, 구부러지거나, 금이 가거나, 또는 다른 작은 사고가 증가한다.
실시예는 첨부 도면과 결합하여 다음의 상세한 설명에 의해 용이하게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 유사한 참조 부호는 유사한 구조적 요소를 지칭한다. 실시예는 예로서 도시된 것으로 첨부 도면이 도면들을 제한하는 것은 아니다.
도 1은, 몇몇 실시예에 따라, 예시적인 집적 회로(IC) 패키지 어셈블리의 사시도를 개략적으로 도시한다.
도 2는, 몇몇 실시예에 따라, 예시적인 소켓 어셈블리의 측 단면도를 개략적으로 도시한다.
도 3은, 몇몇 실시예에 따라, 땜납 콘택트를 갖는 다이 패키지를 포함하는 예시적인 패키지 어셈블리의 측 단면도를 개략적으로 도시한다.
도 4는, 몇몇 실시예에 따라, 땜납 콘택트 및 소켓 어셈블리를 갖는 다이 패키지를 포함하는 예시적인 패키지 어셈블리의 측 단면도를 개략적으로 도시한다.
도 5는, 몇몇 실시예에 따라, 소켓 어셈블리의 핀과 결합하기 위한 땜납 콘택트를 포함하는 다이 패키지의 하부도를 개략적으로 도시한다.
도 6은, 몇몇 실시예에 따라, 땜납 콘택트를 포함하는 핀을 갖는 소켓 하우징을 포함하는 예시적인 소켓 어셈블리의 측 단면도를 개략적으로 도시한다.
도 7은, 몇몇 실시예에 따라, IC 패키지 어셈블리를 제조하는 방법의 흐름도를 개략적으로 도시한다.
도 8은, 몇몇 실시예에 따라, 여기서 설명되는 바와 같은 IC 패키지 어셈블리를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다.
본 개시의 실시예는 땜납 콘택트를 포함하는 소켓 콘택트 기술 및 구성을 설명한다. 다양한 실시예에서, 땜납 콘택트는 소켓 어셈블리의 핀과 다이 패키지의 전기적 콘택트 간의 전기적 접속을 제공하는데 사용될 수 있다. 다양한 실시예에서, 이들 땜납 콘택트는 다른 소켓 어셈블리에서 사용될 수 있는 하중보다 더 낮은 하중 하에서 전기적 도통을 용이하게 하는 소프트 땜납으로 구성될 수 있다.
다음의 설명에서, 예시적인 구현예의 다양한 양상은 당업자에 의해 공통으로 채용되는 용어를 사용하여 설명됨으로써 다른 당업자에게 그들의 작업의 본질을 전달할 것이다. 그러나, 본 개시의 실시예는 단지 설명된 양상의 일부만으로도 실시될 수 있다는 것이 당업자에게는 자명할 것이다. 설명의 목적을 위해, 특정 번호, 재료 및 구성은 예시적인 구현예의 철저한 이해를 제공하도록 설명된다. 그러나, 본 개시의 실시예는 특정한 세부사항 없이 실시될 수 있다는 것이 당업자에게는 자명할 것이다. 다른 예에서, 공지된 특징은 예시적인 구현예를 모호하게 하지 않도록 생략되거나 간소화된다.
다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부 도면이 참조되고, 이 도면에서, 유사한 참조 부호는 전체에 걸쳐 유사한 부분을 가리키며, 본 개시의 주제가 실시될 수 있는 실시예를 예시적으로 도시하고 있다. 다른 실시예가 이용될 수 있고 본 개시의 범위를 벗어나지 않으면서 구조적 또는 논리적 변경이 이루어질 수 있다는 것이 이해될 것이다. 따라서, 다음의 상세한 설명은 제한적인 의미로 취해져서는 안 되며, 실시예의 범위는 첨부의 청구범위 및 그들의 균등물에 의해 정의된다.
본 개시의 목적을 위해, 어구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적을 위해, 어구 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 설명은 상부/하부, 내부/외부, 위/아래 등과 같은 관점-기반 설명을 사용할 수 있다. 그러한 설명은 단순히 논의를 용이하게 하기 위해 사용되는 것으로, 여기서 설명되는 실시예를 임의의 특정 배향으로 적용하는 것으로 제한하고자 하는 것은 아니다.
본 설명은 어구 "실시예에서" 또는 "실시예들에서"를 사용하며, 이들은 각각 하나 이상의 동일하거나 또는 상이한 실시예를 지칭할 수 있다. 더욱이, 용어 "포함하는", "구비하는", "갖는" 등은, 본 개시의 실시예에 대해서 사용되는 바와 같이, 동의어이다.
용어 "~와 결합된"이 그의 파생어와 함께 여기서 사용될 수 있다. "결합된"은 다음 중 하나 이상을 의미할 수 있다. "결합된"은 두 개 이상의 요소가 직접적인 물리적 또는 전기적 접촉 상태에 있는 것을 의미할 수 있다. 그러나, "결합된"은 또한 두 개 이상의 요소가 서로 간접적으로 접촉하지만, 여전히 서로 협업하거나 상호작용하는 것을 의미할 수 있고, 하나 이상의 다른 요소가 서로 결합될 것으로 전술한 구성요소들 간에 결합 또는 접속되는 것을 의미할 수 있다. 용어 "간접적으로 결합된"은 두 개 이상의 요소가 간접적인 접촉 상태에 있는 것을 의미할 수 있다.
다양한 실시예에서, 어구 "제2 피처(feature) 상에 형성, 퇴적, 또는 배치된 제1 피처"는 제1 피처가 제2 피처 위에 형성, 퇴적, 또는 배치된다는 것을 의미할 수 있고, 제1 피처의 적어도 한 부분은 제2 피처의 적어도 한 부분과 직접적인 접촉(예를 들면, 직접적인 물리적 및/또는 전기적 접촉) 또는 간접적인 접촉(예를 들면, 제1 피처와 제2 피처 사이에 하나 이상의 다른 피처를 가짐) 상태에 있을 수 있다.
여기서 사용되는 바와 같이, 용어 "모듈"은 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행할 수 있는 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 설명된 기능을 제공하는 다른 적절한 컴포넌트를 지칭하거나, 그들의 일부 또는 그들을 포함할 수 있다.
도 1은, 몇몇 실시예에 따라, 예시적인 집적 회로(IC) 패키지 어셈블리(100)의 사시도를 개략적으로 도시한다. IC 패키지 어셈블리(100)는 회로 보드 또는 다른 적절한 전자 기판(이후 "회로 보드(102)")과 결합된 소켓 어셈블리(104)를 포함할 수 있다. IC 패키지 어셈블리(100)는 소켓 어셈블리(104)를 통해 회로 보드(102)와 전기적으로 결합된 다이 또는 다이 패키지(이후 "다이 패키지(106)")를 더 포함할 수 있다.
소켓 어셈블리(104)는, 예를 들면, 다이 패키지(106)와 회로 보드(102) 사이에서 전기적 신호를 라우팅하도록 구성되는, "핀"으로도 지칭되는 전기적 콘택트의 어레이를 갖는 LGA(land-grid array) 소켓을 포함할 수 있다. 다양한 실시예에 따라, 소켓 어셈블리(104)는 여기서 설명되는 실시예와 호환할 수 있다. 예를 들면, 몇몇 실시예에서, 다이 패키지(106)는, 감소된 하중하에서 다이 패키지(106)와 소켓 어셈블리(104) 사이에 전기적 결합을 제공하기 위해 다이 패키지(106) 상에 땜납 콘택트를 포함하는 도 4 및 도 5와 연결하여 설명된 실시예와 호환할 수 있다. 또 다른 예에서, 몇몇 실시예에서, 소켓 어셈블리(104)는, 감소된 하중하에서 다이 패키지(106)와 소켓 어셈블리(104) 사이에 전기적 결합을 제공하는 소켓 어셈블리(104)의 전기적 콘택트 상의 땜납 콘택트를 포함하는 도 6과 연결하여 설명된 실시예와 호환할 수 있다. 다른 실시예는 이들 실시예의 적절한 조합을 제공할 수 있다.
몇몇 실시예에서, 회로 보드(102)는 에폭시 적층판과 같은 전기적 절연 재료로 구성된 PCB(printed circuit board)일 수 있다. 회로 보드(102)는, 예를 들면, 폴리테트라플루오르에틸렌와 같은 재료, FR-4(Flame Retardant 4), FR-1, 코튼지(cotton paper)와 같은 페놀 코튼지 재료, 및 CEM-1 또는 CEM-3과 같은 CEM(composite epoxy material)을 포함하는 에폭시 재료, 또는 에폭시 수지 프리프레그(prepreg) 재료를 이용하여 함께 적층되는 직물 유리 재료로 구성되는 전기적 절연층을 포함할 수 있다. 트레이스, 트렌치 또는 비아와 같은 상호접속 구조(도시 생략)는 회로 보드(102)를 통해 다이 패키지(106)의 전기적 신호를 라우팅하기 위해 전기적 절연층을 통해 형성될 수 있다. 회로 보드(102)는 다른 실시예에서는 다른 적절한 재료로 구성될 수 있다. 예를 들면, 몇몇 실시예에서, 회로 보드(102)는 코어 및/또는, 예를 들면, ABF(Ajinomoto Build-up Film) 기판과 같은 빌드-업 층을 구비하는 에폭시 기반 적층 기판일 수 있다. 몇몇 실시예에서, 회로 보드(102)는 마더보드(예를 들면, 도 8의 마더보드(802))이다.
다이 패키지(106)는 임의의 다양한 적절한 구성의 하나 이상의 다이를 포함할 수 있다. 예를 들면, 다양한 실시예에서, 다이 패키지(106)는 CPU(central processing unit) 패키지 또는 GPU(graphics processing unit)일 수 있다. 다이 패키지(106)는, 예를 들면, 몰드 화합물과 같은 보호 인클로저 또는 다른 적절한 보호 하우징에 적어도 부분적으로 캡슐화되는 하나 이상의 다이를 포함할 수 있다. 몇몇 실시예에서, 다이 패키지(106)는 다이 패키지(106)를 소켓 어셈블리(104)의 대응하는 정렬 피처와 결합시키는 것을 용이하게 하기 위한 정렬 피처(alignment feature)를 포함할 수 있다.
다이 패키지(106)는, 반도체 재료(예를 들면, 실리콘)로 이루어지고 CMOS(complementary metal-oxide-semiconductor) 디바이스를 형성하는 것과 연결지어 사용되는 박막 피착, 리소그래피, 에칭 등과 같은 반도체 제조 기술을 이용하여 형성된 회로를 구비한 하나 이상의 다이를 포함할 수 있다. 몇몇 실시예에서, 다이 패키지(106)의 하나 이상의 다이는 프로세서, 메모리, SoC 또는 ASIC을 포함하거나 그의 일부일 수 있다. 다이 패키지(106) 내의 하나 이상의 다이는, 예를 들면, 적절한 조합의 플립-칩 및/또는 배선 접합 구성, 인터포저, SiP(system-in-package)을 포함하는 멀티-칩 패키지 구성 및/또는 PoP(package-on-package) 구성을 포함하는 다양한 구성을 포함할 수 있다.
도 2는 몇몇 실시예에 따라, 전기적 도전 핀(208)을 갖는 소켓 하우징(204)을 포함하는 예시적인 소켓 어셈블리의 측 단면도를 개략적으로 도시한다. 몇몇 실시예에서, 소켓 하우징(204)(여기서는 "소켓 기판"으로도 지칭됨)은, 볼 수 있는 바와 같이, 소켓 하우징(204)의 제1 측면 S1과 대향하는 제2 측면 S2 사이에 배치된 복수의 개구(206)를 포함할 수 있다. 핀(208)은 복수의 개구(206)의 대응 개구에서 소켓 하우징(204)과 물리적으로 결합될 수 있다. 예를 들면, 핀(208)은 기계적 스티칭(stitching) 특징을 이용하여 소켓 하우징(204)과 물리적으로 결합될 수 있다. 몇몇 실시예에서, 핀(208)은, 예를 들면, 소켓 하우징(204)을 통해 입력/출력(I/O) 신호와 같은 전기적 신호 또는 다이의 파워/접지(예를 들면, 도 1의 다이 패키지(106))를 라우팅하기 위해 개구(206)를 통해 연장될 수 있다.
소켓 하우징(204)은, 예를 들면, 폴리머, 세라믹 또는 반도체 재료를 포함하는 임의의 다양한 적절한 재료로 구성될 수 있다. 소켓 하우징(204)은 다른 실시예에서는 다른 적절한 재료로 구성될 수 있다.
핀(208)은 몇몇 실시예에서 LGA 소켓 구성의 리드(lead)일 수 있다. 예를 들면, 핀(208)은 J-리드일 수 있는데, 이것은, 측면에서 보면, 각각의 J 리드는, 보여지는 바와 같이, 문자 J를 닮은 프로파일을 가질 수 있기 때문에 그와 같이 명명될 수 있다. 핀(208)은 금속과 같은 전기적 도전 재료로 구성될 수 있다.
몇몇 실시예에서, 핀(208)은 도 3 내지 도 7과 결합하여 설명된 실시예와 호환하고 그 역도 성립할 수 있다. 예를 들면, 도 3 내지 도 5의 예에서와 같은 몇몇 실시예에서, J 리드를 포함하기보다는 핀(208)은 실질적으로 직선의 프로파일과 같은 상이한 형상의 프로파일을 가질 수 있다. 부가하여, 도 3 내지 도 5의 예와 같은 몇몇 실시예에서, 핀(208)은 아래에서 논의되는 바와 같이 다이 패키지(106)의 대응하는 땜납 콘택트를 관통하도록 형상화될 수 있다.
몇몇 실시예에서, 핀(208) 각각은, 볼 수 있는 바와 같이, 콘택트 부분(208a), 레그 부분(208b), 및 풋(foot) 부분(208c)을 가질 수 있다. 콘택트 부분(208a)은 다이 패키지(예를 들면, 도 1의 다이 패키지(106)) 상의 대응하는 상호접속 피처와 전기적으로 접촉하도록 소켓 하우징(204)의 표면 아래로 연장될 수 있다. 레그 부분(208b)은 개구(206)를 통하여 연장될 수 있다. 풋 부분(208c)(때때로 "패들"로도 지칭됨)은 납땜 가능 재료(210)(예를 들면, 솔더 볼)와 직접 결합하여 (예를 들면, 도 1의 소켓 어셈블리(104)와 회로 보드(102) 사이에) 솔더 조인트를 형성하도록 구성되는 표면을 가질 수 있다.
몇몇 실시예에서, 레그 부분(208b)은 x축으로 표시된 제1 방향으로 연장될 수 있고, 풋 부분(208c)은, 볼 수 있는 바와 같이, 제1 부분과 수직인, y축으로 표시된 제2 방향으로 연장되는 표면을 포함할 수 있다. 다양한 실시예에서, 레그 부분(208b)은 실질적으로 수직(예를 들면, 수직에서 +/- 10°)인 각에서 또는 각을 두고(예를 들면, 수직에서 +/- 40°) 풋 부분(308c)의 표면으로부터 연장될 수 있다. 핀(208)의 프로파일 형상은 단지 하나의 예이고 다른 실시예에서는 임의의 다양한 다른 프로파일 형상을 포함할 수 있다.
도 3은, 몇몇 실시예에 따라, 땜납 콘택트(350)를 포함하는 다이 패키지(106)를 포함하는 예시적인 패키지 어셈블리(300)의 측 단면도를 개략적으로 도시한다. 땜납 콘택트(350)는, 다양한 실시예에서, 다이 패키지(106)의 전기적 콘택트(330)가 땜납 콘택트(350)와 전기적으로 접촉 상태에 있도록 다이 패키지(106)의 하부면 상에 배치될 수 있다. 땜납 콘택트는, 땜납 콘택트(350)가, 예를 들면, 다이 패키지(106)가 소켓 어셈블리(104)에 결합될 때에, 소켓 어셈블리(104)의 하나 이상의 핀(208)에 도통하도록 결합될 수 있도록 또한 배치될 수 있다. 다양한 실시예에서, 땜납 콘택트(350)는, 따라서, 다이 패키지(106)의 전기적 콘택트(330)와 소켓 어셈블리(104)의 핀(208) 사이에 전기적 도통을 제공할 수 있다. 도 3에 도시된 바와 같이, 핀(208)은 땜납 콘택트(350)를 관통하는데 사용되는 구성을 가질 수 있고, 따라서, 핀(208)과 땜납(350) 사이에(그리고, 결과적으로 핀(208)과 다이 패키지(106)의 전기적 콘택트(330) 사이에) 보다 양호한 전기적 도전성을 제공할 수 있다. 핀 구성의 특정 예가 아래에 설명된다.
다양한 실시예에서, 다이 패키지(106)의 하부면 상에 땜납 저항 재료(340)가 배치될 수 있다. 땜납 저항 재료(340)는 다이 패키지(106) 상에 땜납 콘택트(350)의 배치를 용이하게 하기 위하여 땜납 콘택트(350)의 배치 전에 다이 패키지(106)의 하부면 상에 배치될 수 있다. 다양한 실시예에서 다양한 유형의 땜납 저항 재료(340)가 사용될 수 있다. 다양한 실시예에서, 땜납 저항 재료(340)는 전기적 콘택트(330)가 위치되는 영역 위의 하부면 상에 보이드(void)가 있도록 다이 패키지(106)의 하부면 상에 위치될 수 있다. 이들 보이드는 공지된 기술을 이용하여 땜납으로 채워져 전기적 콘택트(330)와 접촉하는 땜납 콘택트(350)를 형성할 수 있다. 예를 들면, 몇몇 실시예에서, 주입 몰드 솔더링을 이용하여 액체 땜납을 보이드에 주입하여, 땜납 콘택트(350)를 제조할 수 있다. 또 다른 예에서, 다이 패키지는 용융 땜납의 욕조(bath)를 이용하여 부착될 수 있고, 여기서, (땜납 저항 재료(340)를 포함하는) 다이 패키지(106)의 하부면을 담그거나, 또는 용융 땜납의 욕조 내에 잠시 위치시킨다. 땜납 저항 재료(340)는 땜납 부착을 제공하지 않기 때문에, 욕조로부터의 용융 땜납은, 다이 패키지의 전기적 콘택트(330)가 위치되는 보이드에만 부착할 수 있다. 또 다른 실시예에서, 솔더 볼이 다이 패키지(106)의 하부면 상에 직접적으로 피착될 수 있다.
다양한 실시예에서, 땜납 콘택트(350)는 그 땜납 콘택트(350)를 이용하지 않는 소켓 어셈블리에서 사용되는 것 보다 더 낮은 하중하의 전기적 도통을 용이하게 하는 소프트 땜납으로 구성될 수 있다. 예를 들면, 전술한 바와 같이, 금 핀 및 패드를 이용하는 몇몇 LGA 어셈블리는 핀과 다이 패키지의 패드 사이의 필요한 접속을 생성하기 위해 25 gf 이상의 하중을 요구할 수 있다. 대조적으로, 소프트 땜납을 이용함으로써, 다양한 실시예는 핀(208)과 다이 패키지(106)의 전기적 콘택트(330) 사이의, 25 gf 미만의 하중을 이용하는 전기적 접속을 가능하게 할 수 있다. 다양한 실시예에서, 땜납 콘택트(350)는 25 mOhm 미만, 보다 상세하게는 20-25 mOhm 사이의 저항을 갖는 전기적 접속을 제공하는 땜납으로 구성될 수 있다. 다양한 실시예에서, 더 낮은 하중하에서 원하는 전기적 도전성을 제공하기 위해, 땜납 콘택트(350)는 70 MPa(meagpascal) 이하의 압력에서 0.1/초의 변형율을 나타내는 화합물, 또는 30 MPa 이하의 압력에서 0.0001/초의 변형율을 나타내는 화합물을 포함할 수 있다.
다양한 실시예에서, 소프트 땜납의 상이한 조성이 이용될 수 있다. 땜납 콘택트(350)가 다이 패키지(106)의 전기적 콘택트(330)와 소켓 어셈블리(104)의 핀(208) 사이의 사용동안 위치되기 때문에, 땜납 콘택트(350)는 이들 구조물 사이의 접촉 저항을 나타낼 수 있다. 이러한 접촉 저항은, 다양한 실시예에서, 땜납 콘택트(350)에서 사용되는 땜납의 경도 및 접속부에 가해지는 하중과 연관될 수 있다. 부가적으로, 땜납 재료가 자신의 표면상에 산화물을 형성할 수 있기 때문에, 접촉 저항 또한 땜납 콘택트(350)에 사용되는 땜납 재료의 산화물의 품질과 연관될 수 있다. 다양한 실시예에서, 두 재료들 간의 접촉 저항은 다음의 수학식을 따를 수 있다.
Figure 112015112896344-pct00001
여기서, Rc는 핀(208)과 전기적 콘택트(330) 사이의 접촉 저항이고, ρ1 및 ρ2는 핀(208) 및 전기적 콘택트(330)의 각각의 전기적 저항이고, H는 땜납 콘택트(350)에 사용되는 땜납의 경도이고, F는 접속부에 가해지는 하중이고, ρoxdides는 땜납 콘택트(350)에서 사용되는 땜납의 산화물의 전기적 저항이며, doxides는 땜납 콘택트(350)에서 사용되는 땜납의 산화물의 경도이고, Hoxides는 땜납 콘택트(350)에서 사용되는 땜납의 산화물의 경도이다. 또한, 수학식에서 사용되는 바와 같이, K는 땜납 콘택트(350) 상의 산화물막이 침투되었는지 여부에 관한 값이다. 침투 전에는 K=1이고; 침투 후에는 K는 1보다 클 수 있다. 상기 수학식에서 볼 수 있는 바와 같이, 접촉 저항은, 보다 소프트한 땜납 재료, 보다 소프트하거나 더 얇은 산화물막을 갖는 땜납 재료, 및/또는 다이 패키지(106)가 소켓 어셈블리(104)에 탑재될 때 땜납 재료의 산화물막의 침투를 제공하는 핀과 땜납 재료의 조합 중 하나 이상을 사용함으로써 더 낮아질 수 있다.
다양한 실시예에서, 땜납 콘택트(350)는 인듐을 함유하는 땜납을 포함할 수 있다. 특정 실시예에서, 소프트-땜납 콘택트는 실질적으로 인듐만을 함유할 수 있거나, 또는 단지 순수한 인듐만을 함유할 수 있다. 다수의 실시예에서, "순수한 인듐"은 99% 이상의 인듐과 1% 미만의 다른 재료로 구성되는 혼합물 또는 화합물을 함유할 수 있다. 다수의 실시예에서, 실질적으로 인듐 함유 땜납은 인듐이 소켓 어셈블리를 위한 전형적인 선적 온도(~55℃)보다 더 높은 용융 온도(~157℃)를 갖기 때문에 이용될 수 있다. 부가적으로, 인듐 산화물은 다른 땜납 재료의 산화물에 비해 상대적으로 소프트하고, 따라서, 핀(208)에 의해 용이하게 침투되고, 이에 따라, 더 낮은 하중으로 필요한 전기적 도전성을 제공한다.
다른 실시예에서, 순수한 인듐(또는 실질적으로 순한 인듐)이 아닌 땜납이 사용될 수 있다. 예를 들면, 땜납 콘택트(350)는 55℃와 80℃ 사이의 용융점을 갖는 땜납을 함유할 수 있는데, 이들 용융점은 유사한 선적 온도(~55℃)보다는 더 높고 유사한 동작 온도(~80℃)보다는 더 낮기 때문이다. 그러한 땜납 화합물은 따라서 선적 동안에 안정한 상태로 있지만 실제 동작 동안 전기적 도통을 여전히 제공하는데, 이 땜납은 온도에서 용융점에 도달하면 낮은 접촉 저항을 제공할 수 있기 때문이다. 다수의 실시예에서, 이들 범위에서 용융점을 나타내는 주석, 비스무스 및 인듐의 혼합물을 함유하는 땜납 콘택트(350)가 사용될 수 있다. 예를 들면, 하나의 공지된 공융 주석-인듐-비스무스 합금은 55℃의 용융점을 나타내고 다른 것은 77℃의 용융점을 나타낸다. 부가적으로, 공융 인듐-비스무스 합금은 72℃의 용융점을 나타낸다. 동작 온도에서 액체일 수 있거나 낮은 용융점을 가질 수 있는 갈륨 함유 합금과 같은 다른 합금 또한 사용될 수 있다.
다음의 표는 실질적인 인듐 땜납, 실질적인 주석 땜납, 및 인듐-주석-비스무스 합금을 함유하는 땜납에 대해 다양한 압력에서의 예시적인 변형율을 나타낸다. 특정 땜납에 대한 데이터가 표시되어 있지만, 다수의 실시예에서, 여기서 설명된 실시예에 따라 다른 양상을 나타내는 땜납이 사용될 수 있다는 것이 인식될 것이다. 표시된 경도는, 당업자가 이해할 수 있는 바와 같이, 베르코비치 팁을 이용하여 결정되었다.
Figure 112015112896344-pct00002
도 4는 몇몇 실시예에 따라, 땜납 콘택트(350) 및 소켓 어셈블리(104)를 포함하는 다이 패키지(106)를 포함하는 예시적인 패키지 어셈블리(100)의 측 단면도를 개략적으로 도시한다. 도면에서, 단일 핀(208), 땜납 콘택트(350), 및 전기적 콘택트(330)가 도시되어 있다; 다양한 실시예에서, 부가의 핀, 땜납 콘택트, 및 전기적 콘택트가 사용될 수 있다. 도 4에 도시된 바와 같이, 다이 패키지(106)가 소켓 어셈블리(104)와 결합될 때, 다수의 실시예에서, 핀(208)은, 그 핀과 다이 패키지(106)의 전기적 콘택트(330) 사이의 도전성 접속을 제공하면서, 하중하에서 땜납 콘택트(350)를 접촉하도록 배치될 수 있다. 이러한 전기적 접속은, 다수의 실시예에서, 핀(208)이 전기적 콘택트(330)와 물리적인 접촉 상태에 있는지와는 관계없이 생성될 수 있다.
다수의 실시예에서, 핀(208)과 전기적 콘택트(330) 사이의 전기적 접속을 용이하게 하기 위해, 핀(208)은 다이 패키지(106)와 소켓 어셈블리(104)를 결합하기 위해 부가되는 하중하에서 땜납 콘택트(350)를 침투하도록 배치될 수 있다. 다수의 실시예에서, 핀(208)은 땜납 콘택트(350)의 표면상에 있을 수 있는 임의의 산화물의 저항 영향을 줄이기 위해 땜납 콘택트(350)를 침투시키도록 구성될 수 있다. 핀(208)에 의한 땜납 콘택트(350)의 침투를 용이하게 하기 위해, 핀(208)은 침투 에지(380)를 포함하도록 구성될 수 있다. 다수의 실시예에서, 침투 에지(380)는 하중하에 있을 때 땜납 콘택트(350)에 더 작은 표면적을 제공하도록 구성되고, 따라서, 땜납 콘탠트(350)의 침투 가능성을 증가시킬 수 있다. 다수의 실시예에서, 핀(208)은 핀(208)의 단부에 침투 에지(380)를 제공하도록 테이퍼링될 수 있다. 몇몇 실시예에서, 핀(208)은 소켓 어셈블리(104)로부터 실질적으로 수직인 방향(예를 들면, +/- 10°)으로 침투 에지로 테이퍼링될 수 있다. 다수의 실시예에서, 침투 에지(380)는 실질적으로 직선 에지 및 곡선 에지를 포함할 수 있다. 다수의 실시예에서, 예를 들면, 핀(208)이 실질적으로 원형 단면을 가질 때, 침투 에지(380)는 핀(208)의 에지를 따르는 링을 포함할 수 있다. 다수의 실시예에서, 에지(380)를 사용하는 것에 부가하여 또는 그를 대신하여, 핀(208)은 땜납 콘택트(350)를 침투하기 위한 하나 이상의 뾰족한 돌출부를 포함할 수 있다.
도 5는, 몇몇 실시예에 따라, 소켓 어셈블리(104)의 핀(208)과 결합하기 위한 땜납 콘택트(350)를 포함하는 다이 패키지(106)의 하부도를 개략적으로 도시한다. 도 5에 도시된 바와 같이, 다이 패키지(106)는 다수의 땜납 콘택트(350)뿐만 아니라 땜납 저항 재료(340)를 포함할 수 있다; 그러나, 몇몇 실시예에서, 전술한 바와 같이, 땜납 저항 재료가 사용되지 않을 수 있다. 땜납 콘택트(350)는, 다수의 실시예에서, 도 5에 도시된 예에서와 같이, 하나 이상의 라인 및 그리드 내에 정렬될 수 있다. 다수의 실시예에서, 땜납 콘택트(350)는, 소켓 어셈블리(104)의 핀(208)이 하중하에 있을 때 하나 이상의 땜납 콘택트(350)와 만나지 않도록 충분히 이격되어 위치될 수 있다. 특히, 핀(208)의 접촉 부분(208a)이 다이 패키지(106)의 하부면에 대해 각을 두고 배치되는 실시예에서, 땜납 콘택트(350)는 접촉 부분(208a)이 하중하에 있을 때 두 개 이상의 땜납 콘택트(350)와 만나지 않도록 이격될 수 있다.
도 6은, 몇몇 실시예에 따라, 땜납 콘택트를 포함하는 핀(208)을 포함하는 예시적인 소켓 어셈블리(104)의 측 단면도를 개략적으로 도시한다. 도 6의 예에서 도시되는 바와 같이, 다수의 실시예에서, 땜납 콘택트는, 다이 패키지(106)의 하부면 상에 땜납 콘택트(350)를 피착하는 것에 부가하여 또는 그에 대신하여 소켓 어셈블리(104)의 하나 이상의 핀(208)의 표면 상에 배치될 수 있다. 다수의 핀(208)이 땜납의 특정 위치를 갖는 것으로 도 6에 도시되어 있지만, 다수의 실시예에서, 동일한 유형의 땜납 콘택트는, 모든 핀(208), 모든 핀(208)보다는 작은 핀, 또한 전혀 핀(208)이 없는 것을 포함하는 다수의 조합상에 배치될 수 있다. 따라서, 도 6에 도시된 바와 같이, 땜납 콘택트 비드(208m)은 핀(208)의 접촉 부분(208a) 상에 위치될 수 있다. 다수의 실시예에서, 땜납 콘택트 비드(208m)는 용융 땜납에의 핀(208)의 담금 또는 다른 위치시킴을 통해 위치될 수 있다. 또 다른 예에서, 다수의 실시예에서, 땜납은 핀(208)의 접촉 부분(208a) 상에 도금될 수 있고, 결과적으로 도금 땜납 콘택트(208n)이 될 수 있다. 다수의 실시예에서, 땜납은, 예를 들면, 무전해 도금을 포함하는 임의의 적절한 기술을 이용하여 도금될 수 있다. 각각의 구성(비딩(beading) 또는 도금)에서, 땜납은, 비딩되거나 도금된 땜납이 핀(208)과 전기적으로 결합하도록 접촉 부분(208a)의 표면에 배치될 수 있다.
도 7은, 몇몇 실시예에 따라, IC 패키지 어셈블리(예를 들면, 도 1의 IC 패키지 어셈블리(100))를 제조하는 방법(700)을 위한 흐름도를 개략적으로 도시한다. 이 방법(700)은 도 1 내지 도 6과 연결지어 설명되는 실시예와 호환할 수 있다. 702에서, 이 방법(700)은 집적 회로 패키지 어셈블리(예를 들면, 도 1, 도 3 및 도 4의 다이 패키지(106))의 표면 상에 배치된 복수의 표면 전기적 콘택트(예를 들면, 도 3 및 도 4의 전기적 콘택트)를 결합하도록 구성되는 복수의 핀(예를 들면, 도 2 내지 도 4)을 포함하는 소켓 어셈블리(예를 들면, 도 1 내지 도 4의 소켓 어셈블리(104)를 제공하는 단계를 포함할 수 있다.
704에서, 이 방법은 복수의 핀의 개별 핀과 복수의 표면 전기적 콘택트의 표면 전기적 콘택트 사이에 전기적 경로를 제공하도록 복수의 땜납 콘택트(예를 들면, 도 3 내지 도 6의 땜납 콘택트(350))를 형성하는 단계를 포함할 수 있다. 다수의 실시예에서, 그러한 복수의 땜납 콘택트를 형성하는 단계는 복수의 핀의 각각의 개별 핀의 표면상에 복수의 소프트-땜납 콘택트의 개별 땜납 콘택트를 비딩 또는 도금(도 6의 땜납 콘택트 비드(208m) 및/또는 도금 땜납 콘택트(208n))하는 단계를 포함할 수 있다. 다수의 실시예에서, 그러한 복수의 땜납 콘택트를 형성하는 단계는 IC 패키지 어셈블리의 표면 전기적 콘택트의 각각의 표면 전기적 콘택트 상에 복수의 땜납 콘택트의 개별 땜납 콘택트를 배치하는 단계를 포함할 수 있다.
다수의 동작은 청구 과제를 이해하는데 가장 도움이 되는 방식으로 다수의 개별 동작으로서 설명되어 있다. 그러나, 설명의 순서가 이들 동작이 반드시 순서에 의존한다는 것을 내포하는 것으로 해석되어서는 안된다.
본 개시의 실시예는 원하는 바대로 구성하기 위해 임의의 적절한 하드웨어 및/또는 소프트웨어를 이용하여 시스템에 구현될 수 있다. 도 8은, 몇몇 실시예에 따라, 여기서 설명된 바와 같이, IC 패키지 어셈블리(예를 들면, 도 1의 IC 패키지 어셈블리(100))를 포함하는 컴퓨팅 디바이스(700)를 개략적으로 도시한다. 컴퓨팅 디바이스(700)는 마더보드(802)와 같은 보드를 하우징할 수 있다. 마더보드(802)는, 제한되는 것은 아니지만, 프로세서(804) 및 적어도 하나의 통신 칩(806)을 포함하는 다수의 컴포넌트를 포함할 수 있다. 프로세서(804)는 마더보드(802)에 물리적 및 전기적으로 결합될 수 있다. 몇몇 구현예에서, 적어도 하나의 통신 칩(806)은 또한 마더보드(802)에 물리적 및 전기적으로 결합될 수 있다. 추가의 구현예에서, 통신 칩(806)은 프로세서(804)의 일부일 수 있다.
적용예에 따라, 컴퓨팅 디바이스(800)는 마더보드(802)에 물리적 및 전기적으로 결합하거나 결합하지 않을 수 있는 다른 컴포넌트를 포함할 수 있다. 이들 다른 컴포넌트는, 제한되는 것은 아니지만, 휘발성 메모리(예를 들면, DRAM), 비휘발성 메모리(예를 들면, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 크립토프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가이거 카운터, 가속도계, 자이로스코프, 스피커, 카메라, 및 (하드 디스크 드라이브, 컴팩트 디스크(CD), DVD(digital versatile disk) 등과 같은) 대용량 저장 디바이스를 포함할 수 있다.
통신칩(806)은 컴퓨팅 디바이스(800)로 그리고 컴퓨팅 디바이스(800)로부터 데이터를 전송하기 위한 무선 통신들을 가능하게 할 수 있다. 용어 "무선" 및 이의 파생어들은 비 고체 매질을 통한 변조된 전자기 방사의 이용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들을 기술하는데 이용될 수 있다. 상기 용어는 일부 실시예들에서 연관되는 디바이스들이 임의의 와이어들을 포함할지라도, 상기 디바이스들이 와이어들을 전혀 포함하지 않는 것을 의미하지 않는다. 통신칩(806)은 Wi-Fi(IEEE 802.11군), IEEE 802.16 표준(예를 들어, IEEE 802.16-2005 수정), 롱텀 에볼루션(LTE) 프로젝트와 이의 수정, 갱신 및/또는 개정(예를 들면, 어드밴스드 LTE 프로젝트, 울트라 모바일 브로드밴드(UMB) 프로젝트(또한 "3GPP2"로 칭해진다) 등)을 포함하는 국제 전기전자 기술자 협회(IEEE) 표준을 포함하는 다수의 표준들 또는 프로토콜들 중 임의의 표준 또는 프로토콜을 구현할 수 있으나, 이로 제한되지 않는다. IEEE 802.16 호환 BWA 네트워크는 일반적으로 WiMAX 네트워크들로 칭해지는데, 이는 Worldwide Interoperability for Microwave Access를 나타내는 두문자어로서, IEEE 802.16 표준에 대한 적합성 및 상호 동작성을 통과한 제품들에 대한 인증 마크이다. 통신칩(806)은 GSM(Global System for Mobile Communication; GSM), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA) 또는 LTE 네트워크에 따라 동작할 수 있다. 통신칩(806)은 EDGE(Enhanced Data for GSM Evolution; EDGE), GERAN(GSM EDGE Radio Access Network; GERAN), UTRAN(Universal Terrestrial Radio Access Network; UTRAN) 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신칩(806)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), Evolution-Data Optimized(EV-DO), 이들의 파생물뿐만 아니라 3G, 4G, 5G 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신칩(806)은 다른 실시예에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(800)는 복수의 통신칩(806)을 포함할 수 있다. 예를 들면, 제 1 통신칩(806)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신들에 전용될 수 있고 제 2 통신칩(806)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타 등등과 같은 더 긴 거리의 무선 통신들에 전용될 수 있다.
컴퓨팅 디바이스(800)의 프로세서(804)는 여기서 설명된 바와 같이 IC 패키지 어셈블리(예를 들면, 도 1의 IC 패키지 어셈블리(100))에서 패키징될 수 있다. 예를 들면, 도 1의 회로 보드(102)는 마더보드(802)일 수 있고, 프로세서(804)는 (예를 들면, 도 3 내지 도 6의 땜납 콘택트(350)을 이용하여) 여기서 설명되는 기술 및 구성에 따라 회로 보드(102)에 장착된 소켓 어셈블리(104)와 결합되는 다이 패키지(106)의 다이일 수 있다. 여기서 설명된 실시예에 따라 다른 적절한 구성이 구현될 수 있다. 용어 "프로세서"는 레지스터 및/또는 메모리로부터의 전자 데이터를 프로세싱하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신칩(806)은 또한 여기서 기술되는 바와 같은 IC 패키지 어셈블리(예를 들면, 도 1의 IC 패키지 어셈블리(100)) 내에 패키징될 수 있는 다이를 포함할 수 있다. 추가의 구현예에서, 컴퓨팅 디바이스(800) 내에 하우징되는 또 다른 컴포넌트(예를 들면, 메모리 디바이스 또는 다른 집적 회로 디바이스)는 여기서 설명되는 바와 같이 IC 패키지 어셈블리(예를 들면, 도 1의 IC 패키지 어셈블리(100)) 내에 패키징될 수 있는 다이를 포함할 수 있다.
다양한 구현예에서, 컴퓨팅 디바이스(800)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인용 디지털 보조장치(PDA), 울트라 모바일 PC, 휴대 전화, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 컴퓨팅 디바이스(800)는 몇몇 실시예에서 모바일 컴퓨팅 디바이스일 수 있다. 추가의 구현예에서, 컴퓨팅 디바이스(800)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수 있다.
예
예 1은 집적 회로(IC) 패키지 어셈블리를 포함할 수 있다. IC 패키지 어셈블리는 집적 회로의 전기적 신호를 라우팅하도록 구성되는 복수의 전기적 콘택트를 포함할 수 있다. IC 패키지 어셈블리는 또한, 전기적 콘택트에 결합되고 소켓 어셈블리의 핀에 직접적으로 결합하도록 배치되어 소켓 어셈블리의 핀과 복수의 전기적 콘택트 간에 전기적 접속을 제공하는 복수의 땜납 콘택트를 포함할 수 있다.
예 2는 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 70 MPa 이하의 압력에서 0.1/초의 변형율을 나타내는 땜납 또는 30 MPa 이하의 압력에서 0.0001/초의 변형율을 나타내는 땜납을 포함할 수 있다.
예 3은 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 인듐을 함유하는 땜납을 포함할 수 있다.
예 4는 예 3의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납은 순수한 인듐 땜납일 수 있다.
예 5는 예 3의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납은 주석-인듐-비스무스 땜납일 수 있다.
예 6은 예 1 내지 예 6 중 임의의 예의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 선적 온도 초과의 융점을 갖는 땜납을 포함할 수 있다.
예 7은 예 6의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 선적 온도는 55℃ 초과일 수 있다.
예 8은 예 1 내지 예 6 중 임의의 예의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 산화물이 실질적으로 낮은 저항을 갖는 하나 이상의 화합물을 포함하는 땜납을 포함할 수 있다.
예 9는 예 1 내지 예 6 중 임의의 예의 IC 패키지 어셈블리를 포함할 수 있고, 또한, 소켓 어셈블리를 더 포함하며, 여기서, 소켓 어셈블리는 LGA(land-grid array) 소켓 어셈블리일 수 있다.
예 10은 예 1 내지 예 6 중 임의의 예의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 25 그램-힘 미만의 하중에서 핀과 복수의 전기적 콘택트 간에 전기적 결합을 제공할 수 있다.
예 11은 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 여기서, 땜납 콘택트는 갈륨을 함유하는 땜납을 포함할 수 있다.
예 12는 소켓 어셈블리를 포함할 수 있다. 소켓 어셈블리는 다이 패키지의 표면 상에 배치되는 복수의 표면 전기적 콘택트에 결합하도록 구성되는 복수의 핀을 포함할 수 있다. 복수의 땜납 콘택트는 복수의 핀의 개별 핀과 복수의 표면 전기적 콘택트의 표면 전기적 콘택트 간에 전기적 경로를 제공할 수 있다.
예 13은 예 12의 소켓 어셈블리를 포함할 수 있고, 여기서, 복수의 땜납 콘택트의 개별 땜납 콘택트는 복수의 핀의 각각의 개별 핀의 표면상에 배치된다.
예 14는 예 13의 소켓 어셈블리를 포함할 수 있고, 여기서, 복수의 소프트-땜납 콘택트의 개별 땜납 콘택트는 복수의 핀의 각각의 개별 핀 상에 도금될 수 있다.
예 15는 예 13의 소켓 어셈블리를 포함할 수 있고, 여기서, 소프트-땜납 콘택트의 개별 땜납 콘택트는 복수의 핀의 각각의 개별 핀 상에 비딩될(beaded) 수 있다.
예 16은 예 12의 소켓 어셈블리를 포함할 수 있고, 여기서, 복수의 소프트-땜납 콘택트의 개별 땜납 콘택트는 다이 패키지의 표면 전기적 콘택트의 각각의 표면 전기적 콘택트 상에 배치될 수 있다.
예 17은 예 16의 소켓 어셈블리를 포함할 수 있고, 여기서, 개별 핀은 소켓 어셈블리와의 다이 패키지 결합 동안 땜납 콘택트를 침투하도록 구성된 하나 이상의 뾰족부를 각각 포함할 수 있다.
예 18은 예 12 내지 예 17 중 임의의 예의 소켓 어셈블리를 포함할 수 있고, 여기서, 소켓 어셈블리는 랜드-그리드-어레이 소켓 어셈블리이다.
예 19는 컴퓨팅 디바이스를 포함할 수 있다. 컴퓨팅 디바이스는 회로 보드를 포함할 수 있다. 컴퓨팅 디바이스는 회로 보드와 결합된 소켓 어셈블리를 포함할 수 있고, 소켓 어셈블리는 다이 패키지의 표면 상에 배치된 복수의 표면 전기적 콘택트에 전기적으로 결합하도록 구성된 복수의 핀을 포함할 수 있다. 컴퓨팅 디바이스는 또한 다이 패키지를 포함할 수 있다. 다이 패키지는, 다이 패키지의 다이의 전기적 신호를 라우팅하도록 구성된 복수의 전기적 콘택트, 및 소켓 어셈블리의 핀과 복수의 전기적 콘택트 사이에 전기적 접속을 제공하도록 배치된 복수의 땜납 콘택트를 포함할 수 있다.
예 20은 예 19의 컴퓨팅 디바이스를 포함할 수 있고, 여기서, 회로 보드는 마더보드일 수 있고, 컴퓨팅 디바이스는, 회로 보드와 결합된 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가이거 카운터, 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스일 수 있다.
예 21은 예 19 또는 예 20의 컴퓨팅 디바이스를 포함할 수 있고, 여기서, 땜납 콘택트는 70 MPa 이하의 압력에서 0.1/초의 변형율을 나타내는 땜납 또는 30 MPa 이하의 압력에서 0.0001/초의 변형율을 나타내는 땜납을 포함할 수 있다.
예 22는 방법을 포함할 수 있다. 이 방법은 집적 회로(IC) 패키지 어셈블리의 표면상에 배치된 복수의 표면 전기적 콘택트에 결합하도록 구성되는 복수의 핀을 포함하는 소켓 어셈블리를 제공하는 단계를 포함할 수 있다. 이 방법은 또한 복수의 핀의 개별 핀과 복수의 표면 전기적 콘택트의 표면 전기적 콘택트 사이에 전기적 경로를 제공하기 위한 복수의 땜납 콘택트를 형성하는 단계를 포함할 수 있다.
예 23은 예 22의 방법을 포함할 수 있고, 여기서, 복수의 땜납 콘택트를 형성하는 단계는 복수의 핀의 각각의 개별 핀의 표면상에 복수의 땜납 콘택트의 개별 땜납 콘택트를 비딩하거나 도금하는 단계를 포함할 수 있다.
예 24는 예 22의 방법을 포함할 수 있고, 복수의 땜납 콘택트를 형성하는 단계는 IC 패키지 어셈블리의 표면 전기적 콘택트의 각각의 표면 전기적 콘택트 상에 복수의 땜납 콘택트의 개별 땜납 콘택트를 배치하는 단계를 포함할 수 있다.
예 25는 예 24의 방법을 포함할 수 있고, 여기서, 개별 핀 각각은 하나 이상의 뾰족부를 포함하고, 상기 방법은 IC 패키지 어셈블리를 소켓 어셈블리에 결합하기 위해 하나 이상의 개별 핀으로 하나 이상의 각각의 땜납 콘택트를 침투하는 단계를 더 포함한다.
다양한 실시예는 상기 결합 형태 (및) (예를 들면, "및"은 "및/또는"일 수 있다)로 설명되는 실시예의 대체 실시예를 포함하는 전술한 실시예의 임의의 적절한 조합을 포함할 수 있다. 더욱이, 몇몇 실시예는 실행될 때 임의의 전술한 실시예의 동작을 실시하는 명령어를 저장한 하나 이상의 제조 물품(예를 들면, 비일시적 컴퓨터 판독 매체)을 포함할 수 있다. 더욱이, 몇몇 실시예는 전술한 실시예의 다양한 동작을 수행하는 임의의 적절한 수단을 갖는 장치 또는 시스템을 포함할 수 있다.
요약서에 기술되는 것을 포함하여 예시되는 구현예의 상기 설명은 배타적이거나 본 개시의 실시예를 개시된 정확한 형태로 제한하는 것을 의도하는 것이 아니다. 설명을 위해 특정한 구현예 및 예가 기술될지라도, 당업자가 인정하는 바에 따라, 본 개시의 범위 내에서 다양한 균등의 수정이 가능하다.
이들 수정은 상술한 설명을 고려하여 본 개시에 행해질 수 있다. 다음의 청구범위에서 이용되는 용어는 본 개시의 다양한 실시예를 명세서 및 청구범위 내에 개시되는 특정한 구현예로 제한하는 것으로 해석되어서는 안 된다. 오히려, 본 발명의 범위는 청구항 해석에 대해 설정된 원칙들에 따라 해석되어야 하는 다음의 청구범위에 의해 전적으로 결정되어야 한다.

Claims (25)

  1. 집적 회로의 전기적 신호를 라우팅하도록 구성되는 복수의 전기적 콘택트와,
    상기 전기적 콘택트에 결합되고 소켓 어셈블리의 핀에 직접적으로 결합하여 상기 소켓 어셈블리의 핀과 복수의 전기적 콘택트 간에 전기적 접속을 제공하는 복수의 땜납 콘택트를 포함하며,
    25 그램-힘 (gram-force) 미만의 하중에서 상기 핀과 상기 복수의 전기적 콘택트 간에 전기적 결합을 제공하도록 상기 땜납 콘택트의 조성이 결정되는
    집적 회로(IC) 패키지 어셈블리.
  2. 제1항에 있어서,
    상기 땜납 콘택트는, 70 MPa 이하의 압력에서 0.1/초의 변형율을 나타내는 땜납 또는 30 MPa 이하의 압력에서 0.0001/초의 변형율을 나타내는 땜납을 포함하는
    집적 회로(IC) 패키지 어셈블리.
  3. 제1항에 있어서,
    상기 땜납 콘택트는 인듐을 함유하는 땜납을 포함하는
    집적 회로(IC) 패키지 어셈블리.
  4. 제3항에 있어서,
    상기 땜납은 순수한 인듐 땜납인
    집적 회로(IC) 패키지 어셈블리.
  5. 제3항에 있어서,
    상기 땜납은 주석-인듐-비스무스 땜납인
    집적 회로(IC) 패키지 어셈블리.
  6. 제1항에 있어서,
    상기 땜납 콘택트는 선적 온도 초과의 융점을 갖는 땜납을 포함하는
    집적 회로(IC) 패키지 어셈블리.
  7. 제6항에 있어서,
    상기 선적 온도는 55℃ 초과인
    집적 회로(IC) 패키지 어셈블리.
  8. 제1항에 있어서,
    상기 땜납 콘택트는 산화물이 실질적으로 낮은 저항을 갖는 하나 이상의 화합물을 포함하는 땜납을 포함하는
    집적 회로(IC) 패키지 어셈블리.
  9. 제1항에 있어서,
    소켓 어셈블리를 더 포함하고, 상기 소켓 어셈블리는 LGA(land-grid array) 소켓 어셈블리인
    집적 회로(IC) 패키지 어셈블리.
  10. 삭제
  11. 제1항에 있어서,
    상기 땜납 콘택트는 갈륨을 함유하는 땜납을 포함하는
    집적 회로(IC) 패키지 어셈블리.
  12. 다이 패키지의 표면상에 배치되는 복수의 표면 전기적 콘택트에 결합하도록 구성되는 복수의 핀을 포함하고,
    복수의 땜납 콘택트는 복수의 핀의 개별 핀과 상기 복수의 표면 전기적 콘택트의 표면 전기적 콘택트 간에 전기적 경로를 제공하며,
    25 그램-힘 미만의 하중에서 상기 복수의 핀과 상기 복수의 표면 전기적 콘택트 간에 전기적 결합을 제공하도록 상기 복수의 땜납 콘택트의 조성이 결정되는
    소켓 어셈블리.
  13. 제12항에 있어서,
    상기 복수의 땜납 콘택트의 개별 땜납 콘택트는 상기 복수의 핀의 각각의 개별 핀의 표면상에 배치되는
    소켓 어셈블리.
  14. 제13항에 있어서,
    복수의 소프트-땜납 콘택트의 개별 땜납 콘택트는 복수의 핀의 각각의 개별 핀 상에 도금되는
    소켓 어셈블리.
  15. 제13항에 있어서,
    소프트-땜납 콘택트의 개별 땜납 콘택트는 복수의 핀의 각각의 개별 핀 상에 비딩되는(beaded)
    소켓 어셈블리.
  16. 제12항에 있어서,
    복수의 소프트-땜납 콘택트의 개별 땜납 콘택트는 상기 다이 패키지의 표면 전기적 콘택트의 각각의 표면 전기적 콘택트 상에 배치되는
    소켓 어셈블리.
  17. 제16항에 있어서,
    상기 개별 핀은 상기 다이 패키지의 상기 소켓 어셈블리와의 결합 동안 상기 땜납 콘택트를 침투하도록 구성된 하나 이상의 뾰족부(pointed portion)를 각각 포함하는
    소켓 어셈블리.
  18. 제12항에 있어서,
    상기 소켓 어셈블리는 랜드-그리드-어레이 소켓 어셈블리인
    소켓 어셈블리.
  19. 회로 보드와,
    상기 회로 보드와 결합된 소켓 어셈블리 - 상기 소켓 어셈블리는 다이 패키지의 표면상에 배치된 복수의 표면 전기적 콘택트에 전기적으로 결합하도록 구성된 복수의 핀을 포함함 - 와,
    다이 패키지를 포함하고,
    상기 다이 패키지는,
    상기 다이 패키지의 다이의 전기적 신호를 라우팅하도록 구성된 복수의 전기적 콘택트와,
    상기 소켓 어셈블리의 핀과 상기 복수의 전기적 콘택트 사이에 전기적 접속을 제공하도록 배치된 복수의 땜납 콘택트를 포함하며,
    25 그램-힘 미만의 하중에서 상기 핀과 상기 복수의 전기적 콘택트 간에 전기적 결합을 제공하도록 상기 복수의 땜납 콘택트의 조성이 결정되는
    컴퓨팅 디바이스.
  20. 제19항에 있어서,
    상기 회로 보드는 마더보드이고,
    상기 컴퓨팅 디바이스는, 상기 회로 보드와 연결된, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가이거 카운터(a Geiger counter), 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인
    컴퓨팅 디바이스.
  21. 제19항에 있어서,
    상기 땜납 콘택트는, 70 MPa 이하의 압력에서 0.1/초의 변형율을 나타내는 땜납 또는 30 MPa 이하의 압력에서 0.0001/초의 변형율을 나타내는 땜납을 포함하는
    컴퓨팅 디바이스.
  22. 집적 회로(IC) 패키지 어셈블리의 표면상에 배치된 복수의 표면 전기적 콘택트에 연결하도록 구성되는 복수의 핀을 포함하는 소켓 어셈블리를 제공하는 단계와,
    상기 복수의 핀의 개별 핀과 상기 복수의 표면 전기적 콘택트의 표면 전기적 콘택트 사이에 전기적 경로를 제공하기 위한 복수의 땜납 콘택트를 형성하는 단계를 포함하며,
    25 그램-힘 미만의 하중에서 상기 복수의 핀과 상기 복수의 표면 전기적 콘택트 간에 전기적 결합을 제공하도록 상기 복수의 땜납 콘택트의 조성이 결정되는
    방법.
  23. 제22항에 있어서,
    상기 복수의 땜납 콘택트를 형성하는 단계는 상기 복수의 핀의 각각의 개별 핀의 표면상에 복수의 땜납 콘택트의 개별 땜납 콘택트를 비딩(beading)하거나 도금(plating)하는 단계를 포함하는
    방법.
  24. 제22항에 있어서,
    상기 복수의 땜납 콘택트를 형성하는 단계는 상기 IC 패키지 어셈블리의 표면 전기적 콘택트의 각각의 표면 전기적 콘택트 상에 상기 복수의 땜납 콘택트의 개별 땜납 콘택트를 배치하는 단계를 포함하는
    방법.
  25. 제24항에 있어서,
    상기 개별 핀 각각은 하나 이상의 뾰족부를 포함하고,
    상기 방법은 상기 IC 패키지 어셈블리를 상기 소켓 어셈블리와 결합하기 위해 상기 하나 이상의 개별 핀으로 상기 하나 이상의 각각의 땜납 콘택트를 침투(penetrating)시키는 단계를 더 포함하는
    방법.
KR1020157033066A 2014-12-20 2014-12-20 소켓 어셈블리용 땜납 콘택트 KR101753181B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071750 WO2016099572A1 (en) 2014-12-20 2014-12-20 Solder contacts for socket assemblies

Publications (2)

Publication Number Publication Date
KR20160088798A KR20160088798A (ko) 2016-07-26
KR101753181B1 true KR101753181B1 (ko) 2017-07-03

Family

ID=56127200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033066A KR101753181B1 (ko) 2014-12-20 2014-12-20 소켓 어셈블리용 땜납 콘택트

Country Status (6)

Country Link
US (2) US9860988B2 (ko)
KR (1) KR101753181B1 (ko)
CN (1) CN105720029A (ko)
DE (1) DE112014002746B4 (ko)
TW (1) TWI685039B (ko)
WO (1) WO2016099572A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10571430B2 (en) * 2016-03-14 2020-02-25 Veeco Instruments Inc. Gas concentration sensors and systems
TWI736695B (zh) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法
US10505297B2 (en) * 2018-03-28 2019-12-10 Intel Corporation Pin through solder interconnect and methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617176A (ja) 1992-07-01 1994-01-25 Kubota Corp 耐食耐摩耗性Ｃｏ基合金
DE4326456A1 (de) * 1993-08-06 1995-02-09 Grote & Hartmann Lötkontakt
US5800184A (en) 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
US5955888A (en) 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US6208156B1 (en) 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6740544B2 (en) 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
EP1636839A2 (en) * 2003-06-06 2006-03-22 Honeywell International Inc. Thermal interconnect system and method of production thereof
TWI261676B (en) * 2004-02-16 2006-09-11 Advanced Chip Eng Tech Inc Structure and method for package burn-in testing
US20050205865A1 (en) 2004-03-19 2005-09-22 Hang-Dony Kuan IC testing apparatus and methods
KR100602442B1 (ko) 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
CN100399078C (zh) 2004-10-07 2008-07-02 日本电气株式会社 Lsi插件对光电布线板的安装结构、安装方法
TWI239586B (en) 2004-11-23 2005-09-11 Advanced Semiconductor Eng A package testing socket
US7749336B2 (en) 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
US7684205B2 (en) 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
KR101098471B1 (ko) 2006-05-30 2011-12-27 가부시키가이샤후지쿠라 소켓용 콘택트 단자 및 반도체 장치
JP2008162238A (ja) 2007-01-05 2008-07-17 Ipposha Oil Ind Co Ltd アルデヒド類捕集剤
JP4889118B2 (ja) 2007-06-07 2012-03-07 株式会社ヨコオ 電気コネクタ
US7530814B2 (en) 2007-09-25 2009-05-12 Intel Corporation Providing variable sized contacts for coupling with a semiconductor device
WO2009131913A2 (en) * 2008-04-21 2009-10-29 Honeywell International Inc. Thermal interconnect and interface materials, methods of production and uses thereof
WO2010141298A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
JP5501143B2 (ja) * 2010-07-30 2014-05-21 タイコエレクトロニクスジャパン合同会社 コンタクトおよび電気コネクタ
KR101813260B1 (ko) * 2011-01-14 2018-01-02 삼성전자주식회사 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP5702701B2 (ja) * 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
WO2013089780A1 (en) 2011-12-16 2013-06-20 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package
US9236476B2 (en) 2011-12-28 2016-01-12 Intel Corporation Techniques and configuration for stacking transistors of an integrated circuit device
KR102033789B1 (ko) 2013-07-25 2019-10-17 에스케이하이닉스 주식회사 적층형 패키지 및 그 제조방법
DE102014213734B4 (de) * 2014-07-15 2021-01-21 Siemens Healthcare Gmbh Bildgebende Vorrichtung für elektromagnetische Strahlung

Also Published As

Publication number Publication date
TWI685039B (zh) 2020-02-11
US20160338199A1 (en) 2016-11-17
US9860988B2 (en) 2018-01-02
DE112014002746B4 (de) 2023-11-30
DE112014002746T5 (de) 2017-01-19
KR20160088798A (ko) 2016-07-26
CN105720029A (zh) 2016-06-29
WO2016099572A1 (en) 2016-06-23
US10321573B2 (en) 2019-06-11
US20180192519A1 (en) 2018-07-05
TW201637105A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
US10304785B2 (en) Package assembly for embedded die and associated techniques and configurations
US9257405B2 (en) Multi-solder techniques and configurations for integrated circuit package assembly
US9508636B2 (en) Integrated circuit package substrate
US9119313B2 (en) Package substrate with high density interconnect design to capture conductive features on embedded die
KR101843837B1 (ko) 칼코게나이드 유리 조성물 및 칼코게나이드 스위치 장치들
US9780510B2 (en) Socket contact techniques and configurations
US20150014852A1 (en) Package assembly configurations for multiple dies and associated techniques
US10321573B2 (en) Solder contacts for socket assemblies
US10304769B2 (en) Multi-die package
US10276483B2 (en) Coaxial vias
US20170053858A1 (en) Substrate on substrate package
US9478881B2 (en) Snap connector for socket assembly and associated techniques and configurations
US10186497B2 (en) Techniques and configurations to control movement and position of surface mounted electrical devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant