TWI685039B - 用於插座總成之焊料接點 - Google Patents

用於插座總成之焊料接點 Download PDF

Info

Publication number
TWI685039B
TWI685039B TW104138271A TW104138271A TWI685039B TW I685039 B TWI685039 B TW I685039B TW 104138271 A TW104138271 A TW 104138271A TW 104138271 A TW104138271 A TW 104138271A TW I685039 B TWI685039 B TW I685039B
Authority
TW
Taiwan
Prior art keywords
solder
contacts
pins
assembly
socket assembly
Prior art date
Application number
TW104138271A
Other languages
English (en)
Other versions
TW201637105A (zh
Inventor
飛 華
宏 謝
格雷戈里歐Ｒ 摩塔吉恩
阿密特 亞伯拉罕
艾倫Ｃ 麥克艾里斯特
婷 鐘
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201637105A publication Critical patent/TW201637105A/zh
Application granted granted Critical
Publication of TWI685039B publication Critical patent/TWI685039B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H01R33/7607—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket the parallel terminal pins having a circular disposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Connecting Device With Holders (AREA)
  • Mechanical Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文揭示之實施例係有關於用於插座總成之電氣連結的焊料接點之技術及組態。於一個實施例中，一焊料接點可設置於一晶粒封裝的底面上使得該焊料接點係導電耦合至該晶粒封裝的電氣接點。該等焊料接點可設置成耦合至一插座總成的接腳，以提供該晶粒封裝的該等電氣接點與該插座總成的該等接腳間之導電耦合。焊料可經選取為充分柔軟而提供更佳的電氣傳導。該等接腳也可經組配以穿透該焊料接點而提供更佳的電氣傳導。可描述及/或請求其它實施例之專利。

Description

用於插座總成之焊料接點 發明領域
本文揭示之實施例大致上係有關於積體電路領域，及更明確言之，係有關於插座接點技術及組態。
發明背景
隨著高效能架構的複雜度增加，用於此種架構的插座連結也增加。舉例言之，用於特定中央處理單元(CPU)的插座總成之接腳數目在數個世代以內已經增加了超過3.5倍。又復，插座接腳典型地須以特定力安裝以便提供適當電氣連結。舉例言之，於某些平面柵格陣列(LGA)總成中，以金接腳及襯墊獲得適當接觸可能要求25克力(gf)或更高的負載力。然而，處理器安裝至插座內要求的總力可隨著接腳數目的增加而線性增加。隨著接腳數目的增加，用以安裝處理器封裝使用的總力也增加。又，插座接點及晶粒封裝的本質可能脆弱，及於處理或組裝期間暴露於彎折或其它損害。如此，隨著總力的增加，彎折、斷裂或其它災禍的可能性也增加。
依據本發明之一實施例，係特地提出一種積體電 路(IC)封裝總成，其包含：多個電氣接點經組配用以安排一積體電路的電氣信號之路徑；以及多個焊料接點經耦合至該等電氣接點及經設置用以直接耦合至一插座總成的接腳用以提供在該插座總成的該等接腳與該等多個電氣接點之間的一電氣連結。
100‧‧‧積體電路(IC)封裝總成
102‧‧‧電路板
104‧‧‧插座總成
106‧‧‧晶粒封裝
204‧‧‧插座殼體
206‧‧‧開口
208‧‧‧接腳
208a‧‧‧接點部
208b‧‧‧支柱部
208c‧‧‧底部
208m‧‧‧焊料接點球
208n‧‧‧經鍍覆之焊料接點
210‧‧‧可焊材料、焊球
300‧‧‧封裝總成
330‧‧‧電氣接點
340‧‧‧阻焊材料
350‧‧‧焊料接點
380‧‧‧銳利緣刃
700‧‧‧方法
702、704‧‧‧方塊
800‧‧‧計算裝置
802‧‧‧主機板
804‧‧‧處理器
806‧‧‧通訊晶片
808‧‧‧機殼
實施例將從後文詳細說明部分結合附圖容易瞭解。為了輔助本文描述，類似的元件符號標示相似的結構元件。於附圖之圖式中，實施例係藉舉例說明而非限制性。
圖1示意地例示依據若干實施例一積體電路(IC)封裝總成實例之透視圖。
圖2示意地例示依據若干實施例一插座總成實例之剖面側視圖。
圖3示意地例示依據若干實施例，包括具有焊料接點的一晶粒封裝之一封裝總成實例之剖面側視圖。
圖4示意地例示依據若干實施例，包括具有焊料接點的一晶粒封裝及一插座總成之一封裝總成實例之剖面側視圖。
圖5示意地例示依據若干實施例，包括具有焊料接點用於耦合插座總成之接腳的一晶粒封裝實例之底視圖。
圖6示意地例示依據若干實施例，包括具有含焊料接點的接腳的插座殼體之一插座總成實例之剖面側視圖。
圖7示意地例示依據若干實施例一種製造IC封裝總成之方法的流程圖。
圖8示意地例示依據若干實施例，包括如此處描述的之IC封裝總成的一計算裝置。
較佳實施例之詳細說明
本文揭示之實施例描述包括焊料接點的插座接點技術及組態。於各種實施例中，焊料接點可用以提供插座總成之接腳與晶粒封裝之電氣接點間的電氣連結。於各種實施例中，此等焊料接點可由軟焊料組成，其輔助在比用在其它插座總成更低的負載力下的電氣傳導。
於後文詳細說明部分中，例示實施例之各種面向將使用熟諳技藝人士常用的術語描述，用以傳遞其工作主旨給熟諳技藝的其它人士。但熟諳技藝人士顯然易知，本文揭示之實施例可只使用若干描述的面向實施。為了解釋目的，陳述特定數目、材料及組態以供徹底瞭解例示性具體實施例。然而，熟諳技藝人士顯然易知本文揭示之實施例可無該等特定細節實施。於其它情況下，眾所周知之特性件被刪除或簡化以免遮掩了例示性具體實施例。
於後文詳細說明部分中參考附圖，附圖構成其中一部分，其中類似的元件符號標示全文中類似的部件，及其中藉由可實施本文揭示之主旨的例示性具體實施例顯示。須瞭解可不背離本文揭示之範圍而運用其它實施例及做出結構或邏輯變化。因此，後文詳細說明部分並非視為 限制性意義，及實施例之範圍係由隨附之申請專利範圍及其相當範圍界定。
為了本文揭示之目的，片語「A及/或B」表示(A)、(B)、或(A及B)。為了本文揭示之目的，片語「A、B、及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
詳細說明部分可使用基於透視的描述諸如頂/底、內/外、上/下等。此等描述僅係用於輔助討論而非意圖限制此處描述之實施例應用至任何特定取向。
詳細說明部分可使用片語「於一實施例中」或「於實施例中」，其可各自指稱相同的或相異的實施例中之一或多者。又復，就本文揭示之實施例使用的「包含」、「包括」、「具有」等詞為同義詞。
術語「耦合」連同其衍生詞可用於此處。「耦合」可表示下列中之一或多者。「耦合」可表示二或多個元件彼此直接實體或電氣接觸。然而，「耦合」也可表示二或多個元件彼此間接接觸，但仍然彼此協作或互動，且可表示一或多個其它元件耦合在或連結在據稱彼此耦合的元件間。「直接耦合」一詞可表示二或多個元件係直接接觸。
於各種實施例中，片語「第一特性件形成、沈積、或以其它方式設置於第二特性件上」可表示第一特性件係形成、沈積、或以其它方式設置於第二特性件上方，且第一特性件的至少一部分係直接接觸(例如，直接實體及/或電氣接觸)或間接接觸(例如，具有一或多個其它特性件介於第 一特性件與第二特性件間)第二特性件的至少一部分。
如此處使用，「模組」一詞可指稱、成為其中一部件、或包括特定應用積體電路(ASIC)、電子電路、單晶片系統(SoC)、處理器(分享、專用、或群組)及/或記憶體(分享、專用、或群組)其執行一或多個軟體或韌體程式、綜合邏輯電路、及/或提供所描述的功能之其它合宜組件。
圖1示意地例示依據若干實施例一積體電路(IC封裝總成100實例之透視圖。IC封裝總成100可包括一插座總成104耦合一電路板或其它合宜電子基體(後文稱「電路板102」)。IC封裝總成100可進一步包括一晶粒或晶粒封裝(後文稱「晶粒封裝106」)經由插座總成104而電氣耦合電路板102。
插座總成104可包括例如，具有一陣列之電氣接點的插座，此處又稱「接腳」，其係經組配以安排晶粒封裝106與電路板102間之電氣信號的路徑。依據各種實施例，插座總成104可適合此處描述之實施例。舉例言之，於若干實施例中，晶粒封裝106可適合關聯圖4及圖5描述之實施例而包括在晶粒封裝106上的焊料接點以提供用於在減低的負載力之下晶粒封裝106與插座總成104間之電氣耦合。於另一個實例中，於若干實施例中，插座總成104可適合關聯圖6描述之實施例而包括在插座總成104的電氣接點上的焊料接點，其提供用於在減低的負載力之下晶粒封裝106與插座總成104間之電氣耦合。其它實施例可提供此等實施例之合宜組合。
於若干實施例中，電路板102可以是由電氣絕緣材料諸如環氧樹脂積層物組成的印刷電路板(PCB)。電路板102可包括由下列材料組成的電氣絕緣層，例如，聚四氟乙烯、酚系棉紙材料諸如阻燃劑4(FR-4)、FR-1、棉紙及環氧樹脂材料包括複合環氧樹脂材料(CEM)諸如CEM-1或CEM-3、或使用環氧樹脂預浸材料積層在一起的玻璃織物材料。互連結構(圖中未顯示)諸如線跡、溝槽、或通孔可貫穿電氣絕緣層形成而安排晶粒封裝106之電氣信號之路徑通過電路板102。於其它實施例中，電路板102可由其它合宜材料組成。舉例言之，於若干實施例中，電路板102可以是以環氧樹脂為基的積層物基體具有一核心及/或堆積層，諸如味之素(Ajinomoto)堆積膜(ABF)基體。於若干實施例中，電路板102是個主機板(例如，圖8之主機板802)。
晶粒封裝106可包括呈寬廣多種合宜組態中之任一者的一或多個晶粒。舉例言之，於各種實施例中，晶粒封裝106可以是中央處理單元(CPU)封裝或圖形處理單元(GPU)。晶粒封裝106可包括一或多個晶粒其至少部分地包封於一保護性殼體內部，例如，模塑化合物或其它合宜保護性殼體。於若干實施例中，晶粒封裝106可包括對準特性件用以協助晶粒封裝106與插座總成104的對應對準特性件的耦合。
晶粒封裝106可包括自半導體材料(例如，矽)製成的一或多個晶粒，且具有關聯製成互補金氧半導體(CMOS)裝置使用的半導體製造技術，諸如薄膜沈積、光刻 術、蝕刻等製成的電路。於若干實施例中，晶粒封裝106的一或多個晶粒可以包括或成為處理器、記憶體、SoC或ASIC的部件。晶粒封裝106的一或多個晶粒可包括寬廣多種組態，包括例如覆晶及/或打線接合組態的合宜組合、中介層、多晶片封裝組態包括系統級封裝(SiP)及/或堆疊式封裝(PoP)組態。
圖2示意地例示依據若干實施例，包括具有導電接腳208的插座殼體204之一插座總成104實例之剖面側視圖。於若干實施例中，插座殼體204(此處又稱「插座基體」)可包括多個開口206，如圖可知，設置於插座殼體204的第一側S1與第二相對側S2間。接腳208可實體上耦合於該等多個開口206的對應開口內的插座殼體204。舉例言之，接腳208可使用機械縫合特性件而實體上耦合插座殼體204。於若干實施例中，接腳208可延伸貫穿開口206而安排電氣信號諸如輸入/輸出(I/O)信號或晶粒(例如，圖1之晶粒封裝106)的電源/接地路徑通過插座殼體204。
插座殼體204可由寬廣多種合宜材料中之任一者組成，包括例如聚合物、陶瓷或半導體材料。於其它實施例中，插座殼體204可由其它合宜材料組成。
於若干實施例中，接腳208可以是LGA插座組態的引線。舉例言之，接腳208可以是J字形引線，如此命名的原因在於，如圖可知，從側視圖可見各個J字形引線具有類似字母J的輪廓側寫。接腳208可由導電材料諸如金屬組成。
於若干實施例中，接腳208可適合關聯圖3-7描述之實施例，及反之亦然。舉例言之，於若干實施例中，諸如於圖3-5之實例中，並非包括J字形引線，接腳208可具有不同形狀的輪廓側寫，諸如筆直輪廓。此外，於若干實施例中，諸如於圖3-5之實例中，接腳208可經成形為穿透晶粒封裝106的對應焊料接點，容後詳述。
於若干實施例中，如圖可知，接腳208各自具有一接點部208a、一支柱部208b、及一底部208c。接點部208a可延伸超過插座殼體204表面而與一晶粒封裝(例如，圖1之晶粒封裝106)上的對應互連特性件作電接觸。支柱部208b可延伸貫穿開口206。底部208c(偶爾稱作「踏板」)可具有一表面，其係經組配以直接耦合可焊材料210(例如，焊料球)而形成一焊接頭(例如，在圖1之插座總成104與電路板102間)。
於若干實施例中，支柱部208b可於第一方向延伸，藉x軸指示，及底部208c可包括於第二方向延伸的一表面，藉y軸指示，如圖可知，y軸係垂直於第一方向。於各種實施例中，支柱部208b可以實質上垂直的角度(例如，垂直的±10度)或偏離該角度(例如，垂直的±40度)自底部308c的該表面延伸遠離。接腳208的輪廓形狀僅為一例，於其它實施例中，可包括寬廣多種其它輪廓形狀中之任一者。
圖3示意地例示依據若干實施例，包括具有焊料接點350的一晶粒封裝106之一封裝總成300實例之剖面側視圖。於各種實施例中，焊料接點350可設置於晶粒封裝106 的底面上使得晶粒封裝106的電氣接點330係與焊料接點350呈導電接觸。焊料接點可進一步經設置使得焊料接點350可導電耦合插座總成104的一或多個接腳208，諸如當晶粒封裝106耦合插座總成104時。於各種實施例中，如此焊料接點350可提供晶粒封裝106之電氣接點330與插座總成104之接腳208間的導電。如圖3中例示，接腳208可具有用以穿透焊料接點350的一組態，如此提供了接腳208與焊料接點350間(及然而，轉而接腳208與晶粒封裝106之電氣接點330間)之較佳導電性。接腳組態之特定實例容後詳述。
於各種實施例中，阻焊材料340可設置於晶粒封裝106的底面上。阻焊材料340可在放置焊料接點350之前置於晶粒封裝106的底面上，以便輔助焊料接點350之置於晶粒封裝106上。各型阻焊材料340可用於各種實施例。於各種實施例中，阻焊材料340可設置於晶粒封裝106的底面上使得在電氣接點330所在區域上方的底面上有空隙。然後，此等空隙可使用已知技術以焊料填補以形成接觸電氣接點330的焊料接點350。舉例言之，於若干實施例中，可使用射出模製焊接以將液體焊料注入空隙內，如此產生焊料接點350。於另一個例中，晶粒封裝可使用熔融焊料的浸浴附接，於該處晶粒封裝106的底面(包括阻焊材料340)浸泡入，或以其它方式暫時置於熔融焊料的浸浴內。因阻焊材料340可能不是供焊料黏附之用，來自浸浴的熔融焊料可只黏附到晶粒封裝的電氣接點330位置所在的空隙。於又其它實施例中，焊料球可直接沈積於晶粒封裝106的底面上。
於各種實施例中，焊料接點350可由軟焊料組成，軟焊料於比較用在未運用焊料接點350的插座總成的更低負載力之下可輔助導電。舉例言之，使用金接腳及襯墊的某些LGA總成可能要求25克力(gf)或更高的負載力以在該晶粒封裝的接腳與襯墊間形成需要的連結。相反地，藉由使用軟焊料，各種實施例可允許利用低於25克力(gf)的負載力達成晶粒封裝106的接腳208與電氣接點330間之電氣連結。於各種實施例中，焊料接點350可由提供具有低於25毫歐姆電阻的一電氣連結的焊料組成，或更明確言之，20-25毫歐姆。於各種實施例中，為了提供於較低負載力之下的期望電氣連結，焊料接點350可包括具有於低於或等於70百萬帕(MPa)之壓力下0.1/秒的應變率之化合物或於低於或等於30百萬帕(MPa)之壓力下0.0001/秒的應變率之化合物。
於各種實施例中，可運用軟焊料之不同組成。由於使用期間焊料接點350係位在晶粒封裝106的電氣接點330與插座總成104的接腳208間，焊料接點350可在此等結構間具有接觸電阻。於各種實施例中，此種接觸電阻可與用在焊料接點350的焊料硬度及施加於連結的負載力有關。此外，因焊料材料可能在其表面上形成氧化物，接觸電阻也可與用在焊料接點350的焊料氧化物的品質有關。於各種實施例中，兩種材料間之接觸電阻可遵循如下關係式：R c =(ρ 1+ρ 2)/2*(πH/4F)1/2+ρ oxides d oxides H oxides /F K ，其中Rc為接腳208與電氣接點330間之接觸電阻，ρ1及ρ2 為接腳208及電氣接點330之個別電阻，H為用於焊料接點350的焊料之硬度，F為施用至連結的負載，ρoxides為用於焊料接點350的焊料之氧化物的電阻率，doxides為用於焊料接點350的焊料之氧化物的厚度，及Hoxides為用於焊料接點350的焊料之氧化物的硬度。又，如於方程式中使用，K為焊料接點350上的氧化物膜是否已被穿透的相關數值。在穿透前K=1；在穿透後K可遠大於1。如上方程式中可知，藉使用下列中之一或多者可降低接觸電阻：軟化劑焊料、具有軟化劑或稀釋劑氧化物膜的焊料、及/或焊料與接腳的組合，當晶粒封裝106載入插座總成104內部時其提供用於焊料氧化物膜的穿透。
於各種實施例中，焊料接點350可含有包括銦的焊料。於特定實施例中，軟焊接點可實質上只含銦，或可只含純銦。於各種實施例中，「純銦」可包括由99%或以上的銦及低於1%的其它材料組成的化合物或混合物。於各種實施例中，可使用實質上含銦焊料，原因在於銦具有比較插座總成的典型運輸溫度(約55℃)更高的熔點(約157℃)。此外，比起其它焊料之氧化物，銦氧化物相當軟，因而易被接腳208穿透，如此提供於較低負載力需要的導電率。
於其它實施例中，可使用係屬純銦(或實質上純銦)的焊料。舉例言之，焊料接點350可包括具有55℃至80℃熔點的焊料，原因在於此等熔點高於可能的運輸溫度(約55℃)，但低於可能操作溫度(約80℃)。因此，此等焊料化合物於運輸期間可能穩定，但於實際操作期間仍然提供導 電，原因在於一旦在操作溫度到達其熔點時，焊料可提供低接觸電阻。於各種實施例中，焊料接點350可使用含有錫、鉍及銦之混合物具有熔點於此等範圍的焊料接點350。舉例言之，一種已知的共熔錫-銦-鉍合金具有55℃的熔點，而另一種合金具有77℃的熔點。此外，共熔銦-鉍合金具有72℃的熔點。也可使用其它合金，諸如含鎵合金，其於操作溫度可為液體，或具有低熔點。
如下圖表例示針對包括實質上銦焊料、實質上錫焊料、及銦-錫-鉍合金的焊料於各種壓力的應變率實例。可瞭解雖然顯示針對特定焊料之資料，但於各種實施例中，依據此處描述之實施例也可運用具有其它面向的焊料。如熟諳技藝人士將瞭解，例示的硬度值係使用玻氏探針(Berkovich tip)而被決定：
Figure 104138271-A0202-12-0012-1
圖4示意地例示依據若干實施例，包括具有焊料接點350的一晶粒封裝106及插座總成104之一封裝總成100實例之剖面側視圖。於該例示中，例示單一接腳208、焊料接點350、及電氣接點330；於各種實施例中，可使用額外的接腳、焊料接點、及電氣接點。如圖4中例示，於各種實施例中，當晶粒封裝106耦合至插座總成104時，接腳208可設置成於負載力下接觸焊料接點350，提供接腳208與晶粒封裝106之電氣接點330間的導電連結。於各種實施例中，可形成此種電氣連結而與接腳208是否與電氣接點330實體接觸獨立無關。
於各種實施例中，為了輔助接腳208與電氣接點330間之電氣連結，接腳208可設置成在施加的負載力下穿透焊料接點350而耦合晶粒封裝106與插座總成104。於各種實施例中，接腳208可經組配以穿透焊料接點350而減低可能在焊料接點350表面上的任何氧化物之電阻效應。為了協助焊料接點350被接腳208穿透，接腳208可經組配以包括一銳利緣刃380。於各種實施例中，銳利緣刃380可經組配以當在負載力之下呈現較小表面積給焊料接點350，如此提高了穿透焊料接點350的可能。於各種實施例中，接腳208可為錐形以在接腳208末端呈現銳利緣刃380。於若干實施例中，接腳208可於自插座總成104的實質上垂直方向(例如，垂直的±10度)呈錐形至銳利緣刃。於各種實施例中，銳利緣刃380可包括實質上筆直緣刃及/或彎曲緣刃。於各種實施例中，諸如當接腳208具有實質上圓形剖面時，銳利緣刃 380可包括沿接腳208的緣刃的一環。於各種實施例中，除了或替代使用緣刃380，接腳208可包括一或多個尖銳突出物以穿透焊料接點350。
圖5示意地例示依據若干實施例，包括具有焊料接點350用以耦合插座總成104之接腳208的一晶粒封裝106實例之底視圖。如圖5中例示，晶粒封裝106可包括多個焊料接點350以及阻焊材料340；但如前文討論，於若干實施例中，無需使用阻焊材料。於各種實施例中，焊料接點350可排列於一線或多線以及排列格狀，如於圖5中例示之實例。於各種實施例中，焊料接點350可設置有足夠間隔，使得插座總成104的接腳208當在負載力之下時不可能遭遇多於一個焊料接點350。更明確言之，其中接腳208的接點部208a設置成相對於晶粒封裝106之底面夾角的實施例中，焊料接點350可間隔開，使得當在負載力之下時接點部208a不可能遭遇二或多個焊料接點350。
圖6示意地例示依據若干實施例，包括具有焊料接點的接腳208的一插座總成104實例之剖面側視圖。如圖6之實例中例示，於各種實施例中，除外或替代焊料接點350設置於晶粒封裝106之底面上之外，焊料接點可設置於插座總成104的接腳208中之一或多者的表面上。雖然各種接腳208於圖6中例示有焊料的特定設置，但須瞭解於各種實施例中，相同類型的焊料接點可置於接腳208的各種組合上，包括全部接腳208、少於全部接腳208、或無接腳208。如此，如於圖6中例示，一焊料接點球208m可設置於接腳208的接 點部208a上。於各種實施例中，焊料接點球208m可透過浸泡或其它設置接腳208於熔融焊料內。於另一個例示性實施例中，於各種實施例中，焊料可鍍覆於接腳208的接點部208a上，結果導致一已鍍覆焊料接點208n。於各種實施例中，焊料可使用任何合宜技術鍍覆，包括例如無電鍍覆。於各種組態中(形成球狀或鍍覆)，焊料可設置於接點部208a表面上，使得已形成球狀或已鍍覆的焊料電氣耦合接腳208。
圖7示意地例示依據若干實施例一種製造IC封裝總成(例如，圖1之IC封裝總成100)之方法700的流程圖。方法700可適合關聯圖1-6描述之實施例。於702，方法700可包括提供插座總成(例如，圖1-4的插座總成104)包含多個接腳(例如，圖2-4之接腳208)經組配以耦合至設置於一積體電路封裝總成(例如，圖1、3及4之晶粒封裝106)表面上的多個表面電氣接點(例如，圖3及4的電氣接點330)。
於704，該方法可包括形成多個焊料接點(例如，圖3-6的焊料接點350)用以提供多個接腳中之個別接腳與多個表面電氣接點中之表面電氣接點間的電氣路徑。於各種實施例中，如此形成多個焊料接點可包括形成球粒或鍍覆該等多個軟焊料接點中之個別焊料接點至該等多個接腳中之個別獨自接腳的表面上(例如，圖6之焊料接點球208m及/或已鍍覆焊料接點208n)。於各種實施例中，如此形成多個焊料接點可包括設置該等多個焊料接點中之個別焊料接點至該IC封裝總成的該等表面電氣接點中之個別表面電氣接 點上。
以最有助於瞭解本案所請主旨之方式，各種操作依序描述為多個不連續的操作。然而描述的順序不應理解為暗示此等操作為必然順序相依性。
本文揭示之實施例可使用任何合宜硬體及/或軟體視需要組配而實現為一系統。圖8示意地例示依據若干實施例，包括如此處描述的之IC封裝總成(例如，圖1之IC封裝總成100)的一計算裝置800。計算裝置800可罩住一板，諸如主機板802(例如，於機殼808內)。主機板802可包括多個組件，包括但非限制性，一處理器804及至少一個通訊晶片806。處理器804可實體及電氣耦合至主機板802。於若干實施例中，至少一個通訊晶片806也可實體及電氣耦合至主機板802。於又一實施例中，通訊晶片806可以是處理器804的部件。
取決於其應用，計算裝置800可包括其它組件其可以或可不實體及電氣耦合至主機板802。此等其它組件可包括，但非限制性，依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速度計、陀羅儀、揚聲器、相機、及大容量儲存裝置(諸如硬碟驅動裝置、光碟(CD)、數位影音碟(DVD)等)。
通訊晶片806可使得能進行無線通訊用於資料移轉至及自計算裝置800。術語「無線」及其衍生詞可用於描述電路、裝置、系統、方法、技術、通訊通道等，其可透過已調變電磁輻射透過非固態媒體之使用而通訊資料。該術語並不暗示相關聯的裝置不含任何導線，但於若干實施例中可能不含。通訊晶片806可具體實施例多種無線標準或協定中之任一者，包括但非限制性，美國電機及電子工程師學會(IEEE)標準包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005修正)、長期演進(LTE)計畫連同任何修正、更新、及/或修訂版(例如，進階LTE計畫、超行動寬頻(UMB)計畫(又稱「3GPP2」)等。IEEE 802.16可相容BWA網路通稱WiMAX網路，縮寫字表示微波接取全球互通服務，其為標記產品通過IEEE 802.16標準的一致性及互動性測試的證明。通訊晶片806可根據全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包存取(HSPA)、演進HSPA(E-HSPA)、或LTE網路操作。通訊晶片806可根據加強式GSM演進資料率(EDGE)、GSM EDGE無線電接取網路(GERAN)、通用地面無線電接取網路(UTRAN)、或演進UTRAN(E-UTRAN)操作。通訊晶片806可根據劃碼多向接取(CDMA)、分時多向接取(TDMA)、數位加強式無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生協定、以及指定為3G、4G、5G及其後的任何其它無線協定操作。於其它實施例中，通訊晶片806可根據其它無線協定操作。
計算裝置800可包括多個通訊晶片806。舉例言之，第一通訊晶片806可專用於短程無線通訊諸如Wi-Fi及藍牙，而第二通訊晶片806可專用於長程無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、及其它。
如此處描述，計算裝置800的處理器804可封裝於一IC封裝總成(例如，圖1之IC封裝總成100)。舉例言之，圖1之電路板102可以是主機板802，及處理器804可以是晶粒封裝106的一晶粒其係，根據此處描述之技術及組態，耦合安裝於電路板102上的一插座總成104(例如，使用圖3-6之焊料接點350)。其它合宜組態可根據此處描述之實施例實施。「處理器」一詞可指任何裝置或裝置之部分其處理自暫存器及/或記憶體的電子資料以將該電子資料變換成可儲存於暫存器及/或記憶體的其它電子資料。
如此處描述，通訊晶片806可包括一晶粒，其可封裝於一IC封裝總成(例如，圖1之IC封裝總成100)。於進一步實施例中，罩在計算裝置800內部的其它組件(例如，記憶體裝置或其它積體電路裝置)可包括一晶粒，其可封裝於一IC封裝總成(例如，圖1之IC封裝總成100)。
於各種實施例中，計算裝置800可以是膝上型電腦、小筆電、筆記型電腦、超筆電、智慧型電話、平板、個人數位助理器(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、列印器、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊紀錄 器。於若干實施例中，計算裝置800可以是行動計算裝置。於進一步實施例中，計算裝置800可以是處理資料的任何其它電子裝置。
範例
範例1可包括一種積體電路(IC)封裝總成。該IC封裝總成可包括多個電氣接點經組配以安排一積體電路的電氣信號之路徑。該IC封裝總成也可包括多個焊料接點經耦合至電氣接點及經設置用以直接耦合至一插座總成的接腳用以提供該插座總成的該等接腳與該等多個電氣接點間之一電氣連結。
範例2可包括範例1之IC封裝總成，其中該等焊料接點可包括於低於或等於70百萬帕(MPa)之一壓力下具有0.1/秒的一應變率之一焊料或於低於或等於30MPa之一壓力下具有0.0001/秒的一應變率之一焊料。
範例3可包括範例1之IC封裝總成，其中該等焊料接點可包括一含銦焊料。
範例4可包括範例3之IC封裝總成，其中該焊料可以是純質銦焊料。
範例5可包括範例3之IC封裝總成，其中該焊料可以是一錫-銦-鉍焊料。
範例6可包括範例1-6中任一者之IC封裝總成，其中該等焊料接點可包括具有高於一運輸溫度的一熔點之一焊料。
範例7可包括範例6之IC封裝總成，其中該運輸溫 度可以是高於55℃。
範例8可包括範例1-6中任一者之IC封裝總成，其中該等焊料接點可包括一或多個化合物其氧化物具有一實質上低電阻。
範例9可包括範例1-6中任一者之IC封裝總成，其中該插座總成可以是一平面柵格陣列(LGA)插座總成。
範例10可包括範例1-6中任一者之IC封裝總成，其中該等焊料接點可提供於低於25克力之負載力的該等接腳與該等多個電氣接點間之電氣耦合。
範例11可包括範例1之IC封裝總成，其中該等焊料接點可包括一含鎵焊料。
範例12可包括一種插座總成。該插座總成可包括多個接腳經組配以耦合至設置於一晶粒封裝之一表面上的多個表面電氣接點。該等多個焊料接點可提供該等多個接腳中之個別接腳與該等多個表面電氣接點中之表面電氣接點間的一電氣路徑。
範例13可包括範例12之插座總成，其中該等多個焊料接點中之個別焊料接點係設置於該等多個接腳中之個別獨自接腳的表面上。
範例14可包括範例13之插座總成，其中該等多個軟焊料接點中之該等個別焊料接點可鍍覆至該等多個接腳中之該等個別獨自接腳上。
範例15可包括範例13之插座總成，其中該等軟焊料接點中之該等個別焊料接點可形成球粒至該等多個接腳 中之該等個別獨自接腳上。
範例16可包括範例12之插座總成，其中該等多個軟焊料接點中之個別焊料接點可設置於該晶粒封裝的該等表面電氣接點中之個別表面電氣接點上。
範例17可包括範例16之插座總成，其中該等個別接腳可各自包含一或多個尖銳部用以於該晶粒封裝與該插座總成耦合期間穿透該焊料接點。
範例18可包括範例12-17中任一者之插座總成，其中該插座總成可以是一平面柵格陣列插座總成。
範例19可包括一種計算裝置。該計算裝置可包括一電路板。該計算裝置可包括耦合該電路板的一插座總成，該插座總成包含多個接腳經組配以電氣耦合至設置於一晶粒封裝之一表面上的多個表面電氣接點。該計算裝置也可包括該晶粒封裝。該晶粒封裝可包括該等多個電氣接點經組配以安排該晶粒封裝的一晶粒的電氣信號之路徑，及多個焊料接點經設置以提供該插座總成之該等接腳與該等多個焊料接點間之一電氣連結。
範例20可包括範例19之計算裝置，其中：該電路板可以是一主機板及該計算裝置可以是一行動計算裝置包括耦合該電路板的下列中之一或多者：一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革計數器、一加速度計、一陀羅儀、一揚聲器、或一相機。
範例21可包括範例19或20中任一者之計算裝置，其中該等焊料接點可包括於低於或等於70MPa之一壓力下具有0.1/秒的一應變率之一焊料或於低於或等於30MPa之一壓力下具有0.0001/秒的一應變率之一焊料。
範例22可包括一種方法。該方法可包括提供一插座總成，其包含多個接腳經組配以耦合至設置於一積體電路(IC)封裝總成之一表面上的多個表面電氣接點。該方法也可包括形成多個焊料接點用以提供該等多個接腳中之個別接腳與該等多個表面電氣接點中之表面電氣接點間的一電氣路徑。
範例23可包括範例22之方法，其中形成多個焊料接點可包括形成球粒或鍍覆該等多個焊料接點中之個別焊料接點至該等多個接腳中之個別獨自接腳的該表面上。
範例24可包括範例22之方法，其中形成多個焊料接點可包括設置該等多個焊料接點中之個別焊料接點至該IC封裝總成的該等表面電氣接點中之個別表面電氣接點上。
範例25可包括範例24之方法，其中：該等個別接腳各自包含一或多個尖銳部；及該方法進一步包含以該等個別接腳中之一或多者穿透一或多個個別焊料接點用以耦合該IC封裝總成與該插座總成。
各種實施例可包括前述實施例之任何合宜組合，包括前文以接合形式(及)描述的實施例之替代(或)實施例(例如，「及」可以是「及/或」)。又復，若干實施例可包 括一或多個製造物件(例如，非暫態電腦可讀取媒體)具有指令儲存於其上，其當執行時導致前述實施例中之任一者的動作。再者，若干實施例可包括設備或系統具有任何合宜構件用以進行前述實施例的各項操作。
例示具體實施例之前文描述，包括於摘要說明部分中描述者，並非意圖為排它性或限制本文揭示之實施例於所揭示的精準形式。雖然實例之特定實施係於此處描述用於例示性目的，但如熟諳技藝人士將瞭解於本文揭示之範圍內各種相當修改皆屬可能。
鑑於前文詳細說明部分可對本文揭示之實施例做出此等修改。如下申請專利範圍各項中使用的術語不應解譯為限制本文揭示之各種實施例於說明書及申請專利範圍中揭示的特定具體實施例。反而該範圍係全然由如下申請專利範圍決定，申請專利範圍將根據已確立的申請專利範圍詮釋原則加以詮釋。
104‧‧‧插座總成
106‧‧‧晶粒封裝
208‧‧‧接腳
330‧‧‧電氣接點
340‧‧‧阻焊材料
350‧‧‧焊料接點
380‧‧‧銳利緣刃

Claims (24)

  1. 一種積體電路(IC)封裝總成，其包含：受組配來導引一積體電路之電氣信號的多個電氣接點；以及與該等電氣接點耦合的多個焊料接點，其被設置為直接與一平面柵格陣列(LGA)插座總成之接腳耦合，以在該LGA插座總成之該等接腳與該等多個電氣接點之間提供電氣連結，其中，該等多個焊料接點包含實質上含銦的一焊料，並且其中，該等多個焊料接點受一阻焊材料環繞。
  2. 如請求項1之IC封裝總成，其中，該等焊料接點包含於小於等於70百萬帕(MPa)之壓力下具有每秒0.1之應變率的一焊料、或於小於等於30MPa之壓力下具有每秒0.0001之應變率的一焊料。
  3. 如請求項1之IC封裝總成，其中，該焊料為純銦焊料。
  4. 如請求項1之IC封裝總成，其中，該焊料為一錫-銦-鉍焊料。
  5. 如請求項1之IC封裝總成，其中，該等焊料接點包含所具有之熔點高於運輸溫度的一焊料。
  6. 如請求項5之IC封裝總成，其中，該運輸溫度高於55℃。
  7. 如請求項1之IC封裝總成，其中，實質上含銦的該焊料包括一或多種化合物，該一或多種化合物之氧化物具有 實質上為低的電阻。
  8. 如請求項1之IC封裝總成，其中，該等焊料接點可在小於25克力的負載力下在該等接腳與該等多個電氣接點之間提供電氣耦接。
  9. 如請求項1之IC封裝總成，其中，該等焊料接點包括含鎵的一焊料。
  10. 一種用於與晶粒封裝耦接的平面柵格陣列(LGA)插座總成，其包含：多個接腳，其受組配為可與該晶粒封裝之多個表面電氣接點耦合；以及多個焊料接點，其可提供在該等多個接腳中之個別接腳與該等多個表面電氣接點中之表面電氣接點之間的電氣路徑，其中，該等多個焊料接點包含實質上含銦的一焊料。
  11. 如請求項10之LGA插座總成，其中，該等多個焊料接點中之個別焊料接點分別被設置在該等多個接腳中之所對應的個別接腳之表面上。
  12. 如請求項11之LGA插座總成，其中，該等多個焊料接點中之個別焊料接點分別被鍍至該等多個接腳中之所對應的該個別接腳上。
  13. 如請求項11之LGA插座總成，其中，該等焊料接點中之個別焊料接點分別被以焊珠焊至該等多個接腳中之所對應的該個別接腳上。
  14. 如請求項10之LGA插座總成，其中，該等多個焊料接點 中之個別焊料接點分別被設置在該晶粒封裝之該等表面電氣接點中之所對應的表面電氣接點上。
  15. 如請求項14之LGA插座總成，其中，該等接腳各自包含一或多個尖銳部，該一或多個尖銳部被組配為可在使該晶粒封裝與該LGA插座總成耦合的期間內於小於25克力的負載力下穿透該焊料接點。
  16. 如請求項10之LGA插座總成，其中，該焊料為純銦焊料。
  17. 如請求項10之LGA插座總成，其中，該焊料為一錫-銦-鉍焊料。
  18. 一種計算裝置，其包含：一電路板；與該電路板耦接的一平面柵格陣列(LGA)插座總成，該LGA插座總成包含多個接腳，該等多個接腳受組配為電氣耦接至設置於一晶粒封裝之一表面上的多個表面電氣接點；以及該晶粒封裝，其包含：受組配來導引該晶粒封裝之一晶粒之電氣信號的該等多個電氣接點，及多個焊料接點，其被設置為可在該LGA插座總成之該等接腳與該等多個電氣接點之間提供電氣連結，其中，該等多個焊料接點包含實質上含銦的一焊料，並且其中，該等多個焊料接點受一阻焊材料環繞。
  19. 如請求項18之計算裝置，其中： 該電路板為一主機板；並且該計算裝置為一行動計算裝置，其包含與該電路板耦接的下列中之一或多者：一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革計數器、一加速度計、一陀羅儀、一揚聲器、或一相機。
  20. 如請求項18之計算裝置，其中，該等焊料接點包含於小於等於70MPa之壓力下具有每秒0.1之應變率的一焊料、或於小於等於30MPa之壓力下具有每秒0.0001之應變率的一焊料。
  21. 一種方法，其包含下列步驟：提供一平面柵格陣列(LGA)插座總成，其包含多個接腳，該等多個接腳受組配為可與設置於一積體電路(IC)封裝總成之一表面上的多個表面電氣接點耦合；以及形成多個焊料接點以提供在該等多個接腳中之個別接腳與該等多個表面電氣接點中之表面電氣接點之間的電氣路徑，其中，該等焊料接點包含實質上含銦的一焊料，並且其中，該等多個焊料接點受一阻焊材料環繞。
  22. 如請求項21之方法，其中，形成多個焊料接點的步驟包含：將該等多個焊料接點中之個別焊料接點分別鍍至或以焊珠焊至該等多個接腳中之所對應的個別接腳之表 面上。
  23. 如請求項21之方法，其中，形成多個焊料接點的步驟包含：將該等多個焊料接點中之個別焊料接點設置在該IC封裝總成之該等表面電氣接點中之所對應的表面電氣接點上。
  24. 如請求項23之方法，其中：該等接腳各自包含一或多個尖銳部；並且該方法進一步包含下列步驟：以該等接腳中之一或多者穿透一或多個焊料接點以使該IC封裝總成與該LGA插座總成耦合。
TW104138271A 2014-12-20 2015-11-19 用於插座總成之焊料接點 TWI685039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2014/071750 WO2016099572A1 (en) 2014-12-20 2014-12-20 Solder contacts for socket assemblies
WOPCT/US14/71750 2014-12-20

Publications (2)

Publication Number Publication Date
TW201637105A TW201637105A (zh) 2016-10-16
TWI685039B true TWI685039B (zh) 2020-02-11

Family

ID=56127200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138271A TWI685039B (zh) 2014-12-20 2015-11-19 用於插座總成之焊料接點

Country Status (6)

Country Link
US (2) US9860988B2 (zh)
KR (1) KR101753181B1 (zh)
CN (1) CN105720029A (zh)
DE (1) DE112014002746B4 (zh)
TW (1) TWI685039B (zh)
WO (1) WO2016099572A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10571430B2 (en) * 2016-03-14 2020-02-25 Veeco Instruments Inc. Gas concentration sensors and systems
TWI736695B (zh) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法
US10505297B2 (en) * 2018-03-28 2019-12-10 Intel Corporation Pin through solder interconnect and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528735A (en) * 2004-02-16 2005-09-01 Wen-Kun Yang Structure and method of new type burn-in after packaging
US20050205865A1 (en) * 2004-03-19 2005-09-22 Hang-Dony Kuan IC testing apparatus and methods
TW200618147A (en) * 2004-11-23 2006-06-01 Advanced Semiconductor Eng A package testing socket
TW201002777A (en) * 2008-04-21 2010-01-16 Honeywell Int Inc Thermal interconnect and interface materials, methods of production and uses thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617176A (ja) 1992-07-01 1994-01-25 Kubota Corp 耐食耐摩耗性Ｃｏ基合金
DE4326456A1 (de) * 1993-08-06 1995-02-09 Grote & Hartmann Lötkontakt
US5800184A (en) 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
US5955888A (en) 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6740544B2 (en) 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
KR20060025155A (ko) * 2003-06-06 2006-03-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
KR100602442B1 (ko) 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
CN100399078C (zh) 2004-10-07 2008-07-02 日本电气株式会社 Lsi插件对光电布线板的安装结构、安装方法
US7749336B2 (en) 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
US7684205B2 (en) 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
KR101098471B1 (ko) 2006-05-30 2011-12-27 가부시키가이샤후지쿠라 소켓용 콘택트 단자 및 반도체 장치
JP2008162238A (ja) 2007-01-05 2008-07-17 Ipposha Oil Ind Co Ltd アルデヒド類捕集剤
JP4889118B2 (ja) 2007-06-07 2012-03-07 株式会社ヨコオ 電気コネクタ
US7530814B2 (en) 2007-09-25 2009-05-12 Intel Corporation Providing variable sized contacts for coupling with a semiconductor device
WO2010141298A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
JP5501143B2 (ja) 2010-07-30 2014-05-21 タイコエレクトロニクスジャパン合同会社 コンタクトおよび電気コネクタ
KR101813260B1 (ko) * 2011-01-14 2018-01-02 삼성전자주식회사 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
IN2014CN03370A (zh) 2011-12-16 2015-07-03 Intel Corp
US9236476B2 (en) 2011-12-28 2016-01-12 Intel Corporation Techniques and configuration for stacking transistors of an integrated circuit device
KR102033789B1 (ko) 2013-07-25 2019-10-17 에스케이하이닉스 주식회사 적층형 패키지 및 그 제조방법
DE102014213734B4 (de) * 2014-07-15 2021-01-21 Siemens Healthcare Gmbh Bildgebende Vorrichtung für elektromagnetische Strahlung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528735A (en) * 2004-02-16 2005-09-01 Wen-Kun Yang Structure and method of new type burn-in after packaging
US20050205865A1 (en) * 2004-03-19 2005-09-22 Hang-Dony Kuan IC testing apparatus and methods
TW200618147A (en) * 2004-11-23 2006-06-01 Advanced Semiconductor Eng A package testing socket
TW201002777A (en) * 2008-04-21 2010-01-16 Honeywell Int Inc Thermal interconnect and interface materials, methods of production and uses thereof

Also Published As

Publication number Publication date
DE112014002746B4 (de) 2023-11-30
US20180192519A1 (en) 2018-07-05
US9860988B2 (en) 2018-01-02
KR20160088798A (ko) 2016-07-26
KR101753181B1 (ko) 2017-07-03
DE112014002746T5 (de) 2017-01-19
WO2016099572A1 (en) 2016-06-23
CN105720029A (zh) 2016-06-29
US20160338199A1 (en) 2016-11-17
TW201637105A (zh) 2016-10-16
US10321573B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
US11923257B2 (en) Hybrid microelectronic substrates
TWI585917B (zh) 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體
JP6859269B2 (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
TWI572574B (zh) 硫族玻璃組成物及硫族開關裝置
US9991223B2 (en) Semiconductor package alignment frame for local reflow
TWI685039B (zh) 用於插座總成之焊料接點
JP2016115929A (ja) マイクロ電子パッケージ用ピクチャフレームスティフナ
US20150014852A1 (en) Package assembly configurations for multiple dies and associated techniques
US10304769B2 (en) Multi-die package
US10276483B2 (en) Coaxial vias
TWI721030B (zh) 混合式微電子基材、其製造方法及電子系統
US9478881B2 (en) Snap connector for socket assembly and associated techniques and configurations
TWI760327B (zh) 具有整合式彈簧結構之微電子接合墊
US10186497B2 (en) Techniques and configurations to control movement and position of surface mounted electrical devices
US11804420B2 (en) Core-shell particles for magnetic packaging
US8381393B2 (en) Patch on interposer through PGA interconnect structures
TWI712347B (zh) 混合式微電子基板及其製造方法
US11417592B2 (en) Methods of utilizing low temperature solder assisted mounting techniques for package structures
US20190103377A1 (en) Methods of forming joint structures for surface mount packages
JP2017508293A (ja) 低温取付けのためのハイブリッドインターコネクト
JP2019068043A (ja) マイクロ電子パッケージ構造におけるはんだ接合の信頼性のための基板アーキテクチャ