JP2017508293A - 低温取付けのためのハイブリッドインターコネクト - Google Patents

低温取付けのためのハイブリッドインターコネクト Download PDF

Info

Publication number
JP2017508293A
JP2017508293A JP2016554385A JP2016554385A JP2017508293A JP 2017508293 A JP2017508293 A JP 2017508293A JP 2016554385 A JP2016554385 A JP 2016554385A JP 2016554385 A JP2016554385 A JP 2016554385A JP 2017508293 A JP2017508293 A JP 2017508293A
Authority
JP
Japan
Prior art keywords
alloy
solder
melting point
lts
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016554385A
Other languages
English (en)
Inventor
ジェイ． ミルプーリ，カビルクマール
ジェイ． ミルプーリ，カビルクマール
ジアーン，ホーンジン
エヌ． オズボーン，タイラー
エヌ． オズボーン，タイラー
エス． シドゥ，ラジェン
エス． シドゥ，ラジェン
ベカール，イブラヒム
ジー． ジャダヴ，スシール
ジー． ジャダヴ，スシール
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017508293A publication Critical patent/JP2017508293A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

増加されたｚ高さ及び低下されたリフロー温度を持つインターコネクトに関する装置、プロセス、及びシステムが、ここに記載される。実施形態において、インターコネクトは、はんだボールと、該はんだボールを基板に結合するはんだペーストとを含み得る。はんだボール及び／又ははんだペーストは、相対的に低い融点を持つ合金と、相対的に高い融点を持つ合金とを有し得る。

Description

本開示の実施形態は、概して低温インターコネクトの分野に関する。
はんだボールを伴うパッケージ、特には、モールド貫通インターコネクト（through-mold interconnect；ＴＭＩ）に配置されるはんだボールを伴うパッケージは、はんだ高さ要件を同時に満たしながら、室温及び高温の双方での反りに対して望しいモールド厚を達成するために、或る一定のボール高さを必要とし得る。高さ要件は、例えば、表面実装プロセスにおいて底部のシステム・オン・チップ（ＳｏＣ）パッケージに頂部のメモリパッケージを取り付けるための高さ要件に基づき得る。
一部のケースにおいて、パッケージは、はんだボールの配設後にパッケージの基板上に形成される成形コンパウンドを含み得る。成形プロセスの温度及び圧力が、はんだボールの変形及び／又は崩れをもたらすことがある。
様々な実施形態に従った１つ以上のインターコネクトを有するパッケージの一例を示している。 様々な実施形態に従ったインターコネクトのいっそう詳細な一例を示している。 様々な実施形態に従ったインターコネクトにおけるリフロー前及びリフロー後の双方での異なるボール高さの一例を示している。 様々な実施形態に従った基板上にインターコネクトを形成するプロセスの一例を示している。 様々な実施形態に従った基板上にインターコネクトを形成するプロセスの他の一例を示している。 様々な実施形態に従ったチップ上にインターコネクトを形成するプロセスの一例を示している。 様々な実施形態に従ったチップ上にインターコネクトを形成するプロセスの他の一例を示している。 様々な実施形態に従ったインターコネクトを形成することに関する一般化した一例を示している。 様々な実施形態に従ったコンピューティング装置を模式的に例示している。
本開示の実施形態は、概して低温インターコネクトの分野に関する。一部の実施形態において、インターコネクトはまた、“はんだジョイント”として記述されることがある。しかしながら、一貫性のため、ここでは用語“インターコネクト”は、インターコネクト、はんだジョイント、又ははんだバンプの一般化した用語として使用されることになる。
以下の詳細な説明においては、その一部をなす添付図面を参照する。図面全体を通して、同様の部分は似通った参照符号で指し示され、また、図面には、本開示に係る事項が実施され得る実施形態が例として示される。理解されるように、他の実施形態も用いられることができるのであり、本開示の範囲を逸脱することなく構造的あるいは論理的な変更が為され得る。故に、以下の詳細な説明は限定的な意味で参酌されるべきではなく、実施形態の範囲は、添付の請求項及びその均等範囲によって定められるものである。
本開示の目的で、“Ａ及び／又はＢ”という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的で、“Ａ、Ｂ及び／又はＣ”という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。
この説明は、例えば頂部／底部、内／外、上方／下方、及びこれらに類するものなど、視点に基づく記述を使用することがある。このような記述は、単に説明を容易にするために使用されており、ここに記載の実施形態の適用を特定の向きに限定することを意図したものではない。
この説明は、“一実施形態において”又は“実施形態において”という言い回しを使用することがあるが、これらは各々、同じあるいは異なる実施形態のうちの１つ以上に言及するものである。また、本開示の実施形態に関して使用されるとき、用語“有する”、“含む”、“持つ”及びこれらに類するものは同義である。
ここでは、用語“〜と結合される”及びその派生語が使用されることがある。“結合される”は以下に挙げるもののうちの１つ以上を意味し得る。“結合される”は、２つ以上の要素が物理的あるいは電気的に直接的に接触していることを意味し得る。しかしながら、“結合される”はまた、２つ以上の要素が、互いに間接的に接触しながら、依然として互いに協働あるいは相互作用することを意味することもあるし、互いに結合されると言われる要素同士の間に１つ以上のその他の要素が結合あるいは接続されることを意味することもある。用語“直接的に結合される”は、２つ以上の要素が直接的に接触していることを意味し得る。
様々な実施形態において、“第２の機構上に形成、堆積、あるいはその他の方法で配置される第１の機構”という言い回しは、第１の機構が第２の機構上に形成、堆積あるいは配置されて、第１の機構の少なくとも一部が第２の機構の少なくとも一部と直接的に接触（例えば、物理的且つ／或いは電気的に直接的に接触）あるいは間接的に接触（例えば、第１の機構と第２の機構との間に１つ以上の他の機構を有する）していることを意味し得る。
様々な処理が、特許請求に係る事項を理解するに際してとても役立つ手法にて、複数の別個の処理として順番に記載されることがある。しかしながら、記載の順序は、それらの処理が必ず順序依存であることを意味するように解されるべきでない。
ここで使用されるとき、用語“モジュール”は、記載される機能を提供する１つ以上のソフトウェア若しくはファームウェアプログラム、組み合わせ的な論理回路、及び／又はその他の好適コンポーネントを実行する、特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、又はグループ）、及び／又はメモリ（共有、専用、又はグループ）の部分であること、又はそれらを含むことを意味し得る。
ここでの様々な図は、チップ、基板、又はインターコネクトの１つ以上の層又は要素を描くことがある。ここに描かれる要素は、異なる要素の相対的な位置の例として描かれる。それらの要素は、説明の目的で描かれており、縮尺通りには描かれていない。故に、要素の相対的なサイズが図から仮定されるべきでなく、サイズ、厚さ、又は寸法は、具体的に指し示されたり説明されたりする場合にのみ、一部の実施形態に対して仮定され得る。
図１は、一例のパッケージ１００を示している。パッケージ１００は、有機ラミネート材料又はセラミック材料とし得る基板１０５を含んでいる。パッケージ１００は、１つ以上のインターコネクト１１０を含み得る。インターコネクト１１０は、基板１０５上に配設されたパッド１１５と結合され得る。一部の実施形態において、パッド１１５は銅から成り得るが、他の実施形態において、パッド１１５は、例えばニッケル、金、パラジウム、白金、又はこれらの合金など、その他の電気的又は熱的に伝導性の材料から成り得る。一部の実施形態において、パッド１１５は、概してパッド１１５の外表面上に配され且つパッド１１５とインターコネクト１１０との間に位置する表面処理又は表面仕上げを有し得る。表面仕上げは、例えばニッケル、パラジウム、金、銅、又ははんだ付け可能な有機防腐剤などの材料から成り得る。
一部の実施形態において、パッケージ１００は更に、概してインターコネクト１１０及び／又はパッド１１５の周りに横方向でそれに隣接して配置される成形コンパウンド１２０を含み得る。成形コンパウンド１２０は、１つ以上のモールド貫通ビア１２５を含み得る。ビア１２５は、例えば物理的、化学的、又は光学的なエッチングなどの１つ以上の方法を用いて成形コンパウンド１２０内に形成され得る。一部の実施形態において、成形コンパウンド１２０がインターコネクト１１０を少なくとも部分的に覆うように、基板１０５上に成形コンパウンド１２０が押し出され、その後、成形コンパウンド１２０内にビア１２５がエッチングされ得る。他の実施形態においては、成形コンパウンド１２０がインターコネクト１１０を覆わないよう、例えば被覆要素又はその他の遮蔽要素の使用によって、インターコネクト１１０が保護されて、基板１０５上に成形コンパウンド１２０が押し出され得る。
図２は、例えばインターコネクト１１０などのインターコネクトの一例を更に詳細に示している。具体的には、図２は、インターコネクト１１０のうちの１つと同様とし得るものであるインターコネクト２００を示している。インターコネクト２００は、はんだボール２０５及びはんだペースト２１０を有している。はんだペースト２１０は概して、はんだボール２０５と図１のパッド１１５と同様とし得るものであるパッド２１５との間に位置している。一部の実施形態において、より詳細に後述するように、概してはんだペースト２１０とパッド２１５との間に、金属間化合物（inter-metallic compound；ＩＭＣ）２２０が位置し得る。パッド２１５は、図１の基板１０５と同様とし得るものである基板２２５上に配置され得る。
一部の実施形態において、はんだボール２０５は、錫、銀、及び銅を含む合金（ＳＡＣ）で構築され得る。他の実施形態において、はんだボール２０５は、錫とアンチモンとの合金、非共晶の錫と銅、銅コアを有するＳＡＣシェルボール、ポリマーコアを有するＳＡＣシェルボール、又は更に詳細に後述するような相対的に高い融点を持つその他の種類のはんだボールであってもよい。一部の実施形態において、はんだボールは鉛フリーとし得る。一部の実施形態において、はんだボール２０５の融点は２１７℃とし得る。他の実施形態において、はんだボール２０５の融点は、例えば２４０℃又はそれより高くなど、２１７℃より高いとし得る。他の実施形態において、はんだボール２０５の融点は、およそ１８０℃とおよそ２８０℃との間とし得る。ここで使用されるように、はんだボール２０５又はそれを有する合金若しくは材料の融点は、はんだボール２０５の融点を、はんだペースト２１０又は後述するような低温はんだ（low-temperature solder；ＬＴＳ）合金の融点から区別するために、“相対的に高い”融点として参照されることがある。
例えば、一部の実施形態において、はんだペースト２１０はＬＴＳ合金とし得る。例えば、ＬＴＳ合金は、錫とビスマスとの合金（ＳｎＢｉ）、錫とビスマスとニッケルと銅との合金（ＳｎＢｉＮｉＣｕ）、錫とビスマスと銅とアンチモンとの合金（ＳｎＢｉＣｕＳｂ）、錫と銀とビスマスとの合金（ＳｎＡｇＢｉ）、錫とインジウムとの合金（ＳｎＩｎ）、錫とインジウムとビスマスとの合金（ＳｎＩｎＢｉ）、又は、はんだボール２０５の融点と比較して相対的に低い融点を持つその他の合金とビスマス及び／又はインジウムとのその他の組み合わせであるとすることができ、あるいは、それを含むとし得る。一部の実施形態において、はんだペースト２１０は鉛フリーとし得る。一部の実施形態において、はんだペースト２１０は、例えば１７５℃など、２００℃未満の融点を有し得るが、他の実施形態において、はんだペースト２１０は、より低い融点、又はおよそ１２０℃とおよそ１８０℃との間の融点を有し得る。一部の実施形態において、はんだペースト２１０の融点がはんだボール２０５の融点よりも約２５℃低いことが望ましいとし得る。
はんだボール２０５の融点よりも低い融点を持つはんだペースト２１０を用いることにより、リフロー温度がはんだペースト２１０の融点よりも高いがはんだボール２０５の融点よりも低いように、インターコネクト２００のリフロープロセスが制御され得る。具体的には、リフロープロセスは、はんだペースト２１０及び／又ははんだボール２０５が液化又は溶融するように、昇温及び／又は昇圧の直接的な適用により、はんだペースト２１０及び／又ははんだボール２０５を加熱することを含み得る。この液化は、はんだペースト２１０及び／又ははんだボール２０５が基板２２５と接合することをもたらし得る。例えば、２００℃でリフロープロセスが実行される場合、はんだボール２０５は有意に溶融又はその他の変形をしない一方で、はんだペースト２１０は溶融してパッド２１５と化学的且つ／或いは物理的に接合し得る。結果として、インターコネクト２００は、パッド２１５からの距離として測定して、旧来のインターコネクトよりも大きいｚ高さを持ち得る。例えば、インターコネクト２００は、２９０ミクロンと３１０ミクロンとの間のｚ高さを持ち得る。このｚ高さは、旧来のインターコネクトのｚ高さよりも、およそ３２％から４１％高いものであり得る。
手短に図３を参照するに、図３は、例えばはんだボール２０５などの相対的に高い融点を持つはんだボール及び例えばはんだペースト２１０などの相対的に低い融点を持つはんだペーストの一実施形態についての、リフロー前のはんだボール寸法に対するリフロー後のはんだボール高さの比較を示している。図３の実施形態は、およそ２１ミクロンのソルダレジスト（ＳＲ）厚さを仮定している。実施形態において、ＳＲは、例えば基板２２５などの基板の最も外側の層とし得る。見て取れるように、リフロー後のはんだボール高さは、リフロー前のはんだボール寸法と比較して、０．３ミリメートルから０．６５ミリメートルのピッチにおいて、およそ３０％から５０％だけ小さくなり得る。
図２に戻るに、一部の実施形態において、はんだペースト２１０は、例えばＳｎＢｉやＳｎＢｉＮｉＣｕなど、上述のＬＴＳ合金のうちの１つ以上などのＬＴＳ合金と、例えばはんだボール２０５に関して上述した合金などの、相対的に高い融点を持つ合金との組み合わせとし得る。例えば、一実施形態において、はんだペースト２１０は、ＳｉＢｉ及びＳＡＣを有し得る。一部の実施形態において、はんだペースト２１０は、略同量のＳｎＢｉ及びＳＡＣを有し得るが、他の実施形態において、これら２つの材料の比率は様々であり得る。
略同量のＬＴＳ合金及びＳＡＣを有するはんだペースト２１０の実施形態は、図１のパッケージ１００で使用するのに望ましいとし得る。具体的には、上述のように、インターコネクト１１０が基板１０５上に配置された後に、成形コンパウンド１２０が押し出され得る。しかしながら、一部の実施形態において、成形コンパウンド１２０は、例えばおよそ１７５℃の融点を持つはんだペースト２１０などのはんだペーストの融点に近いものであり得る１６５℃から１７５℃までの温度で、圧力を用いて押し出され得る。故に、成形コンパウンド１２０の押出しは、例えば、望ましくないことに、はんだペーストを溶融させて崩れ若しくはその他の変形を生じさせることによって、はんだペースト２１０に悪影響を及ぼし得る。
しかしながら、ＬＴＳ合金とＳＡＣとを有するはんだペースト２１０の使用は、崩れ又は変形の量を低減させ得る。具体的には、ＬＴＳ合金及びＳＡＣは、リフロープロセスが行われる前に粉末の形態で基板２１０上に配置され得る。その後、温度がＬＴＳ合金の融点（上述のように、およそ１７５℃とし得る）より上まで上昇するとき、ＬＴＳ合金が溶融してＳＡＣ粉末粒子を濡らし得る。上述のように、インターコネクト２００の温度は、例えばリフロー、モールド押出し、又は何らかのその他のプロセスによって上昇し得る。ＬＴＳ合金及びＳＡＣからの錫の相互拡散により、リフロー後のはんだペースト２１０の全体的な冶金学的組成は、もはや同じではなく、代わりに、比較的多量の錫により、融点に対して支配的な影響を有し得る。換言すれば、はんだペースト２１０の全体的な融点は、ＬＴＳ合金とＳＡＣとの組み合わせによって１７５℃よりも高くなり得る。故に、この相対的に高い融点が、成形コンパウンド１２０の押出し中のはんだペースト２１０の再溶融を防止又は抑制し得る。
さらに、成形コンパウンド１２０の押出し中、はんだペースト２１０のＬＴＳ合金が溶融してはんだボール２０５を濡らし得る。さらに、はんだペースト２１０のＬＴＳ合金が、下に位置するパッド２１５のメタライゼーション（特に、パッド２１５の表面仕上げ）と反応してＩＭＣ２２０を形成し得る。ＩＭＣ２２０は、例えば、ニッケル、銅、錫、ビスマス、又はこれらの合金を含み得る。ＩＭＣ２２０は、リフローされたはんだペースト２１０及び／又ははんだボール２０５をパッド２１５に対して少なくとも部分的に固定するように作用することができ、それにより、ＬＴＳ合金の融点よりも高い温度で成形コンパウンド１２０の押出しに伴う圧力に十分に耐えるインターコネクト２００の能力を高め得る。
一部の実施形態において、ＬＴＳ合金及びＳＡＣの双方を有するはんだペースト２１０の融点は、ＳＡＣに対するＬＴＳ合金の比率に応じて調節され得る。具体的には、はんだペースト２１０内のＳＡＣの濃度が増すにつれて、はんだペースト２１０の融点は、ＬＴＳ合金の融点よりも更に上まで高められ得る。加えて、はんだペースト２１０内のＳＡＣの濃度が増すにつれて、モールド押出しプロセス中にはんだペースト２１０が崩れたりその他の変形をしたりする程度が小さくなり、これが、より大きいｚ高さのインターコネクト２００をもたらし得る。
図４は、例えば基板２２５上のインターコネクト２００などのインターコネクトを形成するプロセスの一例を示している。具体的には、図４は、例えば基板２２５などの基板上に、例えばはんだボール２０５などの１つ以上のはんだボールを位置付けるプロセスの一例を示している。一部の実施形態において、図４のプロセスは、コントロールド・コラプス・チップ・コネクション（Controlled Collapse Chip Connection；Ｃ４）バンプ形成プロセスとして記述され、はんだボール及びはんだペーストで形成されるインターコネクトは、第１階層インターコネクト（first-level interconnect；ＦＬＩ）として参照され得る。具体的には、第１階層インターコネクトは、チップを例えば印刷回路基板などの基板又はボードに結合するインターコネクトとし得る。
実施形態において、上述の基板１０５及びパッド１１５と同様とし得る複数のパッド４０５を備えた基板４００が、金型４１０内に位置付けられ得る。金型は、複数の開口４２０を有するステンシル４１５を含み得る。金型４１０は、ＬＴＳペースト４３０をディスペンスするように構成されたディスペンサ４２５と結合され、あるいはその他の方法でその下に配置され得る。図４のＬＴＳペースト４３０は、この実施形態において、例えばＳｎＢｉ又は上述のその他のＬＴＳ合金などのＬＴＳ合金とし得る。
４３５にて、ＬＴＳペースト４３０と同様とし得るＬＴＳペースト４４０が、開口４２０を通して、基板４００のパッド４０５の上に直に置かれるように、印刷プロセスが実行され得る。そして、ステンシル４１５が取り除かれ得る。次に、４４５にて、ボールマウントプロセスが実行され得る。ボールマウントプロセスは、複数の開口４５５を有する第２のステンシル４５０を、ＬＴＳペースト４４０、パッド４０５、及び基板４００の上に位置付けることを含み得る。はんだボール２０５と同様とし得る１つ以上のはんだボール４６０が、開口４５５内に且つＬＴＳペースト４４０の直に上に位置付けられ得る。実施形態において、はんだボール４６０は、上述のように、例えばＳＡＣなどの相対的に高い融点を持つ合金を有し得る。
ステンシル４５０が取り除かれ、リフロープロセスが実行され得る。実施形態において、リフロープロセスは、基板４００、パッド４０５、ＬＴＳペースト４４０、及びはんだボール４６０の温度が概してＬＴＳペースト４４０の融点よりも上であるがはんだボール４６０の融点よりも下まで上昇されるような、温度及び／又は圧力の適用を含み得る。一部の実施形態において、リフロープロセスは、基板上への例えば成形コンパウンド１２０などの成形コンパウンドの押出しを含み得る。
一部の実施形態において、リフロープロセスは、はんだボール４６０の融点よりも高い温度で実行されてもよい。この実施形態において、リフロープロセスは、ステンシル４５０が取り除かれる前に実行され得る。はんだボール４６０及びはんだペースト４４０が、リフロープロセス中に溶融して、パッド４０５及び／又は基板４００上に、ハイブリッド（混成）ＬＴＳ／ＳＡＣはんだボール、すなわち、ＬＴＳ合金及びＳＡＣの双方を有するはんだボールを形成し得る。
リフロープロセスが実行された後、デフラックスプロセスが実行され得る。具体的には、図４のプロセスで使用されたフラックスが、電気的、光学的、機械的、又は化学的な手段により除去され得る。
図５は、例えば基板２２５などの基板上に、例えばはんだボール２０５などの１つ以上のはんだボールを位置付けるプロセスの他の一例を示している。一部の実施形態において、図５のプロセスは、“マイクロバンプ形成”プロセスとして記述され、はんだボール及びはんだペーストで形成されるインターコネクトは、上述のように、第１階層インターコネクトとして参照され得る。
実施形態において、上述の基板４００及びパッド４０５と同様とし得る複数のパッド５０５を備えた基板５００が、金型５１０内に位置付けられ得る。金型は、複数の開口５２０を有するステンシル５１５を含み得る。金型５１０は、フラックス５３０をディスペンスするように構成されたディスペンサ５２５と結合され、あるいはその他の方法でその下に配置され得る。フラックス５３０は、例えば、ロジン、溶剤、酸、アミン、又はこれらの組み合わせを有し得る。
５３５にて、フラックス５３０と同様とし得るフラックス５４０が、開口５２０を通して、基板５００のパッド５０５の上に直に置かれるように、印刷プロセスが実行され得る。そして、ステンシル５１５が取り除かれ得る。次に、５４５にて、ボールマウントプロセスが実行され得る。ボールマウントプロセスは、複数の開口５５５を有する第２のステンシル５５０を、フラックス５４０、パッド５０５、及び基板５００の上に位置付けることを含み得る。はんだボール２０５と同様とし得る１つ以上のはんだボール５６０が、開口５５５内に且つフラックス５４０の直に上に位置付けられ得る。一部の実施形態において、はんだボールは、上述のように、例えばＳＡＣといった相対的に高い融点を持つ合金と、例えばＳｎＢｉなどのＬＴＳ合金といった相対的に低い融点を持つ合金との混合物を有し得る。
ステンシル５５０が取り除かれ、リフロープロセスが実行され得る。実施形態において、リフロープロセスは、概してはんだボール５６０のＬＴＳ合金の融点よりも上であるがはんだボール５６０のＳＡＣの融点よりも下である温度で実行され得る。図２に関して上述したように、ＬＴＳ合金は溶融してパッド５０５及び／又は基板５００と接合し得るが、ＳＡＣは溶融又はその他の変形をしない。このプロセスにおいては、はんだボール５６０とパッド５０５とで形成されるインターコネクトのｚ高さが、ＬＴＳ合金のみを有するはんだボールが使用される場合よりも高くなり得る。
リフロープロセスが実行された後、デフラックスプロセスが実行され得る。具体的には、図５のプロセスで使用されたフラックスが、電気的、光学的、機械的、又は化学的な手段により除去され得る。
図６は、例えばＳＡＣなどの相対的に高い融点を持つ合金と、例えばＳｎＢｉなどの相対的に低い融点を持つＬＴＳ合金との組み合わせを有するインターコネクトを生成するためのプロセスの一例を示している。図６のプロセスは、例えば、チップ・ツー・チップ取付けプロセス用のＳＡＣ／ＬＴＳハイブリッド構造を有するインターコネクトを生成するために使用され得る。一部の実施形態において、チップ・ツー・チップ取付けプロセスは、ローカルメモリインターコネクト（local memory interconnect；ＬＭＩ）プロセスとして参照され得る。
図６は、ダイ６０５を含み得るチップ６００を示している。ダイ６０５は、銅又はその他の導電性の材料若しくは合金とし得る複数のバンプ６１０を含み得る。バンプ６１０上に、例えばＳＡＣといった相対的に高い融点を持つはんだ６１５合金が配され得る。６２５にて、チップ６００が、特に、バンプ６１０及びはんだ６１５が、例えばＳｎＢｉなどのＬＴＳ合金の槽６２０といった、相対的に低い融点を持つ合金の槽６２０に浸漬又はその他の方法で浸され得る。一部の実施形態において、はんだ６１５のみ又ははんだ６１５の一部のみが槽６２０に浸されるように、チップ６００の浸漬深さが制御され得る。次いで、６３０にて、チップ６００が溶融槽６２０から取り去られ得る。一部の実施形態において、チップ６００の取去りは、制御された速さで行われ得る。
６２５ではんだ６１５を槽６２０に浸すことにより、溶融されたＬＴＳ合金がはんだ６１５を濡らすことができ、これが、槽６２０内の溶融ＬＴＳ合金の強力な表面張力及び湿潤力によって、ハイブリッドＬＴＳ／ＳＡＣ合金の形成をもたらし得る。槽６２０は、相対的に低い融点を持った、溶融されたＬＴＳ合金又はその他の合金であるので、槽６２０内にＳＡＣを浸すことは、ＳＡＣに溶融又はその他の変形をさせないようにし得る。故に、チップ６００は、ハイブリッドＬＴＳ／ＳＡＣ合金を有した複数のバンプ又はインターコネクト６３５を有し得る。
図７は、例えばＳＡＣなどの相対的に高い融点を持つ合金と、例えばＳｎＢｉなどの相対的に低い融点を持つＬＴＳ合金との組み合わせを有するインターコネクトを生成するためのプロセスの他の一例を示している。図７のプロセスも、図６のプロセスと同様に、チップ・ツー・チップ取付けプロセス用のＳＡＣ／ＬＴＳハイブリッド構造を有するインターコネクトを生成するために使用され得る。
図６と同様に、図７は、はんだ７１５がその上に置かれた複数のバンプ７１０を備えた、ダイ７０５を含んだチップ７００を含み得る。チップ７００、ダイ７０５、バンプ７１０、及びはんだ７１５は、それぞれ、チップ６００、ダイ６０５、バンプ６１０、及びはんだ６１５と同様とし得る。実施形態において、はんだ７１５は、例えばＳＡＣといった相対的に高い融点を持つ合金を有し得る。
例えば図６に関して示したように溶融ＬＴＳの槽にはんだ７１５を浸漬させるのではなく、７２５にて示すように、スタンパ７２２を用いて、バンプ７１０（具体的には、はんだ７１５）上にＬＴＳ７２０がスタンプされ得る。スタンパ７２２がＬＴＳ７２０を塗布することは、インターコネクト６３５に関して上述したようなハイブリッドＬＴＳ／ＳＡＣ合金を有するバンプ又はインターコネクト７３５をもたらし得る。
図４乃至７の実施形態は、多様な利点を示し得る。例えば、ハイブリッドＬＴＳ／ＳＡＣ合金を有するインターコネクトに関する比較的低い融点により、低温でのリフロープロセス又は低温での熱圧着（ＴＣＢ）プロセスが、ＦＬＩ又はＬＭＩに適用され得る。比較的低い温度でのリフロー又は接合のプロセスにより、チップ取付け後のパッケージ反り及びＴＣＢプロセス運転率が改善され得る。さらに、ＬＭＩプロセスでは、ＬＴＳ合金が比較的低い温度で溶融することにより、その場（ｉｎ−ｓｉｔｕ）エポキシＴＣＢプロセスにおけるシリカ粒子取り込みが改善され得る。ＬＴＳ合金が、例えばチップの銅パッドなど、チップのパッドを濡らし、これが、その場エポキシＴＣＢプロセスのエポキシが硬化される前にパッドからシリカ粒子を遠ざけ、それにより、高温でのシリカ粒子の移動が制限され得る。
図８は、例えば図２のインターコネクト２００などのインターコネクトを形成するための一般化したプロセスを示している。具体的には、８００にて、例えば基板２２５などの基板上に、例えばＳｎＢｉなどのＬＴＳ合金といった、相対的に低い融点を持つ合金が置かれ得る。具体的には、例えばパッド２１５などの基板のパッド上に、ＬＴＳ合金が置かれ得る。
次に、８０５にて、例えばＳＡＣといった相対的に高い融点を持つ合金が基板上に置かれ得る。具体的には、基板のパッド上にこの合金が置かれ得る。一部の実施形態において、要素８００及び８０５は、事前に混ぜられて、実質的に同時に基板上に置かれてもよい。一部の実施形態において、この合金は、８００で基板上にＬＴＳを置くことに先立って、８０５で基板上に置かれてもよい。実施形態において、８００で置かれるＬＴＳ合金及び８０５で置かれるＳＡＣは、インターコネクト２００のはんだペースト２１０とし得る。
次に、８１０にて、ＬＴＳ合金及びＳＡＣの上に、例えばはんだボール２０５などのはんだボールが置かれる。最後に、８１５にて、リフロープロセスが行われ得る。上述のように、リフロープロセスは、成形コンパウンド押出しプロセスの結果として行われてもよい。一部の実施形態において、リフロープロセスは、ＬＴＳ合金の融点若しくはその上の温度であるがＳＡＣの融点よりも下の温度で行われ得る。結果として、例えばインターコネクト２００といった、形成されるインターコネクトは、基板から測定して、何らかの旧来のインターコネクトのｚ高さよりも高いｚ高さを有し得る。
理解されるように、図４乃至８に関して上述したプロセスは、例えばインターコネクト２００などのインターコネクトがどのようにして形成され得るかの単なる例である。他の実施形態において、追加的又は代替的なプロセスが実行されてもよい。
本開示の実施形態は、所望のように構成するのに適した如何なるハードウェア及び／又はソフトウェアを用いてシステムに実装されてもよい。図９は、本発明の一実装例に従ったコンピューティング装置９００を模式的に示している。コンピューティング装置９００は、例えばマザーボード９０２などのボードを収容し得る。マザーボード９０２は、以下に限られないがプロセッサ９０４及び少なくとも１つの通信チップ９０６を含む多数のコンポーネントを含み得る。プロセッサ９０４は、マザーボード９０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ９０６もマザーボード９０２に物理的且つ電気的に結合され得る。更なる実装例において、通信チップ９０６はプロセッサ９０４の一部であってもよい。一部の実施形態において、通信チップ９０６、プロセッサ９０４、又はコンピューティング装置９００のその他のコンポーネントのうちの１つ以上は、インターコネクト２００又は図４乃至８に関して上述したプロセスのうちの１つ以上を用いて形成されたその他のインターコネクトなどの、インターコネクトを用いて互いに結合され得る。
コンピューティング装置９００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、マザーボード９０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）９２０）、不揮発性メモリ（例えば、読み出し専用メモリ（ＲＯＭ）９２４）、フラッシュメモリ９２２、グラフィックスプロセッサ９３０、デジタル信号プロセッサ（図示せず）、暗号プロセッサ（図示せず）、チップセット９２６、アンテナ９２８、ディスプレイ（図示せず）、タッチスクリーンディスプレイ９３２、タッチスクリーンコントローラ９４６、バッテリー９３６、オーディオコーデック（図示せず）、ビデオコーディック（図示せず）、電力増幅器（ＡＭＰ）９４１、グローバル・ポジショニング・システム（ＧＰＳ）デバイス９４０、方位計９４２、加速度計（図示せず）、ジャイロスコープ（図示せず）、スピーカ９５０、カメラ９５２、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）（図示せず）を含み得る。図９には示されていない更なるコンポーネントは、マイクロフォン、フィルタ、発振器、圧力センサ、又は無線周波数識別（ＲＦＩＤ）チップを含み得る。
通信チップ９０６は、コンピューティング装置９００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ９０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、ＷｉＦｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５補正）を含むＩＥＥＥ規格、ロングタームエボリューション（ＬＴＥ）プロジェクト及びその補正、更新及び／又は改正（例えば、アドバンストＬＴＥプロジェクト）、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（“３ＧＰＰ２”とも呼ばれている）、等々）を含む。ＩＥＥＥ８０２．１６準拠のブロードバンドワイヤレスアクセス（ＢＷＡ）ネットワークは一般にＷｉＭＡＸネットワーク（ＷｉＭＡＸはワールドワイド・インターオペラビリティ・フォー・マイクロウェイブ・アクセスを表す頭文字である）と呼ばれており、これは、ＩＥＥＥ８０２．１６規格の適合性・相互運用性試験を合格した製品の証明マークとなっている。通信チップ９０６は、グローバル・システム・フォー・モバイル・コミュニケーション（ＧＳＭ）、ジェネラル・パケット・ラジオ・サービス（ＧＰＲＳ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ハイ・スピード・パケット・アクセス（ＨＳＰＡ）、エボルブドＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してもよい。通信チップ９０６は、エンハンスト・データレート・フォー・ＧＳＭエボリューション（ＥＤＧＥ）、ＧＳＭ ＥＤＧＥラジオ・アクセス・ネットワーク（ＧＥＲＡＮ）、ユニバーサル・テレストリアル・ラジオ・アクセス・ネットワーク（ＵＴＲＡＮ）、又はエボルブドＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ９０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル・エンハンスト・コードレス・テレコミュニケーションズ（ＤＥＣＴ）、エボリューション・データ・オプティマイズド（ＥＶ−ＤＯ）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルに従って動作してもよい。通信チップ９０６は、他の実施形態において、その他の無線プロトコルに従って動作してもよい。
コンピューティング装置９００は複数の通信チップ９０６を含み得る。例えば、第１の通信チップ９０６は、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ９０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
コンピューティング装置９００のプロセッサ９０４は、パッケージ内のダイを含み得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
様々な実装例において、コンピューティング装置９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。更なる実装例において、コンピューティング装置９００は、例えば、一体型のファックス装置又は印刷装置などの一体型装置といった、データを処理するその他の如何なる電子装置であってもよい。
例
例１は、パッドが上に配設された基板と、前記パッドと結合されたはんだボールであり、錫、銀、及び銅の合金を含んだはんだボールと、概して前記パッドと前記はんだボールとの間に位置するはんだペーストであり、前記合金と、前記合金の融点以下の融点を持つ低温はんだ（ＬＴＳ）と、を含んだはんだペーストと、を有する装置を含み得る。
例２は、前記パッドが、銅を有し、且つニッケル、パラジウム、金、銅、又ははんだ付け可能な有機防腐剤の表面仕上げを有する、例１の装置を含み得る。
例３は、前記合金が鉛フリー合金である、例１の装置を含み得る。
例４は、前記ＬＴＳがインジウム又はビスマスを含む、例１の装置を含み得る。
例５は、前記はんだペーストが、略同量で前記合金及び前記ＬＴＳを有する、例１の装置を含み得る。
例６は、前記基板と結合された成形コンパウンドであり、前記はんだボール及び前記はんだペーストに概して横方向で隣接して且つ前記はんだボール及び前記はんだペーストを概して取り囲んで配設された成形コンパウンド、を更に有する例１乃至５の何れかの装置を含み得る。
例７は、前記はんだペーストと前記基板との間に置かれた金属間化合物（ＩＭＣ）、を更に有する例１乃至５の何れかの装置を含み得る。
例８は、前記ＩＭＣが、ニッケル、銅、錫、ビスマス、又はこれらの合金を含む、例７の装置を含み得る。
例９は、前記合金がおよそ１８０℃とおよそ２８０℃との間の融点を持つ、例１乃至５の何れかの装置を含み得る。
例１０は、前記はんだペーストが１７５℃以上の融点を持つ、例９の装置を含み得る。
例１１は、基板のパッド上にはんだペーストを配置し、前記はんだペーストは、２１７℃以下の融点を持つ低温はんだ（ＬＴＳ）と、錫、銀、及び銅の合金とを含み、前記はんだペーストが前記パッドとはんだボールとの間に置かれるように、前記はんだペースト上に、前記合金を含んだはんだボールを位置付け、且つ前記ＬＴＳの融点よりも上且つ前記合金の融点よりも下の温度でリフロープロセスを実行する、ことを有する方法を含み得る。
例１２は、前記ＬＴＳがインジウム又はビスマスを含む、例１１の方法を含み得る。
例１３は、前記合金の融点がおよそ１８０℃とおよそ２８０℃との間である、例１１の方法を含み得る。
例１４は、前記低温リフロープロセス中に、前記はんだボールと前記パッドとの間に、前記パッドに直に隣接して金属間化合物（ＩＭＣ）を形成する、ことを更に有する例１１乃至１３の何れかの方法を含み得る。
例１５は、前記パッドが銅を有する、例１１乃至１３の何れかの方法を含み得る。
例１６は、第１の面及び第２の面を持つ基板、前記第１の面上にマウントされたダイ、並びに前記基板の前記第１の面上に配設されたパッドと、前記基板の前記第１の面と結合された成形コンパウンドであり、前記パッドの上にモールド貫通ビアを有する成形コンパウンドと、前記モールド貫通ビアの中に位置付けられ且つ前記パッドと結合されたはんだジョイントであり、当該はんだジョイントは、鉛フリー合金を有するはんだボールと、概して前記基板と前記はんだボールとの間に位置するはんだペーストであり、概して同量で、前記鉛フリー合金と、１７５℃以下の融点を持つ低温はんだ（ＬＴＳ）と、を含んだはんだペーストとを有し、当該はんだジョイントは、前記ダイの電気信号を送るように構成されている、はんだジョイントと、を有する装置を含み得る。
例１７は、前記鉛フリー合金が、錫、銀、及び銅を含む、例１６の装置を含み得る。
例１８は、前記ＬＴＳがインジウム又はビスマスを含む、例１６の装置を含み得る。
例１９は、前記鉛フリー合金が２１７℃の融点を持つ、例１６乃至１８の何れかの装置を含み得る。
例２０は、前記はんだペーストが、１７５℃よりも高い融点を持つ、例１９の装置を含み得る。
例２１は、前記パッドが、ニッケル、パラジウム、金、銅、又ははんだ付け可能な有機防腐剤の表面仕上げを備えた銅を有する、例１６乃至１８の何れかの装置を含み得る。
例２２は、命令を有する１つ以上の非一時的なコンピュータ読み取り可能媒体であって、コンピューティング装置の１つ以上のプロセッサによる前記命令の実行を受けて、前記命令が、該コンピューティング装置に、例１１乃至１５の何れかの方法を実行させる、１つ以上の非一時的なコンピュータ読み取り可能媒体を含み得る。
様々な実施形態は、以上では論理積（及び）形態で記述された実施形態の選言的（又は）実施形態を含め（例えば、“及び”は“及び／又は”であってもよい）、上述の実施形態の好適な組み合わせを含み得る。また、一部の実施形態は、実行されるときに上述の実施形態のうちの何れかのアクションを生じさせる命令を格納して有する１つ以上の製造品（例えば、非一時的なコンピュータ読み取り可能媒体）を含み得る。さらには、一部の実施形態は、上述の実施形態の様々な操作を実行するのに好適な手段を有する装置又はシステムを含み得る。
本発明の例示した実装例の以上の説明は、要約書に記載した事項も含めて、網羅的であることや、本発明を開示そのままの形態に限定することを意図したものではない。本発明の具体的な実装例及びその例が例示目的でここに記載されているが、当業者が認識するように、本発明の範囲内で様々な均等な変更が可能である。
そのような変更は、以上の詳細な説明を踏まえて、本発明に対して為され得るものである。請求項中で使用される用語は、本発明を明細書及び特許請求の範囲にて開示された具体的な実装形態に限定するように解釈されるべきでない。むしろ、本発明の範囲はもっぱら、確立されたクレーム解釈の原則に則って解釈される以下の請求項によって決定されるものである。

Claims (21)

  1. パッドが上に配設された基板と、
    前記パッドと結合されたはんだボールであり、錫、銀、及び銅の合金を含んだはんだボールと、
    概して前記パッドと前記はんだボールとの間に位置するはんだペーストであり、前記合金と、前記合金の融点以下の融点を持つ低温はんだ（ＬＴＳ）と、を含んだはんだペーストと、
    を有する装置。
  2. 前記パッドは、銅を有し、且つニッケル、パラジウム、金、銅、又ははんだ付け可能な有機防腐剤の表面仕上げを有する、請求項１に記載の装置。
  3. 前記合金は鉛フリー合金である、請求項１に記載の装置。
  4. 前記ＬＴＳはインジウム又はビスマスを含む、請求項１に記載の装置。
  5. 前記はんだペーストは、略同量で前記合金及び前記ＬＴＳを有する、請求項１に記載の装置。
  6. 前記基板と結合された成形コンパウンドであり、前記はんだボール及び前記はんだペーストに概して横方向で隣接して且つ前記はんだボール及び前記はんだペーストを概して取り囲んで配設された成形コンパウンド、
    を更に有する請求項１乃至５の何れかに記載の装置。
  7. 前記はんだペーストと前記基板との間に置かれた金属間化合物（ＩＭＣ）、を更に有する請求項１乃至５の何れかに記載の装置。
  8. 前記ＩＭＣは、ニッケル、銅、錫、ビスマス、又はこれらの合金を含む、請求項７に記載の装置。
  9. 前記合金は、およそ１８０℃とおよそ２８０℃との間の融点を持つ、請求項１乃至５の何れかに記載の装置。
  10. 前記はんだペーストは、１７５℃以上の融点を持つ、請求項９に記載の装置。
  11. 基板のパッド上にはんだペーストを配置し、前記はんだペーストは、２１７℃以下の融点を持つ低温はんだ（ＬＴＳ）と、錫、銀、及び銅の合金とを含み、
    前記はんだペーストが前記パッドとはんだボールとの間に置かれるように、前記はんだペースト上に、前記合金を含んだはんだボールを位置付け、且つ
    前記ＬＴＳの融点よりも上且つ前記合金の融点よりも下の温度でリフロープロセスを実行する、
    ことを有する方法。
  12. 前記ＬＴＳはインジウム又はビスマスを含む、請求項１１に記載の方法。
  13. 前記合金の融点は、およそ１８０℃とおよそ２８０℃との間である、請求項１１に記載の方法。
  14. 前記リフロープロセス中に、前記はんだボールと前記パッドとの間に、前記パッドに直に隣接して金属間化合物（ＩＭＣ）を形成する、ことを更に有する請求項１１乃至１３の何れかに記載の方法。
  15. 前記パッドは銅を有する、請求項１１乃至１３の何れかに記載の方法。
  16. 第１の面及び第２の面を持つ基板、前記第１の面上にマウントされたダイ、並びに前記基板の前記第１の面上に配設されたパッドと、
    前記基板の前記第１の面と結合された成形コンパウンドであり、前記パッドの上にモールド貫通ビアを有する成形コンパウンドと、
    前記モールド貫通ビアの中に位置付けられ且つ前記パッドと結合されたはんだジョイントであり、当該はんだジョイントは、
    鉛フリー合金を有するはんだボールと、
    概して前記基板と前記はんだボールとの間に位置するはんだペーストであり、概して同量で、前記鉛フリー合金と、１７５℃以下の融点を持つ低温はんだ（ＬＴＳ）と、を含んだはんだペーストと
    を有し、当該はんだジョイントは、前記ダイの電気信号を送るように構成されている、はんだジョイントと、
    を有する装置。
  17. 前記鉛フリー合金は、錫、銀、及び銅を含む、請求項１６に記載の装置。
  18. 前記ＬＴＳはインジウム又はビスマスを含む、請求項１６に記載の装置。
  19. 前記鉛フリー合金は、２１７℃の融点を持つ、請求項１６乃至１８の何れかに記載の装置。
  20. 前記はんだペーストは、１７５℃よりも高い融点を持つ、請求項１９に記載の装置。
  21. 前記パッドは、ニッケル、パラジウム、金、銅、又ははんだ付け可能な有機防腐剤の表面仕上げを備えた銅を有する、請求項１６乃至１８の何れかに記載の装置。
JP2016554385A 2014-03-27 2014-03-27 低温取付けのためのハイブリッドインターコネクト Pending JP2017508293A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032084 WO2015147844A1 (en) 2014-03-27 2014-03-27 Hybrid interconnect for low temperature attach

Publications (1)

Publication Number Publication Date
JP2017508293A true JP2017508293A (ja) 2017-03-23

Family

ID=54196160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016554385A Pending JP2017508293A (ja) 2014-03-27 2014-03-27 低温取付けのためのハイブリッドインターコネクト

Country Status (7)

Country Link
US (1) US20160260679A1 (ja)
JP (1) JP2017508293A (ja)
KR (1) KR20160113686A (ja)
CN (1) CN106030783B (ja)
DE (1) DE112014006271B4 (ja)
GB (1) GB2540060B (ja)
WO (1) WO2015147844A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157787A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN117677074A (zh) * 2023-12-29 2024-03-08 立臻电子科技(昆山)有限公司 多层电路板焊接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076605A (ja) * 2000-06-12 2002-03-15 Hitachi Ltd 半導体モジュール及び半導体装置を接続した回路基板
JP2004167569A (ja) * 2002-11-20 2004-06-17 Harima Chem Inc 無鉛はんだペースト組成物およびはんだ付け方法
JP2006054360A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置とその製造方法
JP2013004865A (ja) * 2011-06-20 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
KR100398716B1 (ko) 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP4939891B2 (ja) * 2006-10-06 2012-05-30 株式会社日立製作所 電子装置
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US8232643B2 (en) * 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076605A (ja) * 2000-06-12 2002-03-15 Hitachi Ltd 半導体モジュール及び半導体装置を接続した回路基板
JP2004167569A (ja) * 2002-11-20 2004-06-17 Harima Chem Inc 無鉛はんだペースト組成物およびはんだ付け方法
JP2006054360A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置とその製造方法
JP2013004865A (ja) * 2011-06-20 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
DE112014006271T5 (de) 2016-12-01
GB201614555D0 (en) 2016-10-12
GB2540060B (en) 2019-02-13
KR20160113686A (ko) 2016-09-30
US20160260679A1 (en) 2016-09-08
WO2015147844A1 (en) 2015-10-01
CN106030783B (zh) 2019-06-18
CN106030783A (zh) 2016-10-12
DE112014006271B4 (de) 2023-03-09
GB2540060A (en) 2017-01-04

Similar Documents

Publication Publication Date Title
US20240030086A1 (en) Bga stim package architecture for high performance systems
US9257405B2 (en) Multi-solder techniques and configurations for integrated circuit package assembly
US10128225B2 (en) Interconnect structures with polymer core
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
TWI620303B (zh) 低成本封裝體翹曲解決方案
EP3198637B1 (en) Integrated circuit die having backside passive components and methods associated therewith
US8920934B2 (en) Hybrid solder and filled paste in microelectronic packaging
US9831206B2 (en) LPS solder paste based low cost fine pitch pop interconnect solutions
US20150318236A1 (en) Integrated circuit package substrate
US9685388B2 (en) Picture frame stiffeners for microelectronic packages
JP2016529716A (ja) パッケージオンパッケージ積層マイクロ電子構造体
KR102108608B1 (ko) 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
US10622333B2 (en) Microelectronic packages with high integration microelectronic dice stack
US20170179099A1 (en) Package with dielectric or anisotropic conductive (acf) buildup layer
US20180041003A1 (en) Chip on chip (coc) package with interposer
JP2017508293A (ja) 低温取付けのためのハイブリッドインターコネクト
US11804420B2 (en) Core-shell particles for magnetic packaging
US10573622B2 (en) Methods of forming joint structures for surface mount packages
US20190104610A1 (en) Substrate architecture for solder joint reliabilty in microelectronic package structures and methods of forming the same
WO2018063228A1 (en) Methods of utilizing low temperature solder assisted mounting techniques for package structures
KR20140067694A (ko) 반도체 패키지용 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108