JP2005228771A

JP2005228771A - 基板搬送方法、及びその装置

Info

Publication number: JP2005228771A
Application number: JP2004033041A
Authority: JP
Inventors: Yasuyoshi Kitazawa; 保良北澤
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 2004-02-10
Filing date: 2004-02-10
Publication date: 2005-08-25

Abstract

【課題】
基板の製品仕掛り時間（ＴＡＴ）を短縮させることである。
【解決手段】
周回コンベア装置Ｋの周囲に、基板Ｗに施す処理の工程順に各処理装置Ａ〜Ｅを配設すると共に、前記周回コンベア装置Ｋと前記各処理装置Ａ〜Ｅとの間に、両者の間で基板Ｗの受渡しを行うための基板受渡し装置Ｇa,Ｇb を配設し、前記周回コンベア装置ＫによりパレットＰに収納されて１枚ずつ搬送される基板Ｗを、各処理装置Ａ〜Ｅに受け渡して所定の処理をさせ、各処理装置Ａ〜Ｅで処理された基板Ｗを基板受渡し装置Ｇa,Ｇb によって周回コンベア装置Ｋに待機している空のパレットＰに受け渡して、後工程の処理装置Ａ〜Ｅに搬送する。
【選択図】図１

Description

本発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法、及び装置に関するものである。

基板に成形される半導体素子は、連続した異なる複数の工程を一工程群とした場合に、同一又は近似の複数の工程群を経て多層となって基板に成形されるものが多い。

例えば、図１１に示される基板Ｗでは、洗浄装置Ａによって基板Ｗの表面を洗浄した後、ＣＶＤ装置Ｂにより、その表面に酸化膜５１を形成する。その後、フォト装置Ｃによって、前記酸化膜５１に感光剤５２を塗布し、露光パターンに従って露光し、現像する。次に、エッチング装置Ｄによって露光パターン以外の部分を溶かし、更に、感光剤５２を取り除く。これにより、基板Ｗの表面に、第１層の半導体素子が成形される。ある種の基板Ｗでは、その表面に半導体素子が多層に亘って成形されるものがあり、また、各層の成形工程も、図１１に示されるものとは異なる場合もある。

このため、図１２に示されるように、半導体素子の各層を成形する複数の工程群のうち、同一又は近似の工程を処理する複数の処理装置Ａ〜Ｄを並列状態で配置したり、或いは並列状態で配置したものを対向配置させ、各層において同一又は近似の処理を行う「ベイ」と称される処理装置群をまとめて１箇所に配置させ、各層の工程数に対応する複数の「ベイ」を異なる場所に設置して行われている（例えば、特許文献１参照）。

そして、基板の搬送に関しては、多数枚の基板がカセットに収納された状態で行われ、全ての工程において、カセットに収納された多数枚の基板はまとめて同一処理（バッチ処理）が行われる。各ベイ間における基板群（カセットに収納された多数枚の基板を意味する）の移動は、各ベイ間を結ぶ専用の搬送車５３によって行われる。基板に半導体素子を多層にして成形するには、基板群は、各層毎に相前後する工程の各ベイ間を何回も往復することとなる。なお、図１２において、５４は、カセットを仮置きするためのストッカである。

このように、上記した「ベイ方式」は、多数枚の基板をまとめて各工程毎にバッチ処理するために、製造ラインに基板を投入してから、全工程の処理を終えて完成品（製品）となるまでに要する製造ライン内での全待機時間を含んだ時間（製品仕掛り時間Ｔ₁₂）は、相当に長くなる（図８参照）。この結果、製造ライン内に多数の仕掛り品（製造途中の未完成品）が在庫状態となって製造ライン内に滞留するため、受注後から起算して発注主に完成品を納入できるまでの期間であるリードタイム（納期）が長くなる。このため、短納期の製品の製造には不適である。また、製品仕掛り時間Ｔ₁₂が長いことは、製品として計上できずに、製造ライン内に恰も在庫のように滞留している未完成品の数（仕掛り在庫）が多いために、経営面からは投下資本の回転率（回収率）が悪くなる。更に、近時では、基板も大きくなり、それに伴って高価になるため、上記の問題は一層、顕著になっている。なお、「製品仕掛り時間」及び「仕掛り在庫」は、それぞれ「ＴＡＴ（Turn Around Time）」、「ＷＩＰ（Work-in-process)」と称されており、前者の略称「ＴＡＴ」は、以下の説明で使用する。
特開２００２−２６１０６号公報

本発明は、半導体製造装置において、基板の製品仕掛り時間（ＴＡＴ）が短くなるようにすることを課題としている。

上記課題を解決するための請求項１の発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、各処理装置とコンベア装置との間に配設された基板受渡し装置によって、前記コンベア装置で１枚ずつ搬送される基板を各処理装置に受け渡し、各処理装置で処理された基板を前記基板受渡し装置によってコンベア装置に受け渡して後工程の処理装置に搬送することを特徴としている。

この発明により、後述の請求項２とほぼ同一の作用効果が奏される。

請求項２の発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する装置であって、各処理装置の配列方向に沿って配設され、基板を１枚ずつ搬送するためのコンベア装置と、前記コンベア装置と各処理装置との間に配設され、両者の間で基板の受渡しを行うための基板受渡し装置とを備え、前記各処理装置で処理された基板を、前記コンベア装置によって後工程の処理装置に搬送することを特徴としている。

工程順に配置された処理装置群に沿って基板を１枚ずつ流して、多工程の処理を行う方式であるので、製品仕掛り時間が短くなる。このため、多数枚の基板をまとめて同一処理を行った後に、次の処理を同様にまとめて行う「ベイ方式」に比較して、前記製品仕掛り時間（ＴＡＴ）が著しく短くなると共に、製造ライン内に仕掛り品（未完成品）となって滞留する基板の数も激減されるため、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。この結果、上記した基板搬送方法に特徴を有する半導体の製造方法を経営面から見ると、投下資本の回収（回転）がはやくなって、資本回転率（回収率）が高まる。

請求項３の発明は、請求項２の発明を前提として、前記基板は、パレットに収容された状態で搬送されることを特徴としている。基板が、コンベア装置に直接載置された状態で搬送されると、基板におけるコンベア装置の接触面が汚染したり、損傷したりするおそれがあるが、この発明では、基板はパレットに収容されているため、そのようなおそれがない。

請求項４の発明は、請求項２又は３の発明を前提として、コンベア装置における処理装置の直下流側には、前記処理装置による処理が終了した基板を、一時保管するための基板保管装置が配設されていることを特徴としている。後工程の処理装置の故障や保守点検等により、基板を後工程に搬送することができなくなっても、処理途中（それより上流側の工程の処理が終了したものをいう）の基板を、基板保管装置に一時保管しておくことにより、前工程の処理が終了した基板を、そのままの状態（例えば、処理装置内に収容させたままの状態）で滞留させなくても済む。

請求項５の発明は、請求項２ないし４のいずれかの発明を前提として、前記コンベア装置は周回コンベア装置であって、基板に半導体素子を成形するための各処理装置群は、周回コンベア装置の周囲に配設されていることを特徴としている。この発明では、コンベア装置が周回コンベア装置であり、しかも、各処理装置群がその周囲に配設されている。このため、基板に多層に亘って半導体素子を成形するために、多数の処理装置を配設しなければならない場合であっても、全体の設置面積を小さくすることができる。

請求項６の発明は、請求項２ないし５のいずれかの発明を前提として、処理途中の基板に付帯処理を行うために、前記基板を各処理装置間で搬送可能なバイパス搬送装置が配設されていることを特徴としている。このため、処理途中の基板の抜取り検査を行ったり、いずれかの処理装置の故障時に、他の処理装置で代替して処理を施すべく、前記他の処理装置に基板を搬送したりすることができ、基板の処理効率が向上する。

本発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、各処理装置とコンベア装置との間に配設された基板受渡し装置によって、前記コンベア装置で１枚ずつ搬送される基板を各処理装置に受け渡し、各処理装置で処理された基板を前記基板受渡し装置によってコンベア装置に受け渡して後工程の処理装置に搬送することを特徴としている。即ち、工程順に配置された処理装置群に沿って基板を１枚ずつ流して、多工程の処理を行う方式であるので、製品仕掛り時間（ＴＡＴ）が短くなると共に、製造ライン内に仕掛り品（未完成品）となって滞留する基板の数も激減されるため、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。

以下、本発明の最良実施例を挙げて、本発明を更に詳細に説明する。図１は第１実施例の半導体製造装置Ｕ₁の全体平面図、図２はパレットＰの斜視図、図３は洗浄装置Ａに対する基板搬出位置ＲａにパレットＰが配置された状態の平面図、図４は基板受渡し装置Ｇａの拡大平面図、図５は周回コンベア装置Ｋの側面断面図、図６は同じく正面断面図である。

最初に、半導体製造装置Ｕ₁の全体構成について説明する。図１に示されるように、この半導体製造装置Ｕ₁は、平面視においてコーナー部が、緩やかな円弧形状となった周回コンベア装置Ｋの周囲に、基板Ｗの処理工程順に配設された各処理装置（洗浄装置Ａ、ＣＶＤ装置Ｂ、フォト装置Ｃ、エッチング装置Ｄ、検査装置Ｅ）と、処理前後の基板Ｗを保管するための基板保管庫Ｆとから構成されている。そして、周回コンベア装置Ｋと各処理装置Ａ〜Ｅ及び基板保管庫Ｆとの間には、両者の間で基板Ｗの受渡しを行うための基板受渡し装置Ｇa,Ｇb が配設されている。また、周回コンベア装置Ｋの内側で各処理装置Ａ〜Ｅと対応する位置に、基板Ｗの一時保管装置Ｌが配設されている。上記した周回コンベア装置Ｋと各基板受渡し装置Ｇa,Ｇb とにより、基板搬送装置Ｓが構成されている。

本実施例の基板搬送装置Ｓでは、基板Ｗは、周回コンベア装置Ｋにより、１枚ずつパレットＰに収納された状態で搬送される。このパレットＰは、周回コンベア装置Ｋの作用により搬送（前進）されると共に、各処理装置Ａ〜Ｅと対応する位置で停止される。そして、それらに対応して配設された基板受渡し装置Ｇa,Ｇb によって、パレットＰから基板Ｗが搬出され、各処理装置Ａ〜Ｅに搬入される。各処理装置Ａ〜Ｅでの処理が終了した基板Ｗは、再び、基板受渡し装置Ｇa,Ｇb によって各処理装置Ａ〜Ｅから搬出され、周回コンベア装置Ｋ上に待機している空のパレットＰ（基板Ｗが収納されていないパレットＰ）に搬入され、下流側に搬送される。以降、パレットＰから基板Ｗが搬出される位置を「基板搬出位置Ｒａ」と記載し、空のパレットＰに基板Ｗが搬入される位置を「基板搬入位置Ｒｂ」と記載する。各処理装置Ａ〜Ｅにおいて、上記した工程が順次行われることにより、前記基板Ｗに所定の処理が施され、基板保管庫Ｆに収納される。図１において、基板Ｗの処理の流れ（動線）を矢印で示す。

最初に、パレットＰについて説明する。図２に示されるように、本実施例のパレットＰは、樹脂又は樹脂と金属との複合材より成る。このパレットＰを構成するパレット本体１は、基板Ｗを１枚だけ収納可能な直方体枠状であり、前記基板Ｗを搬入出させるために一側面（基板受渡し装置Ｇa,Ｇb と相対向する面）が開口されて、搬入出開口１ａが形成されている。前記パレット本体１の両側及び上下の各面には、縦板２と横板３とから成る３本の補強板が、所定間隔をおいて周設されている。同様に、パレット本体１の上下の各面及び背面のほぼ中央部には、縦板４と横板５とから成り、前記各補強板と直交する別の補強板が設けられている。そして、両側面に設けられた各縦板２どうしの同一高さ位置には、各支持ワイヤ６が張力付与状態で取付けられている。パレットＰに搬入された基板Ｗは、各支持ワイヤ６によって支持される。なお、図２における矢印は、基板Ｗの搬入出方向Ｑを示している。

周回コンベア装置Ｋについて説明する。図３に示されるように、本実施例の周回コンベア装置Ｋは、動力式のローラコンベアである。即ち、内外の各装置枠７，８の間に、所定間隔で平行に並べられた多数本の基板搬送ローラ９が、回転自在にして取付けられている。前記内外の各装置枠７，８の間隔は、パレットＰの奥行方向（長手方向）の長さよりも少し広く、各パレットＰは、それらの搬入出開口１ａを、外側（外周側）の装置枠８に相対向させた状態で配置される。各基板搬送ローラ９の一端部は、内側（内周側）の装置枠７から突出されていて、それぞれ鎖歯車１１が装着されている。各鎖歯車１１には、鎖１２が掛止されている。このため、駆動モータＭを作動させて鎖歯車１１を駆動回転させると、鎖１２を介して全ての鎖歯車１１が駆動回転される。この結果、各基板搬送ローラ９が同一方向に回転され、それらに載置されたパレットＰが搬送（前進）される。前記外側の装置枠８において、基板搬出位置Ｒａ及び基板搬入位置Ｒｂに対応する部分は、基板Ｗを搬入出させるためにそれぞれ切り欠かれていて、各切欠部８a,８b が設けられている。

次に、基板昇降装置Ｈについて説明する。なお、以下に説明する基板昇降装置Ｈとパレット停止装置Ｊは、各処理装置Ａ〜Ｅに対応して配設されていて、しかも、それらの構成は全く同一であるため、ここでは、洗浄装置Ａに対する基板搬出位置Ｒａに配設されている基板昇降装置Ｈとパレット停止装置Ｊについてのみ説明する。この基板昇降装置Ｈは、図４ないし図６に示されるように、パレットＰに収納された基板Ｗを搬出するとき、或いは、空のパレットＰに基板Ｗを搬入するときに、該基板Ｗを支持ワイヤ６から持ち上げた状態で搬入出させるためのものであり、周回コンベア装置Ｋにおける基板搬出位置Ｒａと基板搬入位置Ｒｂとの直下に配設されている。そして、各基板搬送ローラ９どうしの隙間に進入可能な４本の基板昇降アーム１３が、昇降可能に取付けられている。各基板昇降アーム１３の上面には、基板Ｗを支持すると共に、該基板Ｗを搬入出させる際にガイドするための支持ローラ１４が取付けられている。各支持ローラ１４は、基板Ｗの搬入出方向Ｑ（図４参照）と直交する水平方向に沿って設けられた支点軸を中心として回転自在である。

基板Ｗを収納したパレットＰが基板搬出位置Ｒａに配置されたとき、各基板昇降アーム１３が上昇される。そして、各基板搬送ローラ９どうしの隙間から突出し、パレット本体１の底面部からパレットＰ内に進入し、各支持ワイヤ６に支持されている基板Ｗを持ち上げる。これにより、パレットＰに収納されている基板Ｗは、各支持ワイヤ６から離脱され、基板受渡し装置Ｇa,Ｇb によって搬出可能となる。また、空のパレットＰが基板搬入位置Ｒｂに配置されたときにも、各基板昇降アーム１３が上昇される。このため、基板受渡し装置Ｇa,Ｇb によって搬入される基板Ｗは、基板昇降装置Ｈの各支持ローラ１４に支持され、パレットＰの各支持ワイヤ６と干渉するおそれはない。そして、前記基板Ｗの全体がパレットＰ内に搬入されると、各基板昇降アーム１３が下降される。これにより、基板Ｗは各支持ワイヤ６に支持される。

次に、パレット停止装置Ｊについて説明する。図６に示されるように、前述した基板昇降装置Ｈの直下流側には、周回コンベア装置Ｋによって搬送されるパレットＰを基板搬出位置Ｒａで停止させるためのパレット停止装置Ｊが配設されている。このパレット停止装置Ｊは、昇降可能にして取付けられたストッパプレート１５が、基板搬送ローラ９どうしの隙間から突出することにより、搬送されるパレットＰを停止させる構成である。このパレット停止装置Ｊは、周回コンベア装置Ｋの内外の各装置枠７，８の所定位置に取付けられた近接スイッチ（図示せず）によって作動される。これにより、パレットＰは、周回コンベア装置Ｋの基板搬出位置Ｒａに位置決め状態で配置される。

次に、基板受渡し装置Ｇa,Ｇb について説明する。図１に示されるように、各処理装置Ａ〜Ｅと周回コンベア装置Ｋとの間には、それぞれ基板受渡し装置Ｇa,Ｇb が配設されている。この基板受渡し装置Ｇa,Ｇb は、周回コンベア装置Ｋで搬送されるパレットＰ内の基板Ｗを各処理装置Ａ〜Ｅに受け渡し、各処理装置Ａ〜Ｅで処理された基板Ｗを前記基板受渡し装置Ｇa,Ｇb によって周回コンベア装置Ｋに受け渡して後工程の処理装置Ａ〜Ｅに搬送するためのものである。本実施例の半導体製造装置Ｕ₁では、各処理装置Ａ〜Ｅに対応して、２種類の基板受渡し装置Ｇa,Ｇb のうちのいずれかが配設されている。ここで、各処理装置Ａ〜Ｅに対して、いずれの基板受渡し装置Ｇa,Ｇb が使用されるかは、当該処理装置Ａ〜Ｅの構成によって定められる。即ち、洗浄装置Ａ、フォト装置Ｃ及び検査装置Ｅのように、基板Ｗが通常の雰囲気で処理される場合には、引出しアーム１６の前端部に真空吸着装置１６ａが設けられた基板受渡し装置Ｇａが使用され、ＣＶＤ装置Ｂやエッチング装置Ｄのように、基板Ｗが真空の雰囲気で処理される場合には、処理中にそれらの搬入出開口を閉じておく必要があるため、一対の受渡しアーム１７（図１参照）が設けられた基板受渡し装置Ｇｂが使用される。

図３ないし図５に示されるように、各基板受渡し装置Ｇa,Ｇb は、床面に敷設された一対のガイドレール１８にガイドされて、パレットＰの搬送方向に沿って自走可能である。また、それらのベース１９は、水平面内で回転可能である。前記基板受渡し装置Ｇａを構成するベース１９には、基板Ｗを吸着して搬入出するための引出しアーム１６と、搬入出される基板Ｗをガイドするための複数本のガイドローラ２１とが設けられている。前記引出しアーム１６は、例えば、駆動モータ２２によりボールねじ２３を駆動回転させることにより進退される。

このように、パレットＰに収納されて搬送される基板Ｗは、基板搬出位置Ｒａにおいて、いずれかの基板受渡し装置Ｇa,Ｇb によって搬出され、各処理装置Ａ〜Ｅに搬入される。また、各処理装置Ａ〜Ｅによる処理が施された基板Ｗは、いずれかの基板受渡し装置Ｇa,Ｇb によって搬出され、周回コンベア装置Ｋの基板搬入位置Ｒｂに待機している空のパレットＰに搬入される。そして、後工程の処理装置Ａ〜Ｅと対応する基板搬出位置Ｒａまで搬送される。各処理装置Ａ〜Ｅにおいて上記の工程が繰り返されることにより、各処理装置Ａ〜Ｅで所定の処理が施された基板Ｗが搬送される。

次に、基板Ｗの一時保管装置Ｌについて説明する。図１及び図３に示されるように、周回コンベア装置Ｋの内側で、検査装置Ｅを除く各処理装置Ａ〜Ｄと対応する位置には、基板Ｗの一時保管装置Ｌが配設されている。この一時保管装置Ｌは、例えば処理途中の基板Ｗに対して、その後工程の処理装置Ａ〜Ｅの故障或いは保守点検のために、前記基板Ｗを下流側に搬送することが不能となった際に、該基板Ｗを収納したパレットＰを一時的に保管させるためのものである。この一時保管装置Ｌは、多数枚のパレットＰを多段に収納するためのパレット棚部２４と、周回コンベア装置Ｋ上のパレットＰを受け取って、前記パレット棚部２４にパレットＰを搬入出させるためのパレット搬入出装置２５とから成る。前記パレット搬入出装置２５は水平面内で回転自在であり、周回コンベア装置Ｋと対面配置されてパレットＰを搬入出すること、及び、パレット棚部２４と対面配置されてパレットＰを搬入出することが可能である。このため、周回コンベア装置Ｋの基板搬入位置Ｒｂにおける内側の装置枠７の部分には、パレットＰの搬入出ができるように切除されていて、切欠部７ａが形成されている。図３において、パレット棚部２４に搬入出されるパレットＰの処理の流れ（動線）を、一点鎖線の矢印で示す。なお、本実施例の半導体製造装置Ｕ₁では、検査装置Ｅによる検査が終了した基板Ｗはそのまま基板保管庫Ｆに収容されるため、検査装置Ｅに対する一時保管装置Ｌは設けられていない（図１参照）。

次に、基板搬送装置Ｓの作用について説明する。ここで、各処理装置Ａ〜Ｅにおける基板搬送装置Ｓの作用（周回コンベア装置Ｋ上のパレットＰと各処理装置Ａ〜Ｅとの間における基板Ｗの受渡し作用）は、いずれの処理装置Ａ〜Ｅにおいてもほぼ同一なので、本明細書では、洗浄装置Ａにおける基板Ｗの受渡し作用についてのみ説明する。図１に示されるように、前工程の装置から基板搬送車（図示せず）等によって基板保管庫Ｆに搬入された基板Ｗは、基板受渡し装置Ｇａによって１枚だけ搬出され、周回コンベア装置Ｋに待機されている空のパレットＰに収納される。図１において、基板Ｗを収納したパレットＰを実線で示し、空のパレットＰを二点鎖線で示す。この状態で駆動モータＭが作動される。各基板搬送ローラ９が駆動回転され、パレットＰが下流側に搬送される。近接スイッチ（図示せず）の作用により、パレット停止装置Ｊが作動してストッパプレート１５が上昇され、その上端部が、各基板搬送ローラ９どうしの隙間から突出される。これにより、パレットＰは、周回コンベア装置Ｋにおいて洗浄装置Ａと対応する基板搬出位置Ｒａに、位置決めされて停止する。

図４ないし図６に示されるように、パレットＰが基板搬出位置Ｒａで停止すると、基板昇降装置Ｈが作動され、各昇降アーム１３が上昇される。これにより、パレットＰに収納されている基板Ｗは持ち上げられ、各支持ワイヤ６から離脱する。基板受渡し装置Ｇａを構成する引出しアーム１６を前進させ、その前端部を、基板Ｗの先端部の直下に配置させる。真空吸着装置１６ａを作動させて引出しアーム１６と基板Ｗとを吸着させ、そのまま後退させる。パレットＰから引き出された基板Ｗは、基板受渡し装置Ｇａを構成する各ガイドローラ２１に支持されて、ベース１９の上面に配置される。続いて、前記ベース１９が回転され、洗浄装置Ａの搬入開口２６と対向配置される。前記引出しアーム１６が前進され、基板Ｗが、搬入開口２６を介して洗浄装置Ａに搬入される。

図３に示されるように、洗浄装置Ａにより、前記基板Ｗに洗浄処理がされている間に、基板受渡し装置Ｇａは、一対のガイドレール１８にガイドされて移動し、洗浄装置Ａの搬出開口２７と対向配置される。また、パレット停止装置Ｊのストッパプレート１５が下降すると共に駆動モータＭが作動され、前記パレットＰは下流側に搬送され、基板搬入位置Ｒｂで停止される。

洗浄装置Ａにおける処理が終了した基板Ｗは、洗浄装置Ａの搬出開口２７を介して基板受渡し装置Ｇａに受け渡され、周回コンベア装置Ｋにおける基板搬入位置Ｒｂに待機している空のパレットＰに搬入される。このときの基板受渡し装置Ｇａの作用は、パレットＰに収納されていた基板Ｗを搬出するときの逆の工程である。以降、ＣＶＤ装置Ｂ、フォト装置Ｃ、エッチング装置Ｄ、検査装置Ｅにおいて、同様の作用が行われて基板Ｗが搬送され、１枚の基板Ｗに対して順次、所定の処理が施され（枚葉処理）、基板保管庫Ｆに収納される。

次に、上記した基板搬送装置Ｓにおける基板Ｗの処理時間を、従来のベイ方式によるバッチ処理の場合と比較して説明する。図７は、処理途中の基板Ｗが枚葉処理、及びバッチ処理により正常に処理されている場合の基板Ｗの流れを示す模式的なタイムチャートである。なお、図７及び図９は、基板Ｗの正常な流れを理解するための模式的なタイムチャートであるため、前述した実施例の処理工程とは対応しておらず、その工程数を少なくしてある。以下、１枚の基板Ｗを示すときは、符号に添字「₁」〜「ｎ」を付す。なお、各処理装置の処理時間（タクトタイム）は、ほぼ同一となるように設定されている。

本発明に係る枚葉処理においては、各基板（Ｗ₁〜Ｗｎ）は、設定タクトタイムＴ₁で工程（イ）の処理装置に投入されて処理された後に、工程（ロ）の処理装置に投入されて処理される。更に、工程（ロ）の処理装置から取り出された基板Ｗは、工程（ハ）の処理装置に投入されて処理される。このように、基板Ｗが正常に流れている場合（換言すれば、各処理装置に故障が発生しない場合）には、各基板（Ｗ₁〜Ｗｎ）は下流の工程に順次流れて、各工程において、ほぼ同一の設定タクトタイムＴ₁で処理される。

以上のことを、具体的に説明する。本発明の場合、図７に示されるように、１枚目の基板Ｗ₁が工程（イ）に投入されると、該工程（イ）の処理装置によって、基板Ｗ₁に所定の処理が施される。この処理が終了すると、該基板Ｗ₁は、周回コンベア装置Ｋによって搬送され、工程（ロ）の処理装置に投入される。これに伴い、２枚目の基板Ｗ₂が、工程（イ）の処理装置に投入される。このように、本発明では、基板Ｗ₁〜Ｗ₃が、それぞれ１枚ずつ各工程（イ）,(ロ),（ハ）に投入されて処理される（枚葉処理）。これに対して、従来のベイ方式では、多数枚の基板Ｗが、各工程毎にまとめて処理されるため、各工程毎の処理時間は長くなってしまう。しかし、本発明の場合、各基板Ｗ₁〜Ｗ₃のＴＡＴ（Ｔ₂）は、ベイ方式の場合のＴＡＴ（Ｔ₁₂）と比較して、極めて短くなる。また、本発明の各基板Ｗ₁〜Ｗ₃のタクトタイムＴ₁も、ベイ方式のタクトタイムＴ₁₁と比較して、短くなる。

また、図８に示されるグラフは、本発明に係る枚葉処理とバッチ処理との時間に対する基板Ｗの処理枚数の関係を示したものである。この図において、実線２８は、本発明の枚葉処理の場合を示していて、二点鎖線２９は、従来のベイ方式の場合を示している。ただし、本図は、基板Ｗを製造ラインに投入してから完成品として取り出されるまでに要する基板Ｗ１枚当りの総処理時間が、枚葉処理とバッチ処理とで同一であると仮定した場合である。従来のベイ方式では、例えば２０枚の基板Ｗをまとめて処理しているため、そのＴＡＴ（Ｔ₁₂）が経過しなければ、完成品である基板Ｗが得られない。しかし、本発明の場合、１枚ずつ処理する形態であるため、１枚分のＴＡＴ（Ｔ₂)が経過すれば１枚の基板Ｗが生産される。

上記した結果、製造ライン内に仕掛り品（未完成品）となって滞留する基板Ｗ（仕掛り在庫）の数も少なくなり、運転資金が少なくて済む、投下資本に対して回収が短時間で済むので資本回転率が良い等の経理上の利点がある。また、仕掛り在庫の減少により、製造ライン内における基板Ｗの保管スペースが少なくて済むため、クリーンルームの建設費が安価になるという利点がある。特に、近時では、基板Ｗのサイズが大きくなっていて、基板Ｗ１枚当りの単価も高額となっているため、上記したＴＡＴの短縮や仕掛り在庫の減少は、大きな利益を発生させることとなる。更に、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。

次に、特定の処理装置が故障した場合について説明する。図９は、特定の処理装置が一時的に故障した場合の基板Ｗの流れを理解するための模式的なタイムチャートである。工程（ロ）において基板Ｗ₃の処理を終えた後に、工程（ロ）の処理装置が故障した場合であり、故障後においても、数枚（４枚) の基板Ｗ₄〜Ｗ₇は、設定タクトタイムＴ₁で工程（イ）の処理をされ、これに続く数枚（３枚）の基板Ｗ₈〜Ｗ₁₀は、工程（ロ）の処理装置の停止による処理調整のために設定タクトタイムＴ₁よりも長いタクトタイム（Ｔ₁＋β）で処理される。これらの複数枚の基板Ｗ₄〜Ｗ₁₀は、後続の基板（例えば、基板Ｗ₄に対しては基板Ｗ₅）が工程（イ）の処理を終えた後においても、工程（ロ）に投入できないために、工程（イ）と工程（ロ）の間の一時保管装置Ｌに順次搬入されて収納される。

３番目の基板Ｗ₃が工程（ロ）の処理を終えてから停止時間Ｔ₄を経過した後に、工程（ロ）の処理装置が再開すると、一時保管装置Ｌに収納されている複数枚の基板Ｗ₄〜Ｗ₁₀は、先に搬入された基板から順次搬出されて、設定タクトタイムＴ₁で工程（ロ）の処理装置に投入される。そして、最終に設定タクトタイムＴ₁よりも大きなタクトタイム（Ｔ₁＋β）で工程（イ）に投入された基板Ｗ₁₁の次の基板Ｗ₁₂を含んでこれ以降の基板は、順次設定タクトタイムＴ₁で工程（イ）に投入されて、全工程においてスムーズに連続処理される。

図１に示される第１実施例の半導体製造装置Ｕ₁は、基板Ｗに半導体素子を一層だけ成形するための場合である。しかし、この半導体製造装置Ｕ₁は、基板Ｗに半導体素子を多層に亘って成形するものであっても構わない。例えば、図１０に示される第２実施例の半導体製造装置Ｕ₂は、基板に半導体素子を三層に亘って成形する場合である。この実施例の場合、周回コンベア装置Ｋの周囲に、第１ないし第３の各層を成形するための処理装置Ａ〜Ｅが群となって、その工程順に配設されている。即ち、第１処理装置群Ａ₁〜Ｅ₁により、基板Ｗに第１層の成形がなされ、第２処理装置群Ａ₂〜Ｅ₂により、基板Ｗに第２層の成形がなされ、第３処理装置群Ａ₃〜Ｅ₃により、基板Ｗに第３層の成形がなされる。また、最終工程の部分に、第３処理装置群Ａ₃〜Ｅ₃における検査装置Ｅ₃に隣接して、抜取り検査装置３１が配設されている。そして、この実施例の半導体製造装置Ｕ₂では、周回コンベア装置Ｋの内側に、バイパス搬送装置Ｖが配設されている。このバイパス搬送装置Ｖは、周回コンベア装置Ｋの内側に、半導体製造装置Ｕ₂の長手方向に沿って敷設されたバイパス搬送路３２と、前記バイパス搬送路３２に往復移動可能にして装着されたバイパス搬送車３３とを備えている。

前記バイパス搬送車３３により、基板Ｗを、いずれかの処理装置Ａ〜Ｅから他の処理装置Ａ〜Ｅへ搬送することができる。図１０に示される半導体製造装置Ｕ₂の場合では、第１処理装置群のエッチング装置Ｄ₁での処理が終了した基板Ｗが抜き取られ、バイパス搬送車３３によって、抜取り検査装置３１に搬送される。前記抜取り検査装置３１での検査が終了した基板Ｗは、再びバイパス搬送車３３により、周回コンベア装置Ｋとは別の搬送経路を通って、第２処理装置群の洗浄装置Ａ₂に搬送され、以降の処理が施される。また、前記バイパス搬送車３３により、いずれかの処理装置Ａ〜Ｅの故障時に、他の処理装置で代替して処理すべく、基板Ｗを前記他の処理装置に搬送することも可能である。この半導体製造装置Ｕ₂の場合、処理途中の基板Ｗに所定の付帯処理（例えば、抜取り検査等）を施すことができ、基板Ｗの処理効率が向上するという利点がある。このバイパス搬送車３３は、パレットＰに収納したまま基板Ｗを搬送する形態のものであっても、或いは、前記パレットＰから取り出した基板Ｗのみを搬送する形態のものであっても構わない。また、上記した実施例の半導体製造装置Ｕ₂におけるバイパス搬送装置Ｖは、バイパス搬送車３３であるが、例えば、ロボットであっても構わない。

このように、コンベア装置が周回コンベア装置Ｋである場合、その周囲に各処理装置Ａ〜Ｅを配設することができるため、全体の設置面積が小さくなり、クリーンルームの建設費を安価にすることができる。

上記した各実施例において、基板Ｗは、パレットＰに収納された状態で搬送される。もし、前記基板Ｗを、各基板搬送ローラ９に直接載置させた状態で搬送させると、基板Ｗにおける基板搬送ローラ９との接触面が汚染されたり、損傷されたりするおそれがある。しかし、本実施例では、基板ＷがパレットＰに収納されているため、上記した不具合が発生するおそれはない。

本実施例の半導体製造装置Ｕ₁,Ｕ₂では、周回コンベア装置Ｋの周囲に各処理装置Ａ〜Ｅが配設されている。このため、各半導体製造装置Ｕ₁,Ｕ₂が設置されるクリーンルームの敷地面積を少なくすることができる。しかし、このコンベア装置が、周回形状でなく、例えば一直線形状であっても構わない。また、各実施例における周回コンベア装置Ｋは、動力式のローラコンベアである。しかし、別の形態のコンベア装置、例えば、パレットＰが天井に敷設されたコンベアレールから吊り下げられたトロリーによって搬送される形態のコンベア装置や、パレットＰを縦方向に搬送するためのコンベア装置と、同じく横方向に搬送するためのコンベア装置を組み合わせて周回構造にしたものであっても構わない。

第１実施例の半導体製造装置Ｕ₁の全体平面図である。パレットＰの斜視図である。洗浄装置Ａに対する基板搬出位置ＲａにパレットＰが配置された状態の平面図である。基板受渡し装置Ｇａの拡大平面図である。周回コンベア装置Ｋの側面断面図である。同じく正面断面図である。処理途中の基板Ｗが枚葉処理、及びバッチ処理により正常に処理されている場合の基板Ｗの流れを示す模式的なタイムチャートである。本発明に係る枚葉処理とバッチ処理との時間に対する基板Ｗの処理枚数の関係を示す図である。特定の処理装置が故障した場合の基板Ｗの流れを示す模式的なタイムチャートである。第２実施例の半導体製造装置Ｕ₂の全体平面図である。基板Ｗに半導体素子が成形される工程を示す図である。従来のベイ方式による半導体製造装置の全体平面図である。

符号の説明

Ａ：洗浄装置（処理装置）
Ｂ：ＣＶＤ装置（処理装置）
Ｃ：フォト装置（処理装置）
Ｄ：エッチング装置（処理装置）
Ｅ：検査装置（処理装置）
Ｇa,Ｇb ：基板受渡し装置
Ｋ：周回コンベア装置
Ｌ：一時保管装置
Ｐ：パレット
Ｓ：基板搬送装置
Ｕ₁,Ｕ₂：半導体製造装置
Ｖ：バイパス搬送装置
Ｗ：基板

Claims

多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、
各処理装置とコンベア装置との間に配設された基板受渡し装置によって、前記コンベア装置で１枚ずつ搬送される基板を各処理装置に受け渡し、各処理装置で処理された基板を前記基板受渡し装置によってコンベア装置に受け渡して後工程の処理装置に搬送することを特徴とする基板搬送方法。
多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する装置であって、
各処理装置の配列方向に沿って配設され、基板を１枚ずつ搬送するためのコンベア装置と、
前記コンベア装置と各処理装置との間に配設され、両者の間で基板の受渡しを行うための基板受渡し装置とを備え、
前記各処理装置で処理された基板を、前記コンベア装置によって後工程の処理装置に搬送することを特徴とする基板搬送装置。
前記基板は、パレットに収容された状態で搬送されることを特徴とする請求項２に記載の基板搬送装置。
コンベア装置における処理装置の直下流側には、前記処理装置による処理が終了した基板を、一時保管するための基板保管装置が配設されていることを特徴とする請求項２又は３に記載の基板搬送装置。
前記コンベア装置は周回コンベア装置であって、基板に半導体素子を成形するための各処理装置群は、周回コンベア装置の周囲に配設されていることを特徴とする請求項２ないし４のいずれかに記載の基板搬送装置。
処理途中の基板に付帯処理を行うために、前記基板を各処理装置間で搬送可能なバイパス搬送装置が配設されていることを特徴とする請求項２ないし５のいずれかに記載の基板搬送装置。