JP2005203703A - 半導体部品の実装方法および半導体装置 - Google Patents
半導体部品の実装方法および半導体装置 Download PDFInfo
- Publication number
- JP2005203703A JP2005203703A JP2004010768A JP2004010768A JP2005203703A JP 2005203703 A JP2005203703 A JP 2005203703A JP 2004010768 A JP2004010768 A JP 2004010768A JP 2004010768 A JP2004010768 A JP 2004010768A JP 2005203703 A JP2005203703 A JP 2005203703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- substrate
- mounting
- metal pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
【課題】 従来の半導体装置のように、はんだ付けを行う金属パターンに凹溝を形成すると、はんだ付け部内に発生する気泡が抜け易くはなるが、それだけでは、はんだの濡れ性や広がり性のばらつきにより逃げ口をふさがれた気泡が残留して気泡欠陥が生じることがある。特に、板状はんだをはんだ接続部に載置した後にリフロー等により加熱して行うはんだ付けの場合は、逃げ口をふさがれた気泡が発生し易く、凹溝のみで全ての気泡を逃がすことは困難である。
【解決手段】 半導体部品3と基板2上の金属パターン21との間に形成した微小隙間dに溶融はんだを注入した後に、半導体部品3を基板2から離間させて、半導体部品3とはんだ5層との間に空隙を形成し、半導体部品3の基板に対する平面方向の位相を変化させてから、半導体部品3を再度基板2上に実装する実装方法。
【選択図】 図1
【解決手段】 半導体部品3と基板2上の金属パターン21との間に形成した微小隙間dに溶融はんだを注入した後に、半導体部品3を基板2から離間させて、半導体部品3とはんだ5層との間に空隙を形成し、半導体部品3の基板に対する平面方向の位相を変化させてから、半導体部品3を再度基板2上に実装する実装方法。
【選択図】 図1
Description
本発明は、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを充填することにより、半導体部品を基板に実装する半導体部品の実装方法、および基板上の金属パターンに、はんだ付けにて半導体部品を実装して構成される半導体装置に関する。
パワーモジュール製品に使用されるベアチップ状の半導体部品は、基板上の金属パターンにはんだ付けして実装される場合が多い。このはんだ付けによる半導体部品の実装を行う場合には、実装する半導体部品と基板上の金属パターンとの間に微小隙間を形成し、形成した微小隙間に、毛細管現象を利用して溶融はんだを注入して、半導体部品と基板上の金属パターンとの間に溶融はんだを充填する、いわゆる局所はんだ付け方法により実装を行うことがある。
この局所はんだ付け方法によりはんだ付け実装を行う場合、はんだ付け面積の大小や、半導体部品と金属パターンとの間の微小隙間の寸法ばらつきや、はんだ付け部の温度ばらつき等の要因により、はんだ付け部の各所に溶融はんだの濡れ性や広がり性のばらつきが生じ易くなる。
この局所はんだ付け方法によりはんだ付け実装を行う場合、はんだ付け面積の大小や、半導体部品と金属パターンとの間の微小隙間の寸法ばらつきや、はんだ付け部の温度ばらつき等の要因により、はんだ付け部の各所に溶融はんだの濡れ性や広がり性のばらつきが生じ易くなる。
溶融はんだの濡れ性や広がり性が各部でばらつくと、はんだ付け部に生じた気泡が逃げ道を失い内部に閉じ込められ、残留し易くなる。
半導体部品はパワー素子であるため作動時に発熱するが、このように、はんだ付け箇所の内部に気泡が残留すると、半導体部品から生じた熱の基板へ伝達が妨げられて放熱効率が低下することとなり好ましくない。
半導体部品はパワー素子であるため作動時に発熱するが、このように、はんだ付け箇所の内部に気泡が残留すると、半導体部品から生じた熱の基板へ伝達が妨げられて放熱効率が低下することとなり好ましくない。
はんだ付け部内に気泡が残留するという問題に対しては、特許文献1に次のような技術が開示されている。
つまり、半導体部品が実装された基板をはんだ付けにより放熱板へ接合して構成した半導体装置において、放熱板と接合される側の基板の金属パターンに凹溝を形成して、この凹溝を、基板と放熱板との間の溶融はんだ層に生じた気泡の気泡抜き通路として機能させる、という技術が開示されている。
つまり、半導体部品が実装された基板をはんだ付けにより放熱板へ接合して構成した半導体装置において、放熱板と接合される側の基板の金属パターンに凹溝を形成して、この凹溝を、基板と放熱板との間の溶融はんだ層に生じた気泡の気泡抜き通路として機能させる、という技術が開示されている。
前述のように、はんだ付けを行う金属パターンに凹溝を形成することにより、凹溝を通じて気泡が抜け易くはなるが、それだけでは、はんだの濡れ性や広がり性のばらつきにより逃げ口をふさがれた気泡が残留して気泡欠陥が生じることがある。
特に、板状はんだをはんだ接続部に載置した後にリフロー等により加熱して行うはんだ付けの場合は、逃げ口をふさがれた気泡が発生し易く、凹溝のみで全ての気泡を逃がすことは困難である。
また、特許文献1に記載される凹溝は、基板と放熱板との接合範囲内にのみ形成されているので、前述の局所はんだ付け方法によりはんだ接合を行う場合に、確実に凹溝に沿ってはんだを注入することが困難であり、必ずしも効果的に気泡を逃がすことができるとは限らない。
特に、板状はんだをはんだ接続部に載置した後にリフロー等により加熱して行うはんだ付けの場合は、逃げ口をふさがれた気泡が発生し易く、凹溝のみで全ての気泡を逃がすことは困難である。
また、特許文献1に記載される凹溝は、基板と放熱板との接合範囲内にのみ形成されているので、前述の局所はんだ付け方法によりはんだ接合を行う場合に、確実に凹溝に沿ってはんだを注入することが困難であり、必ずしも効果的に気泡を逃がすことができるとは限らない。
上記課題を解決する半導体部品の実装方法および半導体装置は、以下の特徴を有する。
即ち、請求項1記載の如く、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを充填することにより、半導体部品を基板に実装する半導体部品の実装方法であって、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、半導体部品の基板に対する平面方向の位相を変化させてから、半導体部品を再度基板上に実装する。
これにより、最終的に残留する気泡面積のはんだ付け面積全体に対する割合を、初期のはんだ付けで残留した気泡面積の割合から、大幅に低減することができる。
これにより、半導体部品と基板との密着性を高めることができ、半導体部品で生じた熱の基板への伝達が良好となり、半導体部品の放熱効率を向上することができる。
即ち、請求項1記載の如く、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを充填することにより、半導体部品を基板に実装する半導体部品の実装方法であって、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、半導体部品の基板に対する平面方向の位相を変化させてから、半導体部品を再度基板上に実装する。
これにより、最終的に残留する気泡面積のはんだ付け面積全体に対する割合を、初期のはんだ付けで残留した気泡面積の割合から、大幅に低減することができる。
これにより、半導体部品と基板との密着性を高めることができ、半導体部品で生じた熱の基板への伝達が良好となり、半導体部品の放熱効率を向上することができる。
また、請求項2記載の如く、前記基板上の金属パターンには、半導体部品の実装範囲よりも広い範囲に凹溝が形成されており、はんだの注入は凹溝に沿って行う。
これにより、溶融はんだは凹溝に沿って流れ込んでいくこととなり、凹溝の幅寸法等を調節することで溶融はんだの濡れ速度や広がり速度をコントロールすることができる。
また、凹溝により、微小隙間内に生じた気泡を外部へ逃がし易くすることができる。
特に、凹溝は、半導体部品の実装範囲よりも広い範囲にまで形成されているので、確実に凹溝に沿って溶融はんだを注入することが可能となっている。
これにより、溶融はんだは凹溝に沿って流れ込んでいくこととなり、凹溝の幅寸法等を調節することで溶融はんだの濡れ速度や広がり速度をコントロールすることができる。
また、凹溝により、微小隙間内に生じた気泡を外部へ逃がし易くすることができる。
特に、凹溝は、半導体部品の実装範囲よりも広い範囲にまで形成されているので、確実に凹溝に沿って溶融はんだを注入することが可能となっている。
また、請求項3記載の如く、基板上の金属パターンに、はんだ付けにて半導体部品を実装して構成される半導体装置であって、基板上の金属パターンには凹溝が形成され、
半導体部品の実装は、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、半導体部品の基板に対する平面方向の位相を変化させてから、半導体部品を再度基板上に実装することで行われる。
これにより、半導体装置における、最終的に残留する気泡面積のはんだ付け面積全体に対する割合を、初期のはんだ付けで残留した気泡面積の割合から、大幅に低減することができる。
これにより、半導体部品と基板との密着性を高めることができ、半導体部品で生じた熱の基板への伝達が良好となり、半導体部品の放熱効率を向上することができる。
半導体部品の実装は、半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、半導体部品の基板に対する平面方向の位相を変化させてから、半導体部品を再度基板上に実装することで行われる。
これにより、半導体装置における、最終的に残留する気泡面積のはんだ付け面積全体に対する割合を、初期のはんだ付けで残留した気泡面積の割合から、大幅に低減することができる。
これにより、半導体部品と基板との密着性を高めることができ、半導体部品で生じた熱の基板への伝達が良好となり、半導体部品の放熱効率を向上することができる。
本発明によれば、最終的に残留する気泡面積のはんだ付け面積全体に対する割合を大幅に低減することができ、半導体部品と基板との密着性を高めて、半導体部品で生じた熱の基板への伝達が良好となり、半導体部品の放熱効率を向上することができる。
また、凹溝により溶融はんだの濡れ速度や広がり速度をコントロールすることができ、微小隙間内に生じた気泡を外部へ逃がし易くすることができる。
さらに、確実に凹溝に沿って溶融はんだを注入することが可能となる。
また、凹溝により溶融はんだの濡れ速度や広がり速度をコントロールすることができ、微小隙間内に生じた気泡を外部へ逃がし易くすることができる。
さらに、確実に凹溝に沿って溶融はんだを注入することが可能となる。
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
まず、本発明にかかる半導体装置について説明する。
図1、図2に示す半導体装置1は、絶縁基板2上に形成された金属パターン21に、パワー素子であるベアチップ状の半導体部品3を、はんだ5にて実装して構成されている。
絶縁基板2は、例えば、DBA(Direct Brazed Aluminum)基板や、DBC(Direct Bond Copper)基板にて構成されている。
まず、本発明にかかる半導体装置について説明する。
図1、図2に示す半導体装置1は、絶縁基板2上に形成された金属パターン21に、パワー素子であるベアチップ状の半導体部品3を、はんだ5にて実装して構成されている。
絶縁基板2は、例えば、DBA(Direct Brazed Aluminum)基板や、DBC(Direct Bond Copper)基板にて構成されている。
図3、図4に示すように、絶縁基板2上に形成される金属パターン21はアルミニウムや銅等により構成されており、該金属パターン21には、複数の凹溝21aが形成されている。
凹溝21aは、金属パターン21をエッチングやプレス等により、窪んだ段差部分として刻設したものであり、その深さは金属パターン21の膜厚以下となっている。つまり、金属パターン21が完全に除去されて底部に絶縁基板2表面が露出しているものではない。
凹溝21aは、金属パターン21をエッチングやプレス等により、窪んだ段差部分として刻設したものであり、その深さは金属パターン21の膜厚以下となっている。つまり、金属パターン21が完全に除去されて底部に絶縁基板2表面が露出しているものではない。
複数の凹溝21aは、半導体部品3の実装範囲の略全域に渡って配置されており、少なくとも一部の凹溝21a(図3では全ての凹溝21a)は実装範囲の外側にまで延出している。すなわち、凹溝21aは、全体として半導体部品3の実装範囲よりも広い範囲に形成されている。
次に、このように構成される基板2に半導体部品3を実装する方法について、図5のフローに基づいて説明する。
まず、半導体部品3を基板2に実装するためのマウント治具6により半導体部品3を吸着保持し、基板2の金属パターン21上にセットする(S01)。
図6(a)、図6(b)に示すように、マウント治具6により金属パターン21上にセットされた半導体部品3は、金属パターン21との間に微小隙間dを備えた状態で載置されている。
なお、基板2における半導体部品3の実装面は、予めヒータ等によりはんだ付け可能な温度にまで加熱しておき、半導体部品3の実装工程が終了するまではその温度を保持しておく。
まず、半導体部品3を基板2に実装するためのマウント治具6により半導体部品3を吸着保持し、基板2の金属パターン21上にセットする(S01)。
図6(a)、図6(b)に示すように、マウント治具6により金属パターン21上にセットされた半導体部品3は、金属パターン21との間に微小隙間dを備えた状態で載置されている。
なお、基板2における半導体部品3の実装面は、予めヒータ等によりはんだ付け可能な温度にまで加熱しておき、半導体部品3の実装工程が終了するまではその温度を保持しておく。
半導体部品3をセットした後に、半導体部品3と金属パターン21との間に形成される微小隙間dに溶融状態のはんだ5を注入する(S02)。
なお、はんだ5は、前述の図1、図2では硬化状態にあったが、これから説明する図6〜図9では溶融状態にあるため、以降「溶融はんだ5」と記載する。
なお、はんだ5は、前述の図1、図2では硬化状態にあったが、これから説明する図6〜図9では溶融状態にあるため、以降「溶融はんだ5」と記載する。
溶融はんだ5の注入は、セットされた半導体部品3の外側に位置している凹溝21aの端部に、糸状はんだを溶融させて流し込むことで行われる。流し込まれた溶融はんだ5は、毛細管現象により凹溝21aに沿って微小隙間dに充填されていく。
溶融はんだ5が充填されていく過程では、微小隙間d内に生じた気泡8は、凹溝21aに捕捉され、気泡サイズが小さくなるとともに、凹溝21aに沿って充填される溶融はんだ5により外側方向へ押し流されて微小隙間dの外部に抜け出る。
溶融はんだ5が充填されていく過程では、微小隙間d内に生じた気泡8は、凹溝21aに捕捉され、気泡サイズが小さくなるとともに、凹溝21aに沿って充填される溶融はんだ5により外側方向へ押し流されて微小隙間dの外部に抜け出る。
このように、金属パターン21に凹溝21aを形成することで、溶融はんだ5は凹溝21aに沿って流れ込んでいくため、凹溝21aの幅寸法等を調節することで溶融はんだ5の濡れ速度や広がり速度をコントロールすることができる。
また、凹溝21aにより、微小隙間d内に生じた気泡8を外部へ逃がし易くすることができる。
特に、凹溝21aは、半導体部品3の実装範囲よりも広い範囲にまで形成されているので、確実に凹溝21aに沿って溶融はんだ5を注入することが可能となっている。
また、凹溝21aにより、微小隙間d内に生じた気泡8を外部へ逃がし易くすることができる。
特に、凹溝21aは、半導体部品3の実装範囲よりも広い範囲にまで形成されているので、確実に凹溝21aに沿って溶融はんだ5を注入することが可能となっている。
微小隙間dに注入された溶融はんだは、図7(a)、図7(b)に示すように、やがて半導体部品3の実装面全体に広がる。
前述のように、微小隙間d内に生じた気泡8の多くは、溶融はんだ5の充填過程で外部に抜け出るが、半導体部品3の実装面における溶融はんだ5の濡れ性や広がり性のばらつきにより、充填された溶融はんだ5内に気泡8が残留する場合がある(図7(b)参照)。
前述のように、微小隙間d内に生じた気泡8の多くは、溶融はんだ5の充填過程で外部に抜け出るが、半導体部品3の実装面における溶融はんだ5の濡れ性や広がり性のばらつきにより、充填された溶融はんだ5内に気泡8が残留する場合がある(図7(b)参照)。
このように、溶融はんだ5が実装面全体に充填された後、マウント治具6による半導体部品3の吸着状態を保ったままマウント治具6を上昇させて、半導体部品3を基板2から離間させ、両者間に空隙を形成する(S03)。
図8に示すように、半導体部品3と金属パターン21との間に空隙が形成された状態で、マウント治具6を平面方向に略180°回転させる(S04)。これにより、半導体部品3の金属パターン21に対する位相が180°変化することとなる。
図8に示すように、半導体部品3と金属パターン21との間に空隙が形成された状態で、マウント治具6を平面方向に略180°回転させる(S04)。これにより、半導体部品3の金属パターン21に対する位相が180°変化することとなる。
ここで、マウント治具6を上昇させて、半導体部品3と金属パターン21との間に空隙が形成された状態では、気泡8が残留している部位を除き、金属パターン21と半導体部品3の下面との少なくとも何れか一方に溶融はんだ5が付着した状態となる。すなわち、金属パターン21および半導体部品3にプリはんだが施された状態となる。
そして、金属パターン21側には、気泡8が残留していた部分に溶融はんだ5が付着していない気泡部位8aが存在し、半導体部品3側には、気泡8が残留していた部分に溶融はんだ5が付着していない気泡部位8aが存在しており、マウント治具6を回転させる前は、気泡部位8aと気泡部位8bの位置は平面視にて一致している。
そして、金属パターン21側には、気泡8が残留していた部分に溶融はんだ5が付着していない気泡部位8aが存在し、半導体部品3側には、気泡8が残留していた部分に溶融はんだ5が付着していない気泡部位8aが存在しており、マウント治具6を回転させる前は、気泡部位8aと気泡部位8bの位置は平面視にて一致している。
これに対し、マウント治具6を回転させた後は、図7(b)に示すように、気泡部位8bは気泡部位8aの位置とは異なった箇所に位置するようになる。
この状態で、図9に示すように、マウント治具6を下降させて半導体部品3を基板2へ再度実装すると(再マウントすると)、基板2側の気泡部位8aは半導体部品3側に付着した溶融はんだ5により埋められ、半導体部品3側の気泡部位8bは基板2側に付着した溶融はんだ5により埋められて、図7に示す溶融はんだ5の充填完了時点に存在していた気泡8が略消滅することとなる(S05)。
この状態で、図9に示すように、マウント治具6を下降させて半導体部品3を基板2へ再度実装すると(再マウントすると)、基板2側の気泡部位8aは半導体部品3側に付着した溶融はんだ5により埋められ、半導体部品3側の気泡部位8bは基板2側に付着した溶融はんだ5により埋められて、図7に示す溶融はんだ5の充填完了時点に存在していた気泡8が略消滅することとなる(S05)。
溶融はんだ5内に残留する気泡8は、通常180°の回転対象位置に位置することがないため、半導体部品3を180°回転させた場合に、基板2側の気泡部位8aの位置と半導体部品3側の気泡部位8bとが一致することはない。
また、最初にはんだ付けを行った際に残留する気泡の面積割合は、はんだ付け面積全体に対して略一定の割合であり、半導体部品3を180°回転して再度実装した際にはんだ付けされる気泡部位8a・8bにも同様の割合で気泡が残留する。
また、最初にはんだ付けを行った際に残留する気泡の面積割合は、はんだ付け面積全体に対して略一定の割合であり、半導体部品3を180°回転して再度実装した際にはんだ付けされる気泡部位8a・8bにも同様の割合で気泡が残留する。
例えば、はんだ付けを新たに行った場合に1%の気泡が残留するとすれば、ステップS02で溶融はんだ5を微小隙間dに注入してはんだ付けした際に残留する気泡8の面積は、はんだ付け面積全体の1%を占めることになり、半導体部品3を180°回転して再度実装した際には、気泡8の面積の1%が気泡として残留することとなる。つまり、再度実装した後に残留する気泡8の面積は、はんだ付け面積全体の0.01%となる。
このように、一旦局所はんだ付けを行った後に、半導体部品3を180°回転して再度実装すると、初期のはんだ付けで残留した気泡面積のはんだ付け面積全体に対する割合を略二乗した値にまで、最終的に残留する気泡8の面積を低減することができる。
これにより、半導体部品3と基板2との密着性を高めることができ、半導体部品3で生じた熱の基板2への伝達が良好となり、半導体部品3の放熱効率を向上することができる。
これにより、半導体部品3と基板2との密着性を高めることができ、半導体部品3で生じた熱の基板2への伝達が良好となり、半導体部品3の放熱効率を向上することができる。
なお、半導体部品3を再度実装した後は、マウント治具6による半導体部品3の吸着を解除し、基板2における半導体部品3の実装面の加熱を停止してはんだ付け部の温度を低下させて半導体部品3の実装工程を終了する(S06)。
また、一旦はんだ付けを行った後に半導体部品3を回転させる際の回転角度は、180°に限るものではなく、半導体部品3の回転後に、基板2側の気泡部位8aの位置と半導体部品3側の気泡部位8bの位置とが重ならない角度であればよい。
また、一旦はんだ付けを行った後に半導体部品3を回転させる際の回転角度は、180°に限るものではなく、半導体部品3の回転後に、基板2側の気泡部位8aの位置と半導体部品3側の気泡部位8bの位置とが重ならない角度であればよい。
1 半導体装置
2 基板
3 半導体部品
5 はんだ(溶融はんだ)
8 気泡
21 金属パターン
21a 凹溝
2 基板
3 半導体部品
5 はんだ(溶融はんだ)
8 気泡
21 金属パターン
21a 凹溝
Claims (3)
- 半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを充填することにより、半導体部品を基板に実装する半導体部品の実装方法であって、
半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、
半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、
半導体部品の基板に対する平面方向の位相を変化させてから、
半導体部品を再度基板上に実装する、
ことを特徴とする半導体部品の実装方法。 - 前記基板上の金属パターンには、半導体部品の実装範囲よりも広い範囲に凹溝が形成されており、はんだの注入は凹溝に沿って行うことを特徴とする請求項1に記載の半導体部品の実装方法。
- 基板上の金属パターンに、はんだ付けにて半導体部品を実装して構成される半導体装置であって、
基板上の金属パターンには凹溝が形成され、
半導体部品の実装は、
半導体部品と基板上の金属パターンとの間に形成した微小隙間に溶融はんだを注入した後に、
半導体部品を基板から離間させて、半導体部品と金属パターンとの間に空隙を形成し、
半導体部品の基板に対する平面方向の位相を変化させてから、
半導体部品を再度基板上に実装することで行われる、
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010768A JP2005203703A (ja) | 2004-01-19 | 2004-01-19 | 半導体部品の実装方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010768A JP2005203703A (ja) | 2004-01-19 | 2004-01-19 | 半導体部品の実装方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203703A true JP2005203703A (ja) | 2005-07-28 |
Family
ID=34823400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004010768A Pending JP2005203703A (ja) | 2004-01-19 | 2004-01-19 | 半導体部品の実装方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203703A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
CN107431050A (zh) * | 2016-01-06 | 2017-12-01 | 新电元工业株式会社 | 半导体器件的载置台以及车载装置 |
CN107891209A (zh) * | 2017-12-19 | 2018-04-10 | 成都芯通软件有限公司 | 一种金属焊接结构及焊接基片 |
-
2004
- 2004-01-19 JP JP2004010768A patent/JP2005203703A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
JP4927163B2 (ja) * | 2007-12-28 | 2012-05-09 | オーナンバ株式会社 | 端子板回路 |
US9197155B2 (en) | 2007-12-28 | 2015-11-24 | Onamba Co., Ltd. | Terminal plate circuit |
CN107431050A (zh) * | 2016-01-06 | 2017-12-01 | 新电元工业株式会社 | 半导体器件的载置台以及车载装置 |
CN107891209A (zh) * | 2017-12-19 | 2018-04-10 | 成都芯通软件有限公司 | 一种金属焊接结构及焊接基片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010525558A (ja) | 電気的相互接続構造体及びその形成方法 | |
JP2010074153A (ja) | 電子部品製造方法、電子部品、及び、冶具 | |
JP5884291B2 (ja) | ヒートシンク付パワーモジュール用基板ユニット | |
JP2005203703A (ja) | 半導体部品の実装方法および半導体装置 | |
JP2007243106A (ja) | 半導体パッケージ構造 | |
JP2007258448A (ja) | 半導体装置 | |
JP5146296B2 (ja) | パワーモジュール用基板の製造方法 | |
JP7243584B2 (ja) | 半導体装置の製造方法 | |
JP4040551B2 (ja) | 半導体素子実装方法 | |
JP2014146644A (ja) | 半導体装置およびその製造方法 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
JP2009117530A (ja) | 電子回路モジュール及び電子回路モジュールの製造方法 | |
JP2018190790A (ja) | フレキシブル配線の接合装置、及び回路の製造方法 | |
JP7482815B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004281646A (ja) | 電子部品の固着方法および固着装置 | |
JP2010056181A (ja) | 半導体装置 | |
JP2006237057A (ja) | 半導体装置の製造方法 | |
WO2003007338A2 (en) | Method for attaching an electronic component to a substrate | |
JP5457157B2 (ja) | 半田フリップチップ実装方法 | |
JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
JP2006303296A (ja) | 電子部品実装基板の製造方法 | |
JP2007180062A (ja) | プリント回路基板の製造方法、ディスペンサ装置 | |
JP6687838B2 (ja) | 半導体装置、実装基板及び半導体装置実装構造 | |
JP3644364B2 (ja) | 半田バンプ形成方法 | |
JP2003174045A (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 |