JP2005203539A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2005203539A JP2005203539A JP2004007848A JP2004007848A JP2005203539A JP 2005203539 A JP2005203539 A JP 2005203539A JP 2004007848 A JP2004007848 A JP 2004007848A JP 2004007848 A JP2004007848 A JP 2004007848A JP 2005203539 A JP2005203539 A JP 2005203539A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- frame
- electronic device
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920005989 resin Polymers 0.000 claims abstract description 80
- 239000011347 resin Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims description 50
- 239000004020 conductor Substances 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいてバンプやチップ主面への封止樹脂の付着を防止する。
【解決手段】 素子基板の主面11a上に所定の導体パターンが形成されたチップ11と、チップ11がバンプ12を介してフェースダウンボンディングにより実装された実装基板13と、チップ11を包囲してこのチップ11に密着するとともに実装基板13の実装面と接触した熱収縮性の枠状部材14と、バンプ12および主面11aと非接触でチップ11および枠状部材14を覆って実装基板13に接着され、チップ11を気密封止するとともにチップ11および枠状部材14を実装基板13に固定する樹脂15とを有する構成とする。
【選択図】 図1
【解決手段】 素子基板の主面11a上に所定の導体パターンが形成されたチップ11と、チップ11がバンプ12を介してフェースダウンボンディングにより実装された実装基板13と、チップ11を包囲してこのチップ11に密着するとともに実装基板13の実装面と接触した熱収縮性の枠状部材14と、バンプ12および主面11aと非接触でチップ11および枠状部材14を覆って実装基板13に接着され、チップ11を気密封止するとともにチップ11および枠状部材14を実装基板13に固定する樹脂15とを有する構成とする。
【選択図】 図1
Description
本発明は電子デバイスおよびその製造方法に関し、特にチップがフェースダウンボンディングで実装される電子デバイスに適用して有効な技術に関するものである。
所定の導体パターンにより回路素子が形成されたチップの実装形態として、当該チップが用いられる電子機器の小型化の要請から、実装面積を狭小化できるフェースダウンボンディングが用いられることがある。このフェースダウンボンディングは、チップの主面である素子形成面にバンプ(導体突起)を形成し、素子形成面が実装基板の実装面と対向するようにして、導体突起を介してチップを実装基板に電気的および機械的に接続するものである。
そして、チップ11における主面(素子形成面)11aの保護と実装基板13に対する接合強度のアップのために、図3に示すように、バンプ12により形成されるチップ11と実装基板13との間の空隙に樹脂15を流し込んで封止するUnder−fill処理が行われている。
ここで、MMIC(Microwave Monolithic Integrated Circuit)などの高周波デバイスでは、主面である素子形成面やバンプに付着した樹脂により周波数特性に悪影響が及ぶことがある。これは、素子の周囲は空気が存在するという前提で設計されているにも拘わらず、空気よりも誘電率の大きい樹脂が付着したためと考えられる。
チップをフェースダウンボンディングした電子デバイスにおけるUnder−fill処理の前後での周波数特性の変動を図4に示す。図4において、破線が樹脂封止前の周波数特性、実線が樹脂封止後の周波数特性である。図4に示すように、樹脂封止後では約5GHz以上の周波数帯域において変動幅が大きくなり、樹脂封止後の周波数特性に比較して約3GHz低くシフトしているのが分かる。
このような周波数特性の変動を防止するために、図5に示すように、フェースダウンボンディングにより実装基板13に搭載されたチップ11の周縁部に高粘度の樹脂15を塗布し、主面11aである素子形成面には樹脂が付着しないようにしたGlob−top処理が知られている。
しかしながら、この技術によっても、チップ周縁付近の電極パッドやバンプには樹脂が付着し、電極パッドやバンプはチップ上の回路素子よりも形状が大きいことから、図6に示すように、依然として特性変動を防止するには至っていない。
樹脂の付着による周波数特性の変動防止を目的として、たとえば特開平11−260945号公報には、補強天板をチップに貼り付け、その周囲と実装基板との間に樹脂を充填する技術が開示されている。また、特開2001−53092号公報には、実装基板に搭載されたチップをフィルムシートで包み込む技術が開示されている。さらに、特開平10−32275号公報には、実装基板に搭載されたチップの周囲に接着樹脂を用いて枠材を固定し、枠材とチップとの空隙に樹脂材を充填する技術が開示されている。
特開平11−260945号公報
特開2001−53092号公報
特開平10−32275号公報
しかしながら、特開平11−260945号公報に記載の技術では、封止すべき間隙(つまり、補強天板と実装基板との間隙)が高く、しかも横から樹脂を注入するようになるので、樹脂の拡がり量が大きくなって実質的な実装面積が大きくなる。また、樹脂をチップに触れないようにするためには天板を十分に大きくする必要があり、小型化の要請に反する。
また、特開2001−53092号公報に記載の技術では、フィルムシートがチップを覆っているだけなので、チップの実装基板に対する機械的保持はバンプのみで行われるようになり、十分なシェア強度が確保されずに耐振動衝撃性に問題がある。
そして、特開平10−32275号公報に記載の技術では、枠材を実装基板に押し付けて固定する際に枠材を実装基板に固定するための封止樹脂が内側にはみ出してバンプや素子形成面に付着するおそれがある。
そこで、本発明は、フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいて導体突起やチップの主面への封止樹脂の付着を防止することのできる技術を提供することを目的とする。
上記課題を解決するため、本発明に係る電子デバイスは、素子基板の主面上に所定の導体パターンが形成されたチップと、前記チップが導体突起を介してフェースダウンボンディングにより実装された実装基板と、前記チップを包囲して当該チップに密着するとともに前記実装基板の実装面と接触した熱収縮性の枠状部材と、前記導体突起および前記主面と非接触で前記チップおよび前記枠状部材を覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップおよび前記枠状部材を前記実装基板に固定する樹脂とを有することを特徴とする。
本発明の好ましい形態において、前記樹脂の粘度は10〜80Pa・sであることを特徴とする。
本発明のさらに好ましい形態において、前記樹脂は熱硬化樹脂またはUV硬化樹脂であることを特徴とする。
また、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、導体突起を介して前記チップをフェースダウンボンディングにより実装基板に実装し、前記チップを取り囲むようにして前記実装基板上に熱収縮性の枠状部材を載置し、前記枠状部材を加熱、収縮させてこれを前記チップに密着させ、前記チップおよび前記枠状部材を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする。
本発明の好ましい形態において、10〜80Pa・sの粘度を有する樹脂を用いることを特徴とする。
本発明のさらに好ましい形態において、熱硬化性またはUV硬化性の樹脂を用いることを特徴とする。
本発明によれば、以下の効果を奏することができる。
すなわち、フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいて、熱収縮性の枠状部材を用いてこれをチップに密着させるとともに実装基板の実装面と接触させ、樹脂でチップと枠状部材とを覆うようにして実装基板に接着しているので、枠状部材とチップとの隙間が殆どなくなり、空気よりも誘電率の大きい封止樹脂が内部に浸入して導体突起および主面に付着することがなくなる。
これにより、誘電率の大きな封止樹脂の付着による周波数特性のシフトが防止できる。
また、枠状部材はチップに密着しているので、ワンチップ当たりの実装面積をセーブすることができ、実装効率の向上を図ることが可能になる。
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
図1は本発明の一実施の形態における電子デバイスを示す断面図、図2は図1の電子デバイスにおける樹脂封止前後での周波数特性の変動を示すグラフである。
図1において、本実施の形態の電子デバイス10は、GaAs(ガリウム砒素)単結晶などの素子基板の主面11a上に所定の導体パターンにより回路素子が形成された高周波デバイスであるMMICなどのチップ11が、チップ11の同じく主面11aに設けられたはんだバンプやスタッドバンプなどのバンプ(導体突起)12を介してフェースダウンボンディングにより実装基板13に実装されたものである。
実装基板13には、熱収縮性を有する樹脂製の枠状部材14が、チップ11を包囲してこのチップに密着している。また、この枠状部材14は実装基板13の実装面とも接触している。なお、枠状部材14を構成する熱収縮性樹脂としては、たとえばポリエステル系、ポリオレフィン系、PTFE系(フッ素)、ポリ塩化ビニル系等を用いることができる。但し、熱収縮性樹脂はこれらに限定されるものではない。
そして、バンプ12や主面11aと非接触でチップ11および枠状部材14を覆って実装基板13に接着した樹脂(封止樹脂)15が塗布されている。このような樹脂15によりチップ11が気密封止されるとともに、チップ11および枠状部材14が実装基板13に固定される。
なお、樹脂15が主面11aと実装基板13との間隙にまで流れ込んだりバンプ12に付着しないようにするため、枠状部材14の高さは少なくともバンプ12の高さと同じ、望ましくはバンプ12の高さよりも50μm以上高くなっている。但し、チップ11をハンドリングするためのコレット(図示せず)がチップ11よりも大きい場合であって枠状部材14を実装基板13に載置した後にチップ11を実装する場合には、コレットと枠状部材14との干渉を防止するために、枠状部材14の高さはチップ11の高さよりも低くするのがよい。
以上に説明した電子デバイス10における樹脂封止前後での周波数特性の変動を図2に示す。図示するように、空気よりも誘電率の大きい樹脂15がバンプ12および主面11aと接触しなくなり、周波数特性のシフトは殆ど発生していない。
次に、このような構成を有する電子デバイスの製造方法について説明する。
先ず、前述したチップ11を用意し、これをフェースダウンボンディングによりバンプ12を介して固相拡散接合技術を用いて実装基板13の所定位置に実装する。
次に、チップ11を取り囲むようにして実装基板13上に熱収縮性の枠状部材14を載置する。そして、たとえば100〜140℃に調温されたリフロー炉に1分間投入することによりこれを加熱、収縮させてチップ11に密着させる。
枠状部材14をチップ11に密着させたならば、チップ11および枠状部材14を覆って実装基板13まで至るように樹脂15を塗布する。最後に、たとえば樹脂15がUV硬化型であればUV光を照射することにより、熱硬化型であれば加熱することにより、当該樹脂15を硬化させる。
ここで、チップ11および枠状部材14を覆う樹脂15の粘度について説明する。
本発明者は、樹脂粘度を7,10,30,50,80,100,120Pa・Sの7種類に異ならせた電子デバイスを各10個ずつ、合計70個作製し、それぞれについて周波数特性のシフト発生率、耐衝撃性、耐湿性、塗布性についての評価を行った。耐衝撃性試験は、高さ1mからコンクリート上に自重落下させてチップの剥離状態を見た。耐湿試験は温度85℃、湿度85%の雰囲気下に200時間放置した後の特性変動の有無を見た。塗布性は、樹脂が塗布ムラなどが発生することなく規定の領域に塗布されているか否かを見た。
表1に示すように、樹脂粘度が約10〜80Pa・sの範囲(実施例2〜5)では、樹脂の流動が適度に保たれ、バンプや導体パターンの形成された素子基板の主面に到達しない程度で固定できる。これにより、樹脂がバンプや素子基板の主面に接触することはないので、周波数特性のシフトは生じず、なおかつ耐湿性、耐衝撃性および塗布性に優れた電子デバイスを得ることができる。
一方、実施例1のように樹脂粘度が7Pa・Sと10Pa・Sを下回ると、枠状部材とチップとの微小な隙間、あるいは枠状部材と実装基板との微小な隙間から極めて低粘度の樹脂がバンプや主面へ浸入して周波数特性がシフトするおそれが生じ、また耐衝撃性も劣化した。さらに、低粘度のため、塗布した樹脂が周辺にまで必要以上に拡がる傾向が認められ、塗布性がやや悪化した。
また、実施例6,7のように樹脂粘度が100Pa・s以上では、高粘度のためにバンプや主面への樹脂の流れ込みによる周波数特性のシフトは生じないものの、固定のための樹脂流し込みが困難になるために、塗布ムラや気泡が発生し、塗布性が実施例1の場合以上に悪化した。また、このように固定そのものが不完全となることから、耐湿性と耐衝撃性が極めて劣化した。
以上のことから、10〜80Pa・sの粘度の樹脂15を用いるのがよい。なお、既に述べたように樹脂種は熱硬化型およびUV硬化型の何れでもよいが、UV硬化性樹脂では硬化時の粘度低下が少なく、熱硬化性樹脂ではUV光の照射が不要なために工程数が少なくなるので、これらの特性を考慮して使い分ければよい。
このように、本実施の形態によれば、フェースダウンボンディングによりチップ11が実装基板13に搭載された電子デバイス10において、熱収縮性の枠状部材14を用いることによりこの枠状部材14をチップ11に密着させるとともに実装基板13の実装面と接触させておき、樹脂15でチップ11と枠状部材14とを覆うようにして実装基板に接着しているので、枠状部材14とチップ11との隙間が殆どなくなる。よって、80Pa・Sという比較的高粘度の樹脂のみならず、ヌレ性が良好なために実装基板13との密着性がアップして接着強度の向上を図ることのできる10Pa・S程度までの比較的低粘度の樹脂を用いても、空気よりも誘電率の大きい封止樹脂が内部に浸入してバンプ12および主面11aに付着することはない。
これにより、誘電率の大きな樹脂の付着による周波数特性のシフトを防止することが可能になる。
また、枠状部材14はチップ11に密着しているので、ワンチップ当たりの実装面積をセーブすることができ、実装効率の向上を図ることが可能になる。
以上の説明においては、実装基板13に実装されるチップ11として高周波デバイスであるMMICが適用されているが、本発明におけるチップの種類はMMICに限定されるものではなく、素子基板上に導体パターンが形成された様々なチップを適用することが可能である。
10 電子デバイス
11 チップ
11a 主面
12 バンプ(導体突起)
13 実装基板
14 枠状部材
15 樹脂
11 チップ
11a 主面
12 バンプ(導体突起)
13 実装基板
14 枠状部材
15 樹脂
Claims (6)
- 素子基板の主面上に所定の導体パターンが形成されたチップと、
前記チップが導体突起を介してフェースダウンボンディングにより実装された実装基板と、
前記チップを包囲して当該チップに密着するとともに前記実装基板の実装面と接触した熱収縮性の枠状部材と、
前記導体突起および前記主面と非接触で前記チップおよび前記枠状部材を覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップおよび前記枠状部材を前記実装基板に固定する樹脂と、
を有することを特徴とする電子デバイス。 - 前記樹脂の粘度は10〜80Pa・sであることを特徴とする請求項1記載の電子デバイス。
- 前記樹脂は熱硬化樹脂またはUV硬化樹脂であることを特徴とする請求項1または2記載の電子デバイス。
- 素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
導体突起を介して前記チップをフェースダウンボンディングにより実装基板に実装し、
前記チップを取り囲むようにして前記実装基板上に熱収縮性の枠状部材を載置し、
前記枠状部材を加熱、収縮させてこれを前記チップに密着させ、
前記チップおよび前記枠状部材を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする電子デバイスの製造方法。 - 10〜80Pa・sの粘度を有する樹脂を用いることを特徴とする請求項4記載の電子デバイスの製造方法。
- 熱硬化性またはUV硬化性の樹脂を用いることを特徴とする請求項4または5記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007848A JP2005203539A (ja) | 2004-01-15 | 2004-01-15 | 電子デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007848A JP2005203539A (ja) | 2004-01-15 | 2004-01-15 | 電子デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203539A true JP2005203539A (ja) | 2005-07-28 |
Family
ID=34821380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004007848A Withdrawn JP2005203539A (ja) | 2004-01-15 | 2004-01-15 | 電子デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203539A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165855A (ja) * | 2005-11-16 | 2007-06-28 | Denso Corp | チップおよびウェハの加工方法 |
JP2016009693A (ja) * | 2014-06-23 | 2016-01-18 | スタンレー電気株式会社 | 発光装置および照明装置 |
-
2004
- 2004-01-15 JP JP2004007848A patent/JP2005203539A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165855A (ja) * | 2005-11-16 | 2007-06-28 | Denso Corp | チップおよびウェハの加工方法 |
JP2016009693A (ja) * | 2014-06-23 | 2016-01-18 | スタンレー電気株式会社 | 発光装置および照明装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
JPH10242208A (ja) | 半導体装置の製造方法 | |
JP2004031651A (ja) | 素子実装基板及びその製造方法 | |
JP2005101125A (ja) | 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 | |
US20020008438A1 (en) | System and method for array processing of surface acoustic wave devices | |
KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
JP2009135428A (ja) | 実装構造体とその製造方法 | |
JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
JP2002334954A (ja) | 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法 | |
KR20140095406A (ko) | 플립칩 부품의 수지 밀봉 방법 | |
JP2005203539A (ja) | 電子デバイスおよびその製造方法 | |
JPH1187424A (ja) | 半導体装置およびその製造方法 | |
JP2004200195A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3801591B2 (ja) | 電子デバイスおよびその製造方法 | |
KR20080074468A (ko) | 초음파를 이용한 반도체 칩의 표면실장방법 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2009164362A (ja) | 固体撮像装置及びその製造方法 | |
US9166553B2 (en) | Surface acoustic wave (SAW) device package and method for fabricating same | |
JPH0888464A (ja) | フリップチップ実装方法 | |
JP2003209332A (ja) | プリント配線基板、プリント配線基板の製造方法、及び実装基板 | |
KR100431182B1 (ko) | 표면 탄성파 필터 칩 패키지 및 그 제조방법 | |
JPH11145180A (ja) | 電子部品およびその製造方法 | |
JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
JP2003086925A (ja) | 防湿構造付プリント基板、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |