JP2005202171A - 電源制御装置および電源制御方法ならびに電子機器 - Google Patents

Abstract

【課題】電源制御のタイミングを容易に変更できるようにするとともに、部品点数を減らしてコストダウンを図ること。
【解決手段】本発明は、電源電圧を受けて表示部１３およびこの表示部１３へ映像信号を供給するドライバ１２の各々に対応した設定電圧に変換して供給するＤＣ／ＤＣコンバータ１１と、ＤＣ／ＤＣコンバータ１１に対してドライバ１２への設定電圧供給のための第１の制御信号および表示部１３への設定電圧供給のための第２の制御信号を送るＣＰＵ１４と、ＣＰＵ１４において第１の制御信号および第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部１５とを備える電源制御装置である。
【選択図】図１

Description

本発明は、表示部およびこの表示部へ映像信号を送るドライバの各々へ所定の設定電圧を供給する電源制御装置および電源制御方法ならびに電子機器に関する。

液晶パネル等の表示部を備えた電子機器、例えばデジタルスチルカメラ、デジタルビデオカメラにおいては、表示部およびこの表示部に映像信号等を送るドライバに対して各々設定された電圧を与えることで電源供給を行っている。

図６は、従来の電源制御装置を説明するブロック図である。バッテリー（ＢＡＴＴ）から与えられる電圧はＤＣ／ＤＣコンバータ２１に送られ、ここでドライバ２２に対応した（１）第１の設定電圧（ドライバ電源）と液晶パネルである表示部２３に対応した（２）第２の設定電圧（パネル電源）とに変換される。（１）第１の設定電圧はＤＣ／ＤＣコンバータ２１から直接ドライバ２２へ送られるが、（２）第２の設定電圧はＦＥＴ２４を介して表示部２３に送られる。また、（２）第２の設定電圧はＦＥＴ２４の手前でドライバ２２へも送られている。

図７は、電源制御のタイミングチャートである。すなわち、ユーザによって電子機器の電源がＯＮ（ＰＯＷＥＲ．ＯＮ）されると、（１）第１の設定電圧である２．８Ｖが立ち上がり、ＤＣ／ＤＣコンバータ２１からドライバ２２へ送られる。一方、パネル電源である（２）第２の設定電圧はドライバ２２から出力されるＳＡＶＥ信号の立ち上がりによってＦＥＴ２４が制御され、ＤＣ／ＤＣコンバータ２１で生成された１３．５Ｖのパネル電源はこのＳＡＶＥ信号の立ち上がりとともに表示部２３へ送られる。

また、ユーザによって電子機器の電源がＯＦＦ（ＰＯＷＥＲ．ＯＦＦ）されると、ドライバ２２から出力されるＳＡＶＥ信号が立ち下がりＦＥＴ２４が制御され、（２）第２の設定電圧がＯＦＦ状態となる。その後、（１）第１の設定電圧がＯＦＦとなってドライバ２２への電源供給が停止する。

このような電源制御において、ＰＯＷＥＲ．ＯＮの際にはパネル電源よりも先にドライバ電源を立ち上げ、ＰＯＷＥＲ．ＯＦＦの際にはパネル電源よりも後にドライバ電源を断ち下げるようにしている（例えば、特許文献１参照。）。

つまり、ＰＯＷＥＲ．ＯＮの場合、ドライバ電源が供給されてからしばらくの間は表示部２３への信号が不安定であり、この間にパネル電源が供給されてしまうとその不安定な信号がノイズとなって表示部２３に表示されてしまう。したがって、ＰＯＷＥＲ．ＯＮの場合にはドライバ電源を供給してから信号が安定するまでの一定時間経過した後にパネル電源を供給するようにしている。

また、ＰＯＷＥＲ．ＯＦＦの場合も同様に、ドライバ電源が停止されると完全に電源が供給されなくなるまでは不安定な信号出力されてしまうため、先にパネル電源を停止してからドライバ電源を停止するよう制御している。

従来の電源制御装置では、このようなドライバ電源とパネル電源との間の遅延制御を行うにあたり、ＳＡＶＥ信号を利用してＦＥＴ２４を制御し、パネル電源のＯＮ／ＯＦＦを制御している。このＳＡＶＥ信号は省電力モードへの移行を示す信号であり、ＰＯＷＥＲ．ＯＮもしくはＯＦＦから一定期間経過後に立ち上がるようになっている。

特開平７−２９４８８２号公報

しかしながら、このような従来の電源制御装置および電源制御方法には次のような問題がある。すなわち、電源の遅延制御を行うための基準となるＳＡＶＥ信号はＣＰＵからドライバ２２へ送られるが、ＰＯＷＥＲ．ＯＮ／ＯＦＦからＳＡＶＥ信号が発生するまでの遅延時間やＰＯＷＥＲ．ＯＦＦからドライバ電源が停止するまでの遅延時間はＲＯＭ（Read Only Memory）にデータとして記憶されているため、液晶パネル等のセットが変更になった場合にはＲＯＭを作り直す必要があり、柔軟な対応ができないという問題がある。

また、ＳＡＶＥ信号によって制御されるＦＥＴを用いてパネル電源のＯＮ／ＯＦＦを切り換えているため、このＦＥＴが別途必要となり部品点数の増加を招いている点、ＦＥＴでは表示部へ供給する電源のＯＮ／ＯＦＦを制御しているものの、このＦＥＴで表示部への電源供給が停止しても、それとは無関係にドライバへパネル電源が供給されていることからしばらくの間ドライバへパネル電源が供給されることになり、低消費電力化の妨げとなっている。

本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、電源電圧を受けて表示部およびこの表示部へ映像信号を供給するドライバの各々に対応した設定電圧に変換して供給するコンバータと、コンバータに対してドライバへの設定電圧供給のための第１の制御信号および表示部への設定電圧供給のための第２の制御信号を送る制御部と、制御部において第１の制御信号および第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部とを備える電源制御装置である。また、この電源制御装置を用いる電子機器でもある。

また、本発明は、上記電源制御装置において、電源電圧のＯＮの指示があった場合、第１の制御信号によりドライバへの設定電圧供給の開始を指示し、その後、記憶部から読み込んだデータに基づくカウントを開始し、所定期間カウントした後に第２の制御信号により表示部への設定電圧供給の開始を指示する電源制御方法である。

また、本発明は、上記電源制御装置において、電源電圧のＯＦＦの指示があった場合、第２の制御信号により表示部への設定電圧供給の停止を指示し、その後、記憶部から読み込んだデータに基づくカウントを開始し、所定期間カウントした後に第１の制御信号によりドライバへの設定電圧供給の停止を指示する電源制御方法である。

このような本発明では、電源電圧のＯＮの指示やＯＦＦの指示があった場合のドライバおよび表示部への電源供給、停止のタイミングを書き換え可能な記憶部に記憶されたデータに基づき制御部が行うため、このタイミングを容易に変更できるようになる。また、ドライバや表示部に対する電源制御を制御部からの制御信号によってコンバータが直接行うため、コンバータとドライバもしくは表示部との間に別途で制御部品を備える必要がなくなる。

したがって、本発明によれば、表示部等のセットが変更になった場合や、電子機器個々のバラツキがあっても電源制御のタイミングを容易に変更できるため、柔軟な対応を行うことが可能となる。また、電源制御に関わる部品点数を減らすことでき、コストダウンを図ることが可能となる。しかも、コンバータの出力を直接制御するため、不要な電源が供給されることがなくなり、低消費電力化を図ることも可能となる。

以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る電源制御装置を説明するブロック図である。この電源制御装置は、バッテリー（ＢＡＴＴ）から与えられる電源電圧をドライバ１２および表示部１３の各々に対応した設定電圧に変換して供給するＤＣ／ＤＣコンバータ１１と、コンバータ１１に対してドライバ１２への設定電圧供給のための第１の制御信号および表示部１３への設定電圧供給のための第２の制御信号を送るＣＰＵ（制御部）１４と、第１の制御信号および第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部（フラッシュメモリ）１５とを備えている。また、ＣＰＵ１４とＤＣ／ＤＣコンバータ１１との間には電源制御部１６が設けられており、ＣＰＵ１４から出力される各種信号を適宜選択／処理してＤＣ／ＤＣコンバータ１１へ渡している。

ドライバ１２はＩＣ（集積回路）化されたもので、液晶パネル等から成る表示部１３に映像信号や駆動のためのタイミングパルスを生成して与えている。ＤＣ／ＤＣコンバータ１１は、バッテリー（ＢＡＴＴ）の電源電圧を受けて、ドライバ１２の駆動に必要な（１）第１の設定電圧（ドライバ電源）を生成する。ドライバ電源としては例えば２．８Ｖから成る。また、ＤＣ／ＤＣコンバータ１１は、表示部１３に対応した（２）第２の設定電圧（パネル電源）を生成する。パネル電源としては例えば１３．５Ｖから成る。

本実施形態では、ＤＣ／ＤＣコンバータ１１から出力されるドライバ電源およびパネル電源を直接制御することで、不要な部品を排除できるとともに柔軟な電源制御を実現している。ＤＣ／ＤＣコンバータ１１から出力される各種電源のＯＮ／ＯＦＦは、ＣＰＵ１４から出力される制御信号によって行われる。

ＣＰＵ１４と電源制御部１６との間には、ＳＣＫ（システムクロック）、ＣＳ（チップセレクト）、ＳＩ（シリアル入力）、ＳＯ（シリアル出力）等の各種信号線が接続されている。このうち電源制御部１６からＤＣ／ＤＣコンバータ１１にはＳＣＫ、ＣＳ、ＳＯが渡されている。したがって、ＣＰＵ１４は電源制御部１６を介してＤＣ／ＤＣコンバータ１１にシリアル通信で制御信号を送り、ドライバ電源やパネル電源のＯＮ／ＯＦＦ制御を行っている。

ＣＰＵ１４は、所定のタイミングで制御信号を出力するにあたり、記憶部１５に予め記憶されたデータを読み込み、このデータに基づくカウント動作を行って所定時間経過後に各種制御信号を出力する。記憶部１５はフラッシュメモリ等から成る書き換え可能なもので、このカウント動作のためのデータ（遅延時間）が格納されている。記憶部１５が書き換え可能になっていることから、外部のパーソナルコンピュータ等をＣＰＵ１４に接続してこのパーソナルコンピュータ等からデータを容易に変更することができる。なお、図１においては記憶部１５がＣＰＵ１４とは別個に接続されている構成を示しているが、ＣＰＵ１４の内部に記憶１５が組み込まれている構成であってもよい。

図２は、ＤＣ／ＤＣコンバータの内部構成を説明するブロック図である。本実施形態の電源制御装置で適用されるＤＣ／ＤＣコンバータ１１には、通常の電圧変換回路のほかに、シリアル／パラレル変換部１６０および２つの開閉手段１６１、１６２が内蔵されている。

シリアル／パラレル変換部１６０は、電源制御部１６（ＣＰＵ１４）から出力されるＳＣＫ、ＣＳ、ＳＯが入力され、シリアル出力であるＳＯの信号を適宜切り換えて２つの開閉手段１６１、１６２へ出力している。シリアル／パラレル変換部１６０から出力される信号のうち、第１の開閉手段１６１へ出力される信号は第１の制御信号であり、この信号のＨ（Ｈｉｇｈ）、Ｌ（Ｌｏｗ）によって第１の開閉手段１６１の開閉動作が行われる。一方、シリアル／パラレル変換部１６０から第２の開閉手段１６２へ出力される信号は第２の制御信号であり、この信号のＨ（Ｈｉｇｈ）、Ｌ（Ｌｏｗ）によって第２の開閉手段１６２の開閉動作が行われる。

第１の制御信号で開閉動作する第１の開閉手段１６１には（１）第１の設定電圧（例えば、２．８Ｖ）が入力されており、第１の開閉手段１６１が閉じるとドライバ１２へ（１）第１の設定電圧が供給され、第１の開閉手段１６１が開くとドライバ１２への（１）第１の設定電圧の供給が停止する。

一方、第２の制御信号で開閉動作する第２の開閉手段１６２には（２）第２の設定電圧（例えば、１３．５Ｖ）が入力されており、第２の開閉手段１６２が閉じると表示部１３へ（２）第２の設定電圧が供給され、第２の開閉手段１６２が開くと表示部１３への（２）第２の設定電圧の供給が停止する。

ＤＣ／ＤＣコンバータ１１にこのようなシリアル／パラレル変換部１６０、第１および第２の開閉手段１６１、１６２が内蔵されていることで、電源制御のために別途部品を設ける必要がなくなり、コストダウンを図ることができる。また、ＣＰＵ１４から出力される制御信号によってＤＣ／ＤＣコンバータ１１から出力される各種電源を直接制御するため、ドライバ１２等へ途中から分岐してパネル電源等が入力されていても、電源の制御とともにこれらの入力電源も制御できることから、不要な電源入力を防止して低消費電力化を図ることができる。

次に、この電源制御装置を用いた電源制御方法について説明する。図３は、電源制御のタイミングチャートである。先ず、ユーザが電子機器の電源をＯＮ（ＰＯＷＥＲ．ＯＮ）した場合、第１の制御信号がＨ（Ｈｉｇｈ）となって第１の開閉手段１６１が閉じ、ドライバ電源である（１）第１の設定電圧がドライバ１２へ供給される。これによりドライバ１２およびＣＰＵ１４の初期化が行われる。初期化終了後（図中Ａ点）、ＣＰＵ１４は記憶部１５から読み込んだデータに基づきカウントを行い、カウント時間（Ｃ１）経過後に第２の制御信号をＨ（Ｈｉｇｈ）にする。これにより第２の開閉手段１６２が閉じ、パネル電源である（２）第２の設定電圧が表示部１３へ供給される。

一方、ユーザが電子機器の電源をＯＦＦ（ＰＯＷＥＲ．ＯＦＦ）した場合、パネル電源をＯＦＦにする前に各デバイスに対して必要な制御を行った後（図中Ｂ点）、第２の制御信号がＬ（Ｌｏｗ）となって第２の開閉手段１６２が開き、パネル電源である（２）第２の設定電圧の供給が停止する。これにより表示部１３の表示が終了する。ＣＰＵ１４は記憶部１５から読み込んだデータに基づきＢ点から所定のカウント動作を行い、カウント時間（Ｃ２）経過後に第１の制御信号をＬ（Ｌｏｗ）にする。これにより第１の開閉手段１６１が開き、ドライバ電源である（１）第１の設定電圧の供給が停止する。

ここで、ＰＯＷＥＲ．ＯＮの際のカウント時間Ｃ１やＰＯＷＥＲ．ＯＦＦの際のカウント時間Ｃ２は、予め記憶された記憶部１５のデータによって決めることができる。このデータは例えば垂直走査期間（Ｖｓ：１／６０秒）単位で値が設定されており、所定のタイミングで記憶部１５からＣＰＵ１４に読み込まれ。したがって、このデータを書き換えることによって、ＰＯＷＥＲ．ＯＮの際のカウント時間Ｃ１およびＰＯＷＥＲ．ＯＦＦの際のカウント時間Ｃ２を容易に設定できることになる。

ＣＰＵ１４から電源制御部１６に送られる信号のシリアル通信は、ＣＳのタイミングに同期して行われる。図４は電源ＯＮからＯＦＦにかけてのＣＳの発生タイミングを示す図、図５はＣＳと同期して行われるデータ通信のタイミングを示す図である。図４に示すように、ＣＳはドライバ電源である２．８ＶがＯＮになっている間、垂直走査期間Ｖｓと同期してＨｉｇｈレベルからＬｏｗレベルへの移行を繰り返している。

電源がＯＮになってドライバ電源をＯＮにするとドライバ１２およびＣＰＵ１４の初期化が行われ、初期化終了時点（図３のＡ点）になるとＣＰＵ１４は記憶部１５から読み込んだデータに基づくカウント動作を開始する。例えば、図３に示すカウント時間Ｃ１が３Ｖｓに設定されているとすると、初期化終了してから３Ｖｓ（約５０ミリ秒）が経過した後のＣＳのＬｏｗ期間に第２の制御信号がＬｏｗからＨｉｇｈに切り換わり、ＣＰＵ１４から出力される。

ここで、第２の制御信号は、図５に示すＳＯ（ＳＯn-1〜Ｓ４８n-1）のいずれかのビットに対応している。ＳＯの各ビットのデータは、ＣＳがＬｏｗの間、ＳＣＫの立ち上がりでＣＰＵ１４から電源制御部１６へ送られる。

例えば、ＳＯのビットＳ１n-1がドライバ電源を制御する第１の制御信号に対応し、ビットＳ２n-1がパネル電源を制御する第２の制御信号に対応しているとすると、電源ＯＮの後、最初のＣＳがＬｏｗとなる期間で送られるＳＯのうち、２番目のＳＣＫの立ち上がりで送られたビットＳ１n-1のデータすなわち第１の制御信号がＨｉｇｈ、３番目のＳＣＫの立ち上がりで送られたビットＳ２n-1のデータすなわち第２の制御信号がＬｏｗとなっている。ＳＯの各ビットのデータはＣＰＵ１４から電源制御部１６を介してＤＣ／ＤＣコンバータ１１のシリアル／パラレル変換部１６０へ送られる。

シリアル／パラレル変換部１６０では、ＣＳがＬｏｗとなるたびにＳＣＫの立ち上がり数に応じた出力の切り換え（振り分け）を繰り返し行っているため、この例ではＳＣＫの２番目を第１の制御信号として第１の開閉手段１６１に振り分け、３番目を第２の制御信号として第２の開閉手段１６２に振り分けるようにしている。

したがって、電源ＯＮの後、最初にＣＳがＬｏｗとなる期間では、第１の開閉手段１６１に第１の制御信号（Ｈｉｇｈ）が与えられ、第２の開閉手段１６２に第２の制御信号（Ｌｏｗ）が与えられ、ドライバ１２のみへ２．８Ｖのドライバ電源が供給される状態となる。

また、ドライバ１２およびＣＰＵ１４の初期化が終了した図３のＡ点からＣＰＵ１４のカウントが開始され、例えば３Ｖｓ経過した後にＣＳがＬｏｗとなる期間では、図５に示すＳＯのビットＳ２n-1のデータすなわち第２の制御信号がＨｉｇｈに切り換わる。これにより、ＤＣ／ＤＣコンバータ１１のシリアル／パラレル変換部１６０から第２の開閉手段１６２へ送られる第２の制御信号がＨｉｇｈとなり、Ａ点から３Ｖｓ経過後に表示部１３へ１３．５Ｖのパネル電源が供給されるようになる。

また、電源ＯＦＦ（ＰＯＷＥＲ．ＯＦＦ）を行う場合、例えば、図３に示すカウント時間Ｃ２が５Ｖｓに設定されているとすると、各デバイスに対して必要な制御を行ったＢ点から５Ｖｓ（約８３．３ミリ秒）が経過した後のＣＳのＬｏｗ期間に第１の制御信号がＨｉｈｇからＬｏｗに切り換わる。

つまり、Ｂ点では図５に示すＳＯのビットＳ１n-1、すなわち第１の制御信号はＨｉｇｈのまま、ＳＯのビットＳ２n-1、すなわち第２の制御信号がＬｏｗとなり、ＤＣ／ＤＣコンバータ１１のシリアル／パラレル変換部１６０から第２の開閉手段１６２へ送られる第２の制御信号がＬｏｗとなって第２の開閉手段１６２が開き、表示部１３へのパネル電源供給が停止する。

そして、ＣＰＵ１４は図３のＢ点から５Ｖｓをカウントし、その後にＣＳがＬｏｗとなる期間に出力されるＳＯのビットＳ１n-1、すなわち第１の制御信号をＬｏｗに切り換える。これにより、ＤＣ／ＤＣコンバータ１１のシリアル／パラレル変換部１６０から第１の開閉手段１６１へ送られる第１の制御信号がＬｏｗとなって第１の開閉手段１６１が開き、ドライバ１２へのドライバ電源供給が停止する。これにより、Ｂ点でパネル電源が停止してから５Ｖｓ経過後にドライバ電源が停止するようになる。

次に、本実施形態に係る電源制御装置の他の例を説明する。図６は他の実施形態を説明するブロック図で、ＤＣ／ＤＣコンバータの内部構成を示している。この例では、シリアル／パラレル変換部１６０の後段に２つの開閉手段１６１、１６２が内蔵されているとともに、第１の開閉手段１６１とシリアル／パラレル変換部１６０との間にＯＲ回路１８０が設けられている。

シリアル／パラレル変換部１６０には、図１に示す電源制御部１６（ＣＰＵ１４０）から出力されるＳＣＫ、ＣＳ、ＳＯが入力され、シリアル出力であるＳＯの信号を適宜切り換えて２つの開閉手段１６１、１６２へ出力している。

このうち、第１の開閉手段１６１側へ出力される信号が第１の制御信号、第２の開閉手段１６２側へ出力される信号が第２の制御信号となっており、第１の制御信号がＯＲ回路１８０の第１の入力となっている。また、ＯＲ回路１８０の第２の入力には電源スイッチ１７０からのＯＮ／ＯＦＦ信号が接続されている。したがって、第１の開閉手段１６１にはＯＲ回路１８０からの出力信号が開閉制御に用いられる。

このような構成により、ユーザが電源スイッチを押して電源をＯＮすると、ＯＲ回路１８０の第２の入力がＨ（Ｈｉｇｈ）となるため、第１の開閉手段１６１は第１の制御信号に関わらず第１の開閉手段１６１が閉じてドライバ１２へ（１）第１の設定電圧が供給される。これによりドライバ１２およびＣＰＵ１４の初期化が行われる。また、この段階では第２の開閉手段１６２には第２の制御信号としてＬ（Ｌｏｗ）が与えられ、第２の開閉手段１６２が開く状態となる。これにより、（２）第２の設定電圧は表示部へ与えられないことになる。電源スイッチ１７０をＯＮにした後、所定のタイミングで第１の制御信号がＨ（Ｈｉｇｈ）となる。

また、初期化終了後（図３中Ａ点）、図１に示すＣＰＵ１４は記憶部１５から読み込んだデータに基づきカウントを行い、カウント時間（Ｃ１）経過後に第２の制御信号をＨ（Ｈｉｇｈ）にする。これにより第２の開閉手段１６２が閉じ、パネル電源である（２）第２の設定電圧が表示部へ供給される。

一方、ユーザが電源スイッチ１７０をＯＦＦした場合、ＯＲ回路１８０の第２の入力がＬ（Ｌｏｗ）となるが、第１の制御信号がＨ（Ｈｉｇｈ）となっていることからＯＲ回路１８０からの出力はＨ（Ｈｉｇｈ）のままとなる。したがって、第１の開閉手段１６１は閉じた状態のままドライバ１２への（１）第１の設定電圧の供給が続く。

また、電源スイッチ１７０をＯＦＦしてからパネル電源をＯＦＦにする前に各デバイスに対して必要な制御を行った後（図３中Ｂ点）、第２の制御信号がＬ（Ｌｏｗ）となって第２の開閉手段１６２が開き、パネル電源である（２）第２の設定電圧の供給が停止する。これにより表示部１３の表示が終了する。

そして、ＣＰＵ１４は記憶部１５から読み込んだデータに基づきＢ点から所定のカウント動作を行い、カウント時間（Ｃ２）経過後に第１の制御信号をＬ（Ｌｏｗ）にする。これによりＯＲ回路１８０が両入力がＬ（Ｌｏｗ）となり、出力がＬ（Ｌｏｗ）となって第１の開閉手段１６１が開き、ドライバ電源である（１）第１の設定電圧の供給が停止する。

このように、シリアル／パラレル変換部１６０から出力される第１の制御信号と電源スイッチ１７０の出力信号とをＯＲ回路１８０に入力し、その出力信号によって第１の開閉手段１６１を制御することで、電源スイッチのＯＮとともに即座にドライバ１２へ（１）第１の設定電圧を供給でき、シリアル／パラレル変換部１６０から出力される第１の制御信号のＨ（Ｈｉｇｈ）を待たずにドライバ１２への電源供給を開始できるようになる。

上記説明した本実施形態に係る電源制御装置は、ドライバ１２によって表示部１３を駆動する電子機器に適用可能である。例えば、表示装置１３として液晶パネルを用いたデジタルスチルカメラ、デジタルビデオカメラ、携帯電話機、ＰＤＡ（Personal Digital Assistant）、電話機、ファクシミリ装置、複写機、プリンタなど、各種の電子機器に用いることが可能である。

本実施形態では主として液晶パネルを表示部とした場合の電源制御について説明したが、液晶パネル以外の表示部（例えば、有機ＥＬ表示装置）であっても適用可能である。

本実施形態に係る電源制御装置を説明するブロック図である。 ＤＣ／ＤＣコンバータの内部構成を説明するブロック図である。 本実施形態に係る電源制御のタイミングチャートである。 電源ＯＮからＯＦＦにかけてのＣＳの発生タイミングを示す図である。 ＣＳと同期して行われるデータ通信のタイミングを示す図である。 他の実施形態を説明するブロック図である。 従来の電源制御装置を説明するブロック図である。 電源制御のタイミングチャートである。

符号の説明

１１…ＤＣ／ＤＣコンバータ、１２…ドライバ、１３…表示部、１４…ＣＰＵ、１５…記憶部、１６…電源制御部、１６０シリアル／パラレル変換部、１６１…第１の開閉手段、１６２…第２の開閉手段、１７０…電源スイッチ、１８０…ＯＲ回路

Claims (7)

1. 電源電圧を受けて表示部およびこの表示部へ映像信号を供給するドライバの各々に対応した設定電圧に変換して供給するコンバータと、
   前記コンバータに対して前記ドライバへの設定電圧供給のための第１の制御信号および前記表示部への設定電圧供給のための第２の制御信号を送る制御部と、
   前記制御部において前記第１の制御信号および前記第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部と
   を備えることを特徴とする電源制御装置。
2. 前記コンバータは、前記第１の制御信号に応じて前記ドライバへの電圧供給回路の開閉動作を行う第１の開閉手段と、前記第２の制御信号に応じて前記表示部への電圧供給回路の開閉動作を行う第２の開閉手段とを備えている
   ことを特徴とする請求項１記載の電源制御装置。
3. 前記記憶部に記憶されるデータは、前記電源電圧のＯＮの指示があった場合の前記第１の制御信号に対する前記第２の制御信号の遅延時間を有する
   ことを特徴とする請求項１記載の電源制御装置。
4. 前記記憶部に記憶されるデータは、前記電源電圧のＯＦＦの指示があった場合の前記第２の制御信号に対する前記第１の制御信号の遅延時間を有する
   ことを特徴とする請求項１記載の電源制御装置。
5. 電源電圧を受けて表示部およびこの表示部へ映像信号を供給するドライバの各々に対応した設定電圧に変換して供給するコンバータと、
   前記コンバータに対して前記ドライバへの設定電圧供給のための第１の制御信号および前記表示部への設定電圧供給のための第２の制御信号を送る制御部と、
   前記制御部において前記第１の制御信号および前記第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部とを備える電源制御装置による電源制御方法において、
   前記電源電圧のＯＮの指示があった場合、前記第１の制御信号により前記ドライバへの設定電圧供給の開始を指示し、その後、前記記憶部から読み込んだ前記データに基づくカウントを開始し、所定期間カウントした後に前記第２の制御信号により前記表示部への設定電圧供給の開始を指示する
   ことを特徴とする電源制御方法。
6. 電源電圧を受けて表示部およびこの表示部へ映像信号を供給するドライバの各々に対応した設定電圧に変換して供給するコンバータと、
   前記コンバータに対して前記ドライバへの設定電圧供給のための第１の制御信号および前記表示部への設定電圧供給のための第２の制御信号を送る制御部と、
   前記制御部において前記第１の制御信号および前記第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部とを備える電源制御装置による電源制御方法において、
   前記電源電圧のＯＦＦの指示があった場合、前記第２の制御信号により前記表示部への設定電圧供給の停止を指示し、その後、前記記憶部から読み込んだ前記データに基づくカウントを開始し、所定期間カウントした後に前記第１の制御信号により前記ドライバへの設定電圧供給の停止を指示する
   ことを特徴とする電源制御方法。
7. 表示部へ映像信号を供給するドライバと、
   電源電圧を受けて前記表示部および前記ドライバの各々に対応した設定電圧に変換して供給するコンバータと、
   前記コンバータに対して前記ドライバへの設定電圧供給のための第１の制御信号および前記表示部への設定電圧供給のための第２の制御信号を送る制御部と、
   前記制御部において前記第１の制御信号および前記第２の制御信号の各々の発生タイミングに関わるデータを書き換え可能に記憶する記憶部と
   を備えることを特徴とする電子機器。
   

Images