JP2005175767A - オーディオ信号再生装置 - Google Patents

オーディオ信号再生装置 Download PDF

Info

Publication number
JP2005175767A
JP2005175767A JP2003411570A JP2003411570A JP2005175767A JP 2005175767 A JP2005175767 A JP 2005175767A JP 2003411570 A JP2003411570 A JP 2003411570A JP 2003411570 A JP2003411570 A JP 2003411570A JP 2005175767 A JP2005175767 A JP 2005175767A
Authority
JP
Japan
Prior art keywords
switching
switching circuit
resistance
output
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003411570A
Other languages
English (en)
Other versions
JP4295604B2 (ja
Inventor
Katsunori Shirosako
勝則 城迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003411570A priority Critical patent/JP4295604B2/ja
Publication of JP2005175767A publication Critical patent/JP2005175767A/ja
Application granted granted Critical
Publication of JP4295604B2 publication Critical patent/JP4295604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

【課題】 本発明は、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるオーディオ信号再生装置を提供することを課題とする。
【解決手段】 出力レベルが設定したボリュームよりも大きい場合には、FET3、4を駆動するゲート電圧を下げて、FET3、4のオン抵抗を大きくすることで、スイッチング回路2の出力インピーダンスを高くして、スイッチング回路2からの出力信号の出力レベルを下げ、出力レベルが設定したボリュームよりも小さい場合には、FET3、4を駆動するゲート電圧を上げて、FET3、4のオン抵抗を小さくすることで、スイッチング回路2の出力インピーダンスを低くして、スイッチング回路2からの出力信号の出力レベルを上げる。
【選択図】 図1

Description

本発明は、パルス密度変調(PDM)信号やパルス幅変調(PWM)信号等の1ビットデジタル信号をスイッチング回路のスイッチング動作によって増幅するオーディオ信号再生装置に関し、特にスイッチング回路の出力インピーダンスを可変にしてボリューム調整を行うオーディオ信号再生装置に関する。
アナログオーディオ信号にΔΣ変調処理を施して得られる1ビットデジタル信号は、非常に高いサンプリング周波数と短いデータ長を有し、積分機や加算機の係数を適宜設定することにより伝送可能周波数帯域を広くすることができる。また、サンプリング周波数に対して低域であるオーディオ帯域に対して高いダイナミックレンジを確保できる。このため、音源に応じた周波数を設定することができ、新規格のCD(コンパクトディスク)やDVD(デジタルビデオディスク)等に採用されている。
従来の1ビットデジタル信号の再生を行うオーディオ信号再生装置は、図5に示すように、1ビット生成回路20でPCMデータから生成された1ビットデジタル信号がドライバ回路1に入力され、1ビットデジタル信号が入力されたドライバ回路1が1ビットデジタル信号に基づいてスイッチング回路2の2つの電界効果型トランジスタ3、4(以下、FET3、4と称す)をスイッチング動作させる構成になっており、スイッチング回路2には、定電圧電源+Vccと、ローパスフィルタ5を介してスピーカ6とが接続されている。
1ビットデジタル信号は、スイッチング回路2に供給される定電圧電源+Vccのレベルに基づいてスイッチングされて電力増幅された出力信号として出力され、コイル、コンデンサー等からなるローパスフィルタ5に入力され、かつ、積分されることによりパルス波信号であるスイッチング回路2からの出力信号をアナログ信号に変換してスピーカ6に入力される。なお、ボリューム調整は、1ビット生成回路20の前段に設けられたデジタルATT21によって行われ、デジタルATT21は、ボリューム設定部7により設定されているボリューム設定値に基づいて入力されたPCMデータをボリューム調整して1ビット生成回路20に出力する。
また、本出願人は、ΔΣ変調により1ビットデジタル信号を得る際のクロック信号のパルス幅をボリューム設定部7での設定に応じて変化させて音量制御信号を生成し、1ビットデジタル信号のパルス幅を音量制御信号のパルス幅に変更して切換制御信号を発生するPDC回路を設け、PDC回路からの切換制御信号によりスイッチング回路2をスイッチング動作させることにより、ボリューム調整を行うオーディオ信号再生装置を提案している(例えば、特許文献1参照)。
しかしながら、いずれの従来技術においても、スイッチング回路2のスイッチング動作は、ボリューム調整が施された1ビットデジタル信号に基づいて行われるため、ボリューム設定値の大小に拘わらず、スイッチング回路2からの出力信号には、供給される定電圧電源+Vccの電源ノイズが一定量乗ってしまい、ボリューム設定値が小さくなると電源ノイズの影響が無視できなくなってしまうという問題点があった。
特開平6−335082号公報
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるオーディオ信号再生装置を提供する点にある。
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明のオーディオ信号再生装置は、入力された1ビットデジタル信号をスイッチング手段によって増幅するオーディオ信号再生装置であって、
前記スイッチング手段の出力インピーダンスをボリューム設定値に応じて変更するインピーダンス変更手段を具備することを特徴とする。
さらに本発明のオーディオ信号再生装置は、前記インピーダンス変更手段は、前記スイッチング手段からの出力信号に基づいてフィードバック制御されることを特徴とする。
さらに本発明のオーディオ信号再生装置は、前記インピーダンス変更手段は、前記スイッチング手段のスイッチング素子を駆動するゲート電圧を変更して前記スイッチング素子のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする。
さらに本発明のオーディオ信号再生装置は、前記スイッチング手段は、並列に接続され、同程度のオン抵抗を有する複数のスイッチング素子を具備し、前記インピーダンス変更手段は、駆動する前記スイッチング素子の数を変更して前記スイッチング手段のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする。
さらに本発明のオーディオ信号再生装置は、前記スイッチング手段は、並列に接続され、互いに異なるオン抵抗を有する複数のスイッチング素子を具備し、前記インピーダンス変更手段は、駆動する前記スイッチング素子の組み合わせを変更して前記スイッチング手段のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする。
本発明のオーディオ信号再生装置は、ボリューム設定値に基づいてスイッチング素子を駆動するゲート電圧を変更してスイッチング回路のオン抵抗を変更させるように構成することにより、スイッチング回路の出力インピーダンスと負荷(スピーカ)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、本発明のオーディオ信号再生装置は、スイッチング回路のオン抵抗をスイッチング回路の出力信号の出力レベルに基づいてフィードバック制御するように構成することにより、ゲート電圧の変更量に対するスイッチング回路のオン抵抗の変更量にバラツキがあっても、ボリューム設定値にボリュームを正確に調整することができるという効果を奏する。
さらに、本発明のオーディオ信号再生装置は、並列に接続され、同程度のオン抵抗を有する複数のスイッチング素子からなるスイッチング回路を用い、ボリューム設定値に基づいて駆動するスイッチング素子の数を変更してスイッチング回路のオン抵抗を変更させるように構成することにより、スイッチング回路の出力インピーダンスと負荷(スピーカ)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、本発明のオーディオ信号再生装置は、並列に接続され、互いに異なるオン抵抗を有する複数のスイッチング素子からなるスイッチング回路を用い、ボリューム設定値に基づいて駆動するスイッチング素子の組み合わせを変更してスイッチング回路のオン抵抗を変更させるように構成することにより、スイッチング回路の出力インピーダンスと負荷(スピーカ)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、本発明のオーディオ信号再生装置は、スイッチング回路のオン抵抗をスイッチング回路の出力信号の出力レベルに基づいてフィードバック制御するように構成することにより、各スイッチング素子のオン抵抗にバラツキがあっても、ボリューム設定値にボリュームを正確に調整することができるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1は、本発明に係るオーディオ信号再生装置の第1の実施の形態の構成を示すブロック図であり、図2は、図1に示す出力レベル比較部での比較動作を説明するための説明図である。
第1の実施の形態は、図1を参照すると、パルス密度変調(PDM)信号やパルス幅変調(PWM)信号等の1ビットデジタル信号がドライバ回路1に入力され、1ビットデジタル信号が入力されたドライバ回路1が1ビットデジタル信号に基づいてスイッチング回路2をスイッチング動作させる構成になっており、スイッチング回路2は、ハイサイドスイッチング素子であるFET3およびローサイドスイッチング素子であるFET4からなり、定電圧電源+Vccと、ローパスフィルタ5を介してスピーカ6とが接続されている。
1ビットデジタル信号は、スイッチング回路2に供給される定電圧電源+Vccのレベルに基づいてスイッチングされて電力増幅された出力信号として出力され、コイル、コンデンサー等からなるローパスフィルタ5に入力され、かつ、積分されることによりパルス波信号であるスイッチング回路2からの出力信号をアナログ信号に変換してスピーカ6に入力される。
また、スイッチング回路2からの出力信号は、A/D変換部8に入力され、A/D変換部8は、入力されたスイッチング回路2からの出力信号をデジタル信号に変換して出力レベル比較部9に出力する。
出力レベル比較部9には、定電圧電源+Vccの値が予め設定されており、出力レベル比較部9は、図2を参照すると、A/D変換部8によってデジタル信号に変換されたスイッチング回路2からの出力信号のHレベルと定電圧電源+Vccとを比較して差分をボリューム比較値としてゲート電圧制御部10に出力する。
ゲート電圧制御部10には、ボリューム設定部7によって設定されているボリューム設定値が入力されており、ゲート電圧制御部10は、出力レベル比較部9からのボリューム比較値とボリューム設定部7によって設定されているボリューム設定値とを比較し、比較結果に基づくゲート電圧制御信号をD/A変換部11に出力する。なお、ボリューム設定部7によって設定されるボリューム設定値は、ユーザによって設定されたボリュームを表す数値であり、本実施の形態では、ユーザによって設定されたボリュームがMAXの時に「0」で、ユーザによって設定されたボリュームが小さくなるほど、大きな数値となるものとする。
ゲート電圧制御信号は、ゲート電圧を変更させる向きおよび変更量を指示する信号であり、ゲート電圧制御部10は、ボリューム比較値よりもボリューム設定値が大きい場合、すなわちボリューム設定値よりスイッチング回路2からの出力信号の出力レベルが大きい場合には、ゲート電圧を下げる方向のゲート電圧制御信号を、ボリューム比較値よりもボリューム設定値が小さい場合、すなわちボリューム設定値よりスイッチング回路2からの出力信号の出力レベルが小さい場合には、ゲート電圧を上げる方向のゲート電圧制御信号を出力する。また、ゲート電圧制御部10は、ボリューム比較値とボリューム設定値との差分が大きいほど、ゲート電圧を大きく変更させるゲート電圧制御信号を出力する。
D/A変換部11は、ゲート電圧制御部10からのゲート電圧制御信号をアナログ信号に変換して変圧部12に出力し、変圧部12は、D/A変換部11によってアナログ信号に変換されたゲート電圧制御信号に基づいてドライバ回路1に入力されるゲート電圧を変圧する。
ドライバ回路1は、変圧部12によって変圧されたゲート電圧でスイッチング回路2をスイッチング動作させ、FET3、4のドレイン電流−ドレイン電圧特性曲線における非飽和領域ではオン抵抗がゲート電圧によって変化することを利用し、FET3、4のオン抵抗をゲート電圧に応じて変更させる。すなわち、FET3、4を駆動するゲート電圧を下げることで、FET3、4のドレイン・ソース間のオン抵抗を大きくし、FET3、4を駆動するゲート電圧を上げることで、FET3、4のドレイン・ソース間のオン抵抗を小さくする。
以上の動作によって、ユーザが設定したボリュームよりもスイッチング回路2からの出力信号の出力レベルが大きい場合には、FET3、4を駆動するゲート電圧を下げて、FET3、4のドレイン・ソース間のオン抵抗を大きくすることで、スイッチング回路2の出力インピーダンスを高くして、スイッチング回路2からの出力信号の出力レベルを下げるフィードバック制御が行われ、ユーザが設定したボリュームよりもスイッチング回路2からの出力信号の出力レベルが小さい場合には、FET3、4を駆動するゲート電圧を上げて、FET3、4のドレイン・ソース間のオン抵抗を小さくすることで、スイッチング回路2の出力インピーダンスを低くして、スイッチング回路2からの出力信号の出力レベルを上げるフィードバック制御が行われる。
以上説明したように、第1の実施の形態によれば、ボリューム設定値に基づいてFET3、4を駆動するゲート電圧を変更してスイッチング回路2のオン抵抗を変更させるように構成することにより、スイッチング回路2の出力インピーダンスと負荷(スピーカ6)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、第1の実施の形態によれば、スイッチング回路2のオン抵抗をスイッチング回路2の出力信号の出力レベルに基づいてフィードバック制御するように構成することにより、ゲート電圧の変更量に対するスイッチング回路2のオン抵抗の変更量にバラツキがあっても、ボリューム設定値にボリュームを正確に調整することができるという効果を奏する。
(第2の実施の形態)
図3は、本発明に係るオーディオ信号再生装置の第2の実施の形態の構成を示すブロック図であり、図4は、図3に示すスイッチング回路の構成を示すブロック図である。
第2の実施の形態は、図3を参照すると、並列に接続されている複数のスイッチング素子をハイサイドおよびローサイドのそれぞれに有するスイッチング回路13を用いて、ドライバ回路16で複数のスイッチング素子を選択的に駆動することによって、スイッチング回路13のオン抵抗を可変にしてボリューム調整を行う構成になっている。
スイッチング回路13は、図4を参照すると、ハイサイドの複数のスイッチング素子として複数のFET14−1〜nが並列に接続されていると共に、ローサイドの複数のスイッチング素子として複数のFET15−1〜nが並列に接続されている。FET14−1〜nおよびFET15−1〜nは、同等のオン抵抗を有し、FET14−1〜n、FET15−1〜nの個数は、ボリュームの設定ステップ数に応じて定められ、少なくともボリュームの設定ステップ数以上のFET14−1〜n、FET15−1〜nをそれぞれ並列に接続するように構成されている。
スイッチング回路13からの出力信号は、A/D変換部8に入力され、A/D変換部8は、入力されたスイッチング回路13からの出力信号をデジタル信号に変換して出力レベル比較部9に出力する。
出力レベル比較部9には、定電圧電源+Vccの値が予め設定されており、出力レベル比較部9は、A/D変換部8によってデジタル信号に変換されたスイッチング回路13からの出力信号のHレベルと定電圧電源+Vccとを比較して差分をボリューム比較値としてオン抵抗制御部17に出力する。
オン抵抗制御部17には、ボリューム設定部7によって設定されているボリューム設定値が入力されており、オン抵抗制御部17は、出力レベル比較部9からのボリューム比較値とボリューム設定部7によって設定されているボリューム設定値とを比較し、比較結果に基づくオン抵抗制御信号をセレクタ18に出力する。なお、ボリューム設定部7によって設定されるボリューム設定値は、ユーザによって設定されたボリュームがMAXの時に「0」で、ユーザによって設定されたボリュームが小さくなるほど、大きな数値となる。
オン抵抗制御信号は、スイッチング回路13のオン抵抗を変更させる向きおよび変更量を指示する信号であり、オン抵抗制御部17は、ボリューム比較値よりもボリューム設定値が大きい場合、すなわちボリューム設定値よりスイッチング回路13からの出力信号の出力レベルが大きい場合には、オン抵抗を大きくする方向のオン抵抗制御信号を、ボリューム比較値よりもボリューム設定値が小さい場合、すなわちボリューム設定値よりスイッチング回路13からの出力信号の出力レベルが小さい場合には、オン抵抗を小さくする方向のオン抵抗制御信号を出力する。また、オン抵抗制御部17は、ボリューム比較値とボリューム設定値との差分が大きいほど、オン抵抗を大きく変更させるオン抵抗制御信号をセレクタ18に出力する。
セレクタ18は、スイッチング回路13におけるスイッチング動作に用いるスイッチング素子の数を指示する駆動素子数指示信号をドライバ回路16に出力する手段であり、オン抵抗制御部17から入力されたオン抵抗制御信号に応じてスイッチング素子の数を増減させた駆動素子数指示信号をドライバ回路16に出力し、ドライバ回路16は、セレクタ18からの駆動素子数指示信号によって指示された個数のスイッチング素子を用いてスイッチング回路13をスイッチング動作させ、スイッチング回路13のオン抵抗を変更させる。すなわち、スイッチング動作に用いるスイッチング素子の数を増やすことでスイッチング回路13のオン抵抗を大きくし、スイッチング動作に用いるスイッチング素子の数を減らすことでスイッチング回路13のオン抵抗を小さくする。
以上の動作によって、ユーザが設定したボリュームよりもスイッチング回路13からの出力信号の出力レベルが大きい場合には、スイッチング動作に用いるスイッチング素子の数を増やしてスイッチング回路13のオン抵抗を大きくすることで、スイッチング回路13の出力インピーダンスを高くして、スイッチング回路13からの出力信号の出力レベルを下げるフィードバック制御が行われ、ユーザが設定したボリュームよりもスイッチング回路13からの出力信号の出力レベルが小さい場合には、スイッチング動作に用いるスイッチング素子の数を減らしてスイッチング回路13のオン抵抗を小さくすることで、スイッチング回路13の出力インピーダンスを低くして、スイッチング回路13からの出力信号の出力レベルを上げるフィードバック制御が行われる。
なお、第2の実施の形態では、スイッチング回路13において、同等のオン抵抗を有するスイッチング素子を並列に接続するように構成したが、異なるオン抵抗を有するスイッチング素子を並列に接続するように構成しても良い。すなわち各FET14−1〜n、15−1〜nのオン抵抗の比を、1:2:4:…:2n−1になるように設定すると、例えば、n=7(7個のFETを並列に接続)とすると、128通りにオン抵抗を可変にすることができ、少ないFETでオン抵抗を多段階に可変にすることが可能になる。
以上説明したように、第2の実施の形態によれば、並列に接続され、同程度のオン抵抗を有する複数のFET14−1〜n、15−1〜nからなるスイッチング回路13を用い、ボリューム設定値に基づいて駆動するFET14−1〜n、15−1〜nの数を変更してスイッチング回路13のオン抵抗を変更させるように構成することにより、スイッチング回路13の出力インピーダンスと負荷(スピーカ6)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、第2の実施の形態によれば、並列に接続され、互いに異なるオン抵抗を有する複数のFET14−1〜n、15−1〜nからなるスイッチング回路13を用い、ボリューム設定値に基づいて駆動するFET14−1〜n、15−1〜nの組み合わせを変更してスイッチング回路13のオン抵抗を変更させるように構成することにより、スイッチング回路13の出力インピーダンスと負荷(スピーカ6)のインピーダンスとに応じたボリューム調整を行うことができ、ボリューム設定値が小さくなった場合の定電圧電源の電源ノイズを分圧抵抗によって低減させることができ、ボリューム設定値が小さくなっても電源ノイズの影響を低減させることができるという効果を奏する。
さらに、第2の実施の形態によれば、スイッチング回路13のオン抵抗をスイッチング回路13の出力信号の出力レベルに基づいてフィードバック制御するように構成することにより、各FET14−1〜n、15−1〜nのオン抵抗にバラツキがあっても、ボリューム設定値にボリュームを正確に調整することができるという効果を奏する。
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
本発明に係るオーディオ信号再生装置の第1の実施の形態の構成を示すブロック図である。 図1に示す出力レベル比較部での比較動作を説明するための説明図である。 本発明に係るオーディオ信号再生装置の第2の実施の形態の構成を示すブロック図である。 図3に示すスイッチング回路の構成を示すブロック図である。 従来のオーディオ信号再生装置の構成を示すブロック図である。
符号の説明
1 ドライバ回路(第1の実施の形態)
2 スイッチング回路(第1の実施の形態)
3、4 FET(第1の実施の形態)
5 ローパスフィルタ
6 スピーカ
7 ボリューム設定部
8 A/D変換部
9 出力レベル比較部
10 ゲート電圧制御部(インピーダンス変更手段)
11 D/A変換部
12 変圧部
13 スイッチング回路(第2の実施の形態)
14−1〜n、15−1〜n FET(第2の実施の形態)
16 ドライバ回路(第2の実施の形態)
17 オン抵抗制御部(インピーダンス変更手段)
18 セレクタ

Claims (5)

  1. 入力された1ビットデジタル信号をスイッチング手段によって増幅するオーディオ信号再生装置であって、
    前記スイッチング手段の出力インピーダンスをボリューム設定値に応じて変更するインピーダンス変更手段を具備することを特徴とするオーディオ信号再生装置。
  2. 前記インピーダンス変更手段は、前記スイッチング手段からの出力信号に基づいてフィードバック制御されることを特徴とする請求項1記載のオーディオ信号再生装置。
  3. 前記インピーダンス変更手段は、前記スイッチング手段のスイッチング素子を駆動するゲート電圧を変更して前記スイッチング素子のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする請求項1又は2記載のオーディオ信号再生装置。
  4. 前記スイッチング手段は、並列に接続され、同程度のオン抵抗を有する複数のスイッチング素子を具備し、
    前記インピーダンス変更手段は、駆動する前記スイッチング素子の数を変更して前記スイッチング手段のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする請求項1又は2記載のオーディオ信号再生装置。
  5. 前記スイッチング手段は、並列に接続され、互いに異なるオン抵抗を有する複数のスイッチング素子を具備し、
    前記インピーダンス変更手段は、駆動する前記スイッチング素子の組み合わせを変更して前記スイッチング手段のオン抵抗を変更させることで、前記スイッチング手段の出力インピーダンスを変更させることを特徴とする請求項1又は2記載のオーディオ信号再生装置。

JP2003411570A 2003-12-10 2003-12-10 オーディオ信号再生装置 Expired - Fee Related JP4295604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003411570A JP4295604B2 (ja) 2003-12-10 2003-12-10 オーディオ信号再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411570A JP4295604B2 (ja) 2003-12-10 2003-12-10 オーディオ信号再生装置

Publications (2)

Publication Number Publication Date
JP2005175767A true JP2005175767A (ja) 2005-06-30
JP4295604B2 JP4295604B2 (ja) 2009-07-15

Family

ID=34732267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411570A Expired - Fee Related JP4295604B2 (ja) 2003-12-10 2003-12-10 オーディオ信号再生装置

Country Status (1)

Country Link
JP (1) JP4295604B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152418A (ja) * 2015-02-16 2016-08-22 オンキヨー株式会社 信号受信装置、及び、スピーカー装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152418A (ja) * 2015-02-16 2016-08-22 オンキヨー株式会社 信号受信装置、及び、スピーカー装置

Also Published As

Publication number Publication date
JP4295604B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
US7262658B2 (en) Class-D amplifier system
JP5430025B2 (ja) D級増幅装置
JP4787742B2 (ja) 信号出力回路、それを用いたオーディオ信号出力装置、電子機器
JP4356625B2 (ja) デジタルアンプ
US6429737B1 (en) Method and apparatus for multi-channel digital amplification
US7432760B2 (en) Digital amplifier apparatus and method of muting digital amplifier apparatus
Putzeys Digital audio's final frontier
JP2004194054A (ja) デルタシグマ変調器の出力フィルタ及び該出力フィルタを備えたディジタル信号処理装置
US6538590B1 (en) Transient noise reduction circuits, systems and methods in power digital-to-analog converters
JP2004289789A (ja) 3物理的レベルを用いたマルチレベルd級増幅器
JP3928728B2 (ja) デジタルアンプ
JP4295604B2 (ja) オーディオ信号再生装置
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたd級音響増幅器
JP3904508B2 (ja) デジタルスイッチングアンプ
JP4461631B2 (ja) スイッチングアンプ装置
KR20190126353A (ko) 디지털 pwm 변조기
JP4515926B2 (ja) デジタルスイッチングアンプ
US7579907B2 (en) Switching amplifier
JP2006229891A (ja) 信号増幅回路およびそれを用いた電子機器
US8773197B2 (en) Distortion correction in class-D amplifiers
JP4027276B2 (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2005006093A (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2007180645A (ja) スイッチング増幅器
JP2006101022A (ja) デジタルアンプ
JP4025303B2 (ja) デジタルアンプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees