JP2005175216A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2005175216A
JP2005175216A JP2003413410A JP2003413410A JP2005175216A JP 2005175216 A JP2005175216 A JP 2005175216A JP 2003413410 A JP2003413410 A JP 2003413410A JP 2003413410 A JP2003413410 A JP 2003413410A JP 2005175216 A JP2005175216 A JP 2005175216A
Authority
JP
Japan
Prior art keywords
ceramic green
green sheet
type
ceramic
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003413410A
Other languages
English (en)
Other versions
JP4525066B2 (ja
Inventor
Hideaki Matsushima
秀明 松嶋
Hidekazu Maeda
英一 前田
Riyouhei Kawabata
良兵 川端
Tatsuya Mizuno
辰哉 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003413410A priority Critical patent/JP4525066B2/ja
Publication of JP2005175216A publication Critical patent/JP2005175216A/ja
Application granted granted Critical
Publication of JP4525066B2 publication Critical patent/JP4525066B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】 複数の材料からなる積層体を備えた積層セラミック電子部品の製造方法であって、小型電子部品に適用可能であり、印刷不良などが発生しない製造方法を提供する。
【解決手段】 セラミックグリーンシート140を貫通し基材180を底面とする凹部141と、前記セラミックグリーンシート140と前記基材180をともに貫通する貫通孔142とを形成する工程と、印刷によって前記凹部141に導電ペーストを充填し、前記基材180側から印刷をおこなって前記貫通孔142にセラミックペーストを充填する工程と、前記セラミックグリーンシート140を前記基材180から剥離して所定枚数積層し、積層体を形成する工程と、によって積層セラミック電子部品を製造する。
【選択図】 図4

Description

本発明は、複数の材料からなるセラミック基体を有する積層セラミック電子部品の製造方法に関する。
セラミック基体の内部にコイル導体などの内部導体を形成してなる積層セラミック電子部品において、特性向上のため、性質の異なる複数の材料によってセラミック基体を構成しているものがある。
例えば、セラミック積層体の内部に1次コイルと2次コイルとを埋設してなる積層トランスにおいて、1次コイルと2次コイルとの結合係数を上昇させるため、非磁性体グリーンシートを積層してなるセラミック基体の、コイルが周回する内側に磁性体を埋設したものが知られている(特許文献1)。
また、コイル導体の周囲を低透磁率セラミックスで、その余の部分を高透磁率セラミックスで形成したセラミック基体を有する積層トランスも知られている(特許文献2)。
特開平5−217772号公報 特開平7−201569号公報
特許文献1に記載された積層トランスは、非磁性体シートと導体層とを交互に積層してなるセラミック基体の中央部に垂直に孔を形成し、孔に磁性体ペーストを充填して製造する。
一般にこの孔はドリルによる穿孔などの方法によって形成するが、チップサイズが小さくなるほど、ドリルの加工精度に対する要求が厳しくなる。電子部品に対する小型化の要請が強い現状では、例えば1608サイズや1005サイズの電子部品が要求されており、このようなサイズになると、ドリルによる穿孔は現状の技術水準では加工精度上ほぼ不可能であり、上記の製造方法で電子部品の小型化を図るには限界がある。
また、特許文献2に記載された積層トランスは、ベースフィルムによって下面を支持されたセラミックグリーンシートにキャビティを形成し、キャビティに印刷によって高透磁率ペーストを充填して作成する。
このとき、キャビティ内に十分に高透磁率ペーストを充填しようとすれば、キャビティの開口面よりも大きい範囲に高透磁率ペーストを印刷する必要がある。セラミックグリーンシートには、内部導体同士を連接するためのバイアホールも形成されており、バイアホールに導電ペーストを印刷する際にも同様に、バイアホールの開口面よりも広い範囲に導電ペーストを印刷する必要がある。
このとき、ペーストを充填すべきキャビティあるいはバイアホールの開口面の周囲には高透磁率ペーストあるいは導電ペーストが残り、セラミックグリーンシートの表面に段差が形成されてしまう。そのため、導電ペーストと高透磁率ペーストのうち、あとから印刷されるものを印刷するときには、表面に段差があるセラミックグリーンシートに対してスクリーン印刷をおこなうことを余儀なくされる。その場合、被印刷面であるセラミックグリーンシートとスクリーン印刷版との接触が不安定になり、印刷品質の低下を招くという問題があった。導電ペーストの印刷品質が低下した場合には、内部導体の印刷幅や印刷厚みにばらつきがでて直流抵抗の増加などを招き、また、高透磁率ペーストの印刷品質が低下した場合には、キャビティに対する高透磁率ペーストの充填が不完全になって、セラミック基体の密度が不均一になりクラックの発生などを招くことがある。
本発明は上記の問題に鑑みてなされたものであり、複数種類の材料からなるセラミック基体を有する積層電子部品の製造方法であって、小型の電子部品にも対応でき、かつ、ペーストの印刷品質の低下などの問題が発生しない製造方法を提供することを目的とする。
上記問題点を解決するために本発明の積層セラミック電子部品の製造方法は、基材上に支持された第1種のセラミックグリーンシートを用意する第1の工程と、前記第1種のセラミックグリーンシートを貫通し前記基材を底面とする凹部と、前記セラミックグリーンシートと前記基材をともに貫通する第1の貫通孔とを形成する第2の工程と、前記第1種のセラミックグリーンシートに印刷によって前記凹部に導電ペーストを充填し、前記基材側から印刷をおこなって前記第1の貫通孔にセラミックペーストを充填する第3の工程と、前記第1種のセラミックグリーンシートを前記基材から剥離して所定枚数積層し、積層体を形成する第4の工程と、を含むことを特徴とする。
導電ペーストをセラミックグリーンシート側から印刷し、セラミックペーストを基材側から印刷することにより、同一面に2度の印刷をおこなう必要がないため、印刷品質の低下を招くことがない。また、凹部および第1の貫通孔の形成は、レーザ装置などの周知の方法によって高精度に加工できるため、この製造方法によれば小型の電子部品を製造することができる。
また、前記第3の工程においては、前記基材側から印刷をおこなって前記第1の貫通孔にセラミックペーストを充填した後に、印刷によって前記凹部に導電ペーストを充填することを特徴とする。
第3の工程においては、導電ペーストの印刷充填と、第1の貫通孔へのセラミックペーストの充填はどちらを先に行ってもよいが、導電ペーストの充填を先に行う場合、導電ペーストの印刷厚みによっては、セラミックグリーンシートの表面に導電ペーストによって凹凸が形成され、セラミックペーストの印刷品質の低下を招くこともあり得るので、セラミックペーストの充填を先に行ったほうが好ましい。
さらにまた、本発明の積層セラミック電子部品の製造方法は、第2の貫通孔が形成された第2種のセラミックグリーンシートを用意し、前記第4の工程においては、前記第1種のセラミックグリーンシートの前記セラミックペーストが充填された領域と前記第2の貫通孔が重なるように、前記第1種のセラミックグリーンシートと前記第2のセラミックグリーンシートとを所定枚数ごとに交互に積層して積層体を形成することを特徴とする。
また、前記第4の工程において、前記基材から剥離された前記第1種のセラミックグリーンシートの前記基材に支持されていた面には、前記セラミックペーストが前記第1種の貫通孔から突出した突出部が形成されており、該突出部が前記第2の貫通孔に嵌めこまれるように前記第1種のセラミックグリーンシートと前記第2種のセラミックグリーンシートとを所定枚数ごとに交互に積層することを特徴とする。
セラミックペーストが充填される貫通孔の深さは、セラミックグリーンシートの厚みと基材の厚みの和に等しくなるため、充填されたセラミックペーストの厚みはセラミックグリーンシートの厚みよりも厚くなる。基材の厚みがセラミックグリーンシートの厚み対して無視できない程度に厚い場合、基材を剥離した状態では、セラミックグリーンシートの表面からセラミックペーストが一定の厚み(基材の厚みに等しい)だけ突出している状態になる。この突出が一定以上になると、積層体の積みずれなどが発生することがある。よって、第2の貫通孔を形成した第2種のセラミックグリーンシートを用意して、セラミックペーストの突出部を第2の貫通孔に嵌めるようにして積層することにより、セラミックペーストの突出を第2の貫通孔によって吸収することができるので、積みずれなどの不具合が発生することがない。またこのとき、セラミックペーストの突出量、すなわち基材の厚みと、第2種のセラミックグリーンシートの厚みを略等しくしておくことが好ましい。
また、本発明の積層セラミック電子部品においては、前記第1種のセラミックグリーンシートを低透磁率材料あるいは非磁性材料から構成し、前記セラミックペーストを高透磁率材料とすることができる。
これにより、高透磁率材料と低透磁率材料(あるいは非磁性材料)とからなるセラミック積層体を構成することができ、例えば積層コイル部品に適用した場合にインダクタンス値の向上などの効果を得ることができる。
さらに、前記積層体の積層方向の上面および下面には、高透磁率材料からなる第3種のセラミックグリーンシートが積層されていて、前記第3種のセラミックグリーンシートと前記セラミックペーストとで閉磁路を構成することができる。
これにより、本発明を例えば積層トランスやコモンモードチョークコイルに適用した場合、高透磁率のセラミックペーストと第3種のセラミックグリーンシートからなる閉磁路に磁界が集中し、高い結合係数を得ることができる。
以上のように本発明によれば、複数種類の材料からなるセラミック基体を有する積層電子部品の製造方法であって、小型の電子部品にも対応でき、かつ、ペーストの印刷品質の低下などの問題が発生しない製造方法を提供することができる。
以下において図面を参照しつつ、本発明の具体的な実施の形態について詳細に説明する。
図1は本発明の第1の実施例に係る積層セラミック電子部品としての積層コイルを示す外観斜視図であり、図2は断面図である。図1および図2に示すように、積層コイル100は、内部導体としてのコイル導体120を内蔵した積層体110と、積層体110の端部に形成されコイル導体120の両端部にそれぞれ接続する二つの外部電極130とからなる。積層体は高透磁率部111と非磁性体部112からなり、コイル導体120が巻回されている内側が高透磁率部111であり、その余の部分が非磁性体部112である。高透磁率部111はコイル導体120の磁性体コアとして作用する。
次にこの積層コイルの製造方法について説明する。図3は積層コイル100を示す分解斜視図である。積層体110は第1種のセラミックグリーンシート140と外層用セラミックグリーンシート170とが図3に示す所定の順序に積層されてなる。積層体110に内蔵されているコイル導体120は、複数の帯状導体121と、帯状導体121の所定の端部同士を接続するバイアホール122と、帯状導体121と外部電極130(図3には図示しない)とを接続するバイアホール123とからなる。
第1種のセラミックグリーンシート140は非磁性体材料からなり、U字状の帯状導体121が形成されている。帯状導体121の端部に重なるように形成されているバイアホール122によって、隣接する帯状導体121の端部同士が接続されている。U字状の帯状導体121に囲まれた領域には高透磁率部111が形成されている。
外層用セラミックグリーンシート170は非磁性体材料からなり、第1種のセラミックグリーンシート140に形成された帯状導体121の端部と外部電極130(不図示)とを接続するバイアホール123が形成されている。
次に第1種のセラミックグリーンシート140を用意する工程について、図4を参照して説明する。まず酸化第二鉄(Fe23)、酸化亜鉛(ZnO)、酸化銅(CuO)を所定の割合で混合して仮焼、粉砕を行いCu−Zn系フェライト粉末を得る。なおCu−Zn系フェライトはキュリー温度が低いため、常温では非磁性体として振舞う。次にこのCu−Zn系フェライト粉末にバインダーや、必要に応じて分散剤や消泡剤などを加えて混練してスラリーを得る。このスラリーをドクターブレード法やリバースロールコータを用いる方法によって基材180上に成形して、図4(a)に示す第1種のセラミックグリーンシート140を得る。基材180としては例えばPETフィルムなどを用いることができる。
次にCO2レーザなどの手段によって、図4(b)に示すように凹部141を形成する。凹部141は第1種のセラミックグリーンシート140を貫通し、かつ、基材180を貫通しないように形成する。すなわち、基材180が凹部141の底面になるようにされている。
さらに、CO2レーザや金型による打ち抜きなどの方法によって、図4(c)に示すように第1の貫通孔142を形成する。第1の貫通孔142は第1種のセラミックグリーンシート140と基材180をともに貫通している。
次に、図4(d)に示すように、基材180側を上にして、第1種のセラミックグリーンシート140を濾紙190上に吸引などの手段によって固定し、基材180上に直接スキージ400を摺動させて高透磁率セラミックペースト143を充填して高透磁率部111を形成する。高透磁率セラミックペースト143は、酸化第二鉄(Fe23)、酸化ニッケル(NiO)、酸化銅(CuO)、酸化亜鉛(ZnO)を原材料として得たNi−Cu−Zn系フェライト粉末と、バインダー、分散剤などを混練して得たものである。
次に、第1種のセラミックグリーンシート140側を上にして第1種のセラミックグリーンシート140側からスクリーン印刷をおこない、Agなどの金属粉末を主成分とする導電ペーストによって帯状導体121を印刷すると同時に、凹部141に導電ペーストを充填してバイアホール122を形成する(図4(e))。
この方法によれば、同一面に二度の印刷をおこなう必要がない。また、高透磁率セラミックペースト143の印刷を導電ペーストの印刷よりも先に行うことにより、二度の印刷を行う時点ではいずれも第1種のセラミックグリーンシート140の表面は平坦な状態であるから、印刷品質の低下を招くことがない。
次に、外層用セラミックグリーンシート170を用意する工程について説明する。上記と同一の方法によって得たCu−Zn系フェライト粉末とバインダー、分散剤などを混連してスラリーを得て、ドクターブレード法などの方法によって外層用グリーンシート170を形成する。CO2レーザや金型による打ち抜きなどの方法によって貫通孔を形成し、貫通孔に導電ペーストを充填してバイアホール123を形成する。
このようにして準備した第1種のセラミックグリーンシート140と外層用セラミックグリーンシート170を、図3に示すように積層して圧着後、脱バインダー処理を行って900℃程度の所定の温度で焼成する。焼成後の積層体をバレル研磨し、積層体の端部に導電ペーストを焼きつけ、順にNiめっき、Snめっきを施して外部電極を形成し、図1に示す積層コイル100を得る。
なお、本発明の要旨の範囲内で上記の実施例に種々の変更を加えてもよいことは言うまでもない。例えば、高透磁率材料としては上記のNi−Cu−Zn系フェライトに代えてMn−Zn系フェライトなどを用いてもよい。また、非磁性体材料としてはBaO、Al23、SiO2、B23などからなるガラスセラミックスなどを用いてもよく、あるいは非磁性体材料に代えて比較的透磁率が低い磁性体材料を用いてもよい。
次に本発明の第2の実施例について説明する。第1の実施例と共通する部分については詳細な記載を省略する。
図5は本発明の積層セラミック電子部品の一例としての積層コイル200を示す分解斜視図である。外層用セラミックグリーンシート170および第1種のセラミックグリーンシート140の構成および製造方法は第1の実施例と同様であるので説明を省略する。
本実施例では、第1種のセラミックグリーンシート140と第2種のセラミックグリーンシート150が交互に積層され、その積層方向Xの両側に外層用セラミックグリーンシート170が積層されている。
第2種のセラミックグリーンシート150は、非磁性体材料からなり、U字状の帯状導体121およびバイアホール122が形成されている。バイアホール122は帯状導体121の端部に重なるように配置され、帯状導体121の所定の端部同士を接続してコイル導体120を形成している。
また、帯状導体121に囲まれた位置には、第2の貫通孔151が形成されている。第2の貫通孔151は、第1種のセラミックグリーンシート140の高透磁率部111と略等しい大きさで、高透磁率部111に重なるような位置に配置されている。
ここで第2種のセラミックグリーンシート150を用意する工程について図6を参照しつつ説明する。まず、Cu−Zn系フェライト粉末を用意し、バインダー、分散剤などと混練してセラミックスラリーを得て、ドクターブレード法やリバースロールコータを用いる方法によって、図6(a)に示すように基材180上に第2種のセラミックグリーンシート150を成形する。次に図6(b)に示すように、CO2レーザなどの方法によって、第2種のセラミックグリーンシート150を貫通し、基材180を底面とする(すなわち基材180を貫通しない)凹部141を形成する。さらに図6(c)に示すように、CO2レーザや金型による打ち抜きなどの方法によって、第2種のセラミックグリーンシート150と基材180をともに貫通する貫通孔151を形成する。次にスクリーン印刷法によって、Agなどの金属粉末を主成分とする導電ペーストを印刷して、図6(d)に示すように帯状導体121を形成するとともに凹部141に導電ペーストを充填してバイアホール122を形成する。
凹部141は基材180を貫通するように形成しても構わないが、導電ペーストを印刷するときに基材180の裏側にペーストが漏れことを防ぐためには基材180を貫通しないようにすることが好ましい。また、第2種のセラミックグリーンシート150と基材180をともに貫通する第2の貫通孔151は、第2種のセラミックグリーンシート150のみを貫通するようにしても構わない。
次にセラミックグリーンシートを積層する工程について説明する。まずバイアホール123(不図示)が形成された外層用セラミックグリーンシート170を所定枚数積層する。次に図7(a)に示すように、基材180に支持された第1のセラミックグリーンシート140を用意し、外層用セラミックグリーンシート170上に重ねて所定の圧力をかけて密着させる。図7(b)に示すように第1種のセラミックグリーンシート140から基材180を剥離する。このとき、高透磁率セラミックペーストによって形成されている高透磁率部111の厚みは第1種のセラミックグリーンシート140の厚みと基材180の厚みとの和に等しいため、基材180の厚みが第1種のセラミックグリーンシート140の厚み対して無視できない程度に厚い場合、高透磁率部111が第1種のセラミックグリーンシート140から一定の厚みで突出した状態になり、突出部144が形成されている。
次に図7(c)に示すように、高透磁率部111の突出部144が第2の貫通孔151に嵌るように、第1種のセラミックグリーンシート140上に第2種のセラミックグリーンシート150を重ねて所定の圧力を加えて密着させ、基材180を剥離する。これにより、図7(d)に示すように、突出部144によって形成されていた段差が第2種のセラミックグリーンシート150によって解消されるので、積みずれなどの問題が生じることを防止できる。なお、基材180が第1種のセラミックグリーンシート140の厚みに対して無視できるほどに十分に薄い場合、あるいは積層数が少ない場合には、第1の実施例のように第2種のセラミックグリーンシート150を用いずに積層しても特に問題は発生しない。
続いて、図7(e)に示すように、第2種のセラミックグリーンシート150上に第1種のセラミックグリーンシート140を積層する。さらに図7(a)に示したのと同様に、その上に第2種のセラミックグリーンシート150を積層する。このように第1種のセラミックグリーンシート140と第2種のセラミックグリーンシート150とを1層ごとに交互に所定回数繰り返して積層した後、外層用セラミックグリーンシート170を所定枚数積層して積層体を得る。
積層体を脱バインダー処理して、900℃程度の所定の温度で焼成し、バレル研磨を行った後に、積層体の端部に導電ペーストを焼き付け、順にNiめっき、Snめっきを施して積層コイル200が完成する。
上記では第1種のセラミックグリーンシート140と第2種のセラミックグリーンシート150とを1層ごとに交互に積層したが、必ずしも1層ごとではなく、たとえば第1種のセラミックグリーンシート140が1層に対して第2種のセラミックグリーンシートを複数層積層するようにしてもよい。その一例を図8に示すと、第1種のセラミックグリーンシート140の1層に対して第2種のセラミックグリーンシート150を3層積層するようにしている。この場合、突出部144の厚み(すなわち第1種のセラミックグリーンシート140の基材の厚み)が第2種のセラミックグリーンシート150の厚みの3倍に略等しくなるようにすることが好ましい。なお、図8では第1種および第2種のセラミックグリーンシート140,150を支持する基材は図示を省略している。
次に本発明の第3の実施例について説明する。第1および第2の実施例と共通する部分については詳細な説明を省略する。
図9は本発明の積層セラミック電子部品の一例としての積層コモンモードチョークコイル300を示す外観斜視図であり、図10はその断面図である。積層コモンモードチョークコイル300は、積層体110と、積層体110の表面に形成された外部電極130a〜130dと、積層体110に内蔵された二つのコイル導体120a,120bとからなる。
二つのコイル導体120a,120bは軸方向が互いに略平行になるように隣接して設けられ、コイル導体120aの一方の端部は外部電極130aに、他方の端部は外部電極130bに接続している。またコイル導体120bの一方の端部は外部電極130cに、他方の端部は外部電極130dに接続している。二つのコイル導体120a,120bは、同相で電流が入力された場合に互いに磁界を強め合うように形成されており、これによってコモンモードノイズを減衰させる。
積層体110は高透磁率部111と非磁性体部112とからなり、コイル導体120a,120bが周回する内側と、積層方向Xの両端部が高透磁率部111であり、そのほかの部分が非磁性体部112である。高透磁率部111によって、二つのコイル導体120a,120bの磁路が形成されており、これによって二つのコイル導体120a,120bの結合係数が高くなる。
次に積層コモンモードチョークコイル300の製造方法について説明する。図11は積層コモンモードチョークコイル300の分解斜視図である。積層体は第1種のセラミックグリーンシート140、第2種のセラミックグリーンシート150、第3種のセラミックグリーンシート160が図11に示す所定の順序に積層されてなる。積層体に内蔵されているコイル導体120a,120bは、複数の帯状導体121a,121bと、帯状導体121a,121bの所定の端部同士を接続するバイアホール122a,122bと、帯状導体121a,121bと外部電極130a〜130d(図11には図示しない)とを接続するバイアホール122a,122bとからなる。
第1種のセラミックグリーンシート140は非磁性体材料からなり、U字状の帯状導体121a,121bが形成されている。帯状導体121a,121bの端部に重なるように形成されているバイアホール122a,122bによって隣接する帯状導体121a,121bの端部同士が接続されている。U字状の帯状導体121a,121bに囲まれた領域には高透磁率部111が形成されている。
第2種のセラミックグリーンシート150は、非磁性体材料からなり、帯状導体121a,121bおよびバイアホール122a,122bが形成されている。バイアホール122a,122bは帯状導体121a,121bの端部に重なるように配置され、帯状導体121a,121bの所定の端部同士を接続してコイル導体120a,120bを形成している。また、帯状導体121a,121bに囲まれた領域には、第2の貫通孔151が形成されている。第2の貫通孔151は、第1種のセラミックグリーンシート140の高透磁率部111と略等しい大きさで、高透磁率部111に重なるような位置に配置されている。
第1種のセラミックグリーンシート140と第2種のセラミックグリーンシート150とは1層ごとに交互に積層されている。
第3種のセラミックグリーンシート160は高透磁率材料からなり、第1種のセラミックグリーンシート140に形成された帯状導体121a,121bの端部と外部電極130a〜130d(不図示)とを接続するバイアホール123a,bが形成されている。第3種のセラミックグリーンシート160は、第1種および第2種のセラミックグリーンシート140,150が積層されてなる領域の積層方向の両端部に積層される。
第1種のセラミックグリーンシート140は第1および第2の実施例で説明した方法と同様の方法で用意され、Cu−Zn系フェライトからなり、高透磁率部111はNi−Cu−Zn系フェライトからなる。第2種のセラミックグリーンシート150も第2の実施例で説明した方法と同様の方法で用意され、Cu−Zn系フェライトからなる。
第3種のセラミックグリーンシート160を用意する工程について説明する。Fe23、ZnO、CuO、NiOを所定の割合で混合して仮焼、粉砕を行いCu−Zn系フェライト粉末を得る。Ni−Cu−Zn系フェライト粉末とバインダー、分散剤などを混連してスラリーを得て、ドクターブレード法などの方法によって第3種のセラミックグリーンシート160を形成する。CO2レーザや金型による打ち抜きなどの方法によって貫通孔を形成し、貫通孔に導電ペーストを充填してバイアホール123a,123bを形成する。
次にセラミックグリーンシートを積層する工程について図12を参照して説明する。まずバイアホール123a,123b(不図示)が形成された第3種のセラミックグリーンシート160を所定枚数積層する。次に図12(a)に示すように、基材180に支持された第1のセラミックグリーンシート140を用意し、第3種のセラミックグリーンシート160上に重ねて所定の圧力をかけて密着させる。そして図12(b)に示すように第1種のセラミックグリーンシート140から基材180を剥離する。このとき、高透磁率セラミックペーストによって形成されている高透磁率部111の厚みは第1種のセラミックグリーンシート140の厚みと基材180の厚みとの和に等しいため、基材180の厚みが第1種のセラミックグリーンシート140の厚み対して無視できない程度に厚い場合、高透磁率部111がセラミックグリーンシートから一定の厚みで突出した状態になり、突出部144が形成されている。
次に図12(c)に示すように、高透磁率部111の突出部144が第2の貫通孔150に嵌るように、第1種のセラミックグリーンシート140上に第2種のセラミックグリーンシート150を重ねて所定の圧力を加えて密着させ、基材180を剥離する。これにより、図12(d)に示すように、突出部144によって形成されていた段差が第2種のセラミックグリーンシート150によって解消されるので、積みずれなどの問題が生じることを防止できる。
続いて、図12(e)に示すように、第2種のセラミックグリーンシート150上に第1種のセラミックグリーンシート140を積層する。さらに図7(a)に示したのと同様に、その上に第2種のセラミックグリーンシート150を積層する。このように第1種のセラミックグリーンシート140と第2種のセラミックグリーンシート150とを1層ごとに交互に所定回数繰り返して積層した後、第3種のセラミックグリーンシート160を所定枚数積層して積層体を得る。
積層体を脱バインダー処理して、900℃程度の所定の温度で焼成し、バレル研磨を行った後に、積層体の端部に導電ペーストを焼き付け、順にNiめっき、Snめっきを施して積層コモンモードチョークコイル300が完成する。
本発明の実施の形態は上記の第1ないし第3の実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変更を加えることができる。例えば本発明の積層セラミック電子部品は積層トランス、積層LC複合部品、積層コイルアレイなどであってもよい。また上記の実施例では、高透磁率材料と非磁性体材料を用いたが、高誘電率材料と低誘電率材料、磁性体と誘電体などの組み合わせであってもよく、また3種類以上のセラミック材料が複合していてもよい。
実施例1の積層コイルを示す外観斜視図である。 実施例1の積層コイルを示す断面図である。 実施例1の積層コイルを示す分解斜視図である。 実施例1の積層コイルの第1種瀬のセラミックグリーンシートを用意する工程を示す断面図である。 実施例2の積層コイルを示す分解斜視図である。 実施例2の積層コイルの第2種のセラミックグリーンシートを用意する工程を示す断面図である。 実施例2の積層コイルの、セラミックグリーンシートを積層する工程を示す断面図である。 実施例2の積層コイルの変形例を示す断面図である。 実施例3の積層コモンモードチョークコイルを示す外観斜視図である。 実施例3の積層コモンモードチョークコイルを示す断面図である。 実施例3の積層コモンモードチョークコイルを示す分解斜視図である。 実施例3の積層コモンモードチョークコイルの、セラミックグリーンシートを積層する工程を示す断面図である。
符号の説明
100,200 積層コイル
110 積層体
111 高透磁率部
112 非磁性体部
120,120a,120b コイル導体
121,121a,121b 帯状導体
122,122a,122b,123,123a,123b バイアホール
130,130a,130b,130c,130d 外部電極
140 第1種のセラミックグリーンシート
141 凹部
142 第1の貫通孔
143 高透磁率ペースト
144 突出部
150 第2種のセラミックグリーンシート
151 第2の貫通孔
160 第3種のセラミックグリーンシート
170 外層用セラミックグリーンシート
180 基材
190 濾紙
300 積層コモンモードチョークコイル
400 スキージ

Claims (6)

  1. 基材上に支持された第1種のセラミックグリーンシートを用意する第1の工程と、
    前記第1種のセラミックグリーンシートを貫通し前記基材を底面とする凹部と、前記セラミックグリーンシートと前記基材をともに貫通する第1の貫通孔とを形成する第2の工程と、
    前記第1種のセラミックグリーンシートに印刷によって前記凹部に導電ペーストを充填し、前記基材側から印刷をおこなって前記第1の貫通孔にセラミックペーストを充填する第3の工程と、
    前記第1種のセラミックグリーンシートを前記基材から剥離して所定枚数積層し、積層体を形成する第4の工程と、を含むことを特徴とする積層セラミック電子部品の製造方法。
  2. 前記第3の工程においては、前記基材側から印刷をおこなって前記第1の貫通孔にセラミックペーストを充填した後に、印刷によって前記凹部に導電ペーストを充填することを特徴とする請求項1に記載の積層セラミック電子部品の製造方法。
  3. 第2の貫通孔が形成された第2種のセラミックグリーンシートを用意し、前記第4の工程においては、前記第1種のセラミックグリーンシートの前記セラミックペーストが充填された領域と前記第2の貫通孔が重なるように、前記第1種のセラミックグリーンシートと前記第2のセラミックグリーンシートとを所定枚数ごとに交互に積層して積層体を形成することを特徴とする請求項1あるいは請求項2に記載の積層セラミック電子部品の製造方法。
  4. 前記第4の工程において、前記基材から剥離された前記第1種のセラミックグリーンシートの前記基材に支持されていた面には、前記セラミックペーストが前記第1種の貫通孔から突出した突出部が形成されており、該突出部が前記第2の貫通孔に嵌めこまれるように前記第1種のセラミックグリーンシートと前記第2種のセラミックグリーンシートとを所定枚数ごとに交互に積層することを特徴とする請求項3に記載の積層セラミック電子部品の製造方法。
  5. 前記第1種のセラミックグリーンシートは低透磁率材料あるいは非磁性材料からなり、前記セラミックペーストは高透磁率材料からなることを特徴とする請求項1ないし請求項4に記載の積層セラミック電子部品の製造方法。
  6. 前記積層体の積層方向の上面および下面には、高透磁率材料からなる第3種のセラミックグリーンシートが積層されていて、前記第3種のセラミックグリーンシートと前記セラミックペーストとで閉磁路を構成することを特徴とする請求項5に記載の積層セラミック電子部品の製造方法。
JP2003413410A 2003-12-11 2003-12-11 積層セラミック電子部品の製造方法 Expired - Lifetime JP4525066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003413410A JP4525066B2 (ja) 2003-12-11 2003-12-11 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413410A JP4525066B2 (ja) 2003-12-11 2003-12-11 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005175216A true JP2005175216A (ja) 2005-06-30
JP4525066B2 JP4525066B2 (ja) 2010-08-18

Family

ID=34733555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413410A Expired - Lifetime JP4525066B2 (ja) 2003-12-11 2003-12-11 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4525066B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012519287A (ja) * 2009-03-02 2012-08-23 マイクロ−エプシロン・メステヒニク・ゲーエムベーハー・ウント・コンパニー・カー・ゲー 位置センサ
JP2013183068A (ja) * 2012-03-02 2013-09-12 Murata Mfg Co Ltd 積層型電子部品および積層型電子部品の製造方法
CN103377798A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
JP5327231B2 (ja) * 2008-12-03 2013-10-30 株式会社村田製作所 電子部品
CN103377797A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
US20140159850A1 (en) * 2012-12-11 2014-06-12 Mihir K. Roy Inductor formed in substrate
KR20180023506A (ko) 2016-08-26 2018-03-07 삼성전기주식회사 인덕터 어레이 부품 및 그의 실장 기판
JP2018110209A (ja) * 2016-12-28 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201569A (ja) * 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 積層型電子部品及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201569A (ja) * 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 積層型電子部品及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327231B2 (ja) * 2008-12-03 2013-10-30 株式会社村田製作所 電子部品
JP2015092176A (ja) * 2009-03-02 2015-05-14 マイクロ−エプシロン・メステヒニク・ゲーエムベーハー・ウント・コンパニー・カー・ゲーMicro−Epsilon Messtechnik Gesellschaft Mit Beschrankter Haftung & Compagnie Kommanditgesellschaft 位置センサ
JP2012519287A (ja) * 2009-03-02 2012-08-23 マイクロ−エプシロン・メステヒニク・ゲーエムベーハー・ウント・コンパニー・カー・ゲー 位置センサ
US8941389B2 (en) 2009-03-02 2015-01-27 Micro-Epsilon Messtechnik Gmbh & Co. Kg Position sensor
JP2013183068A (ja) * 2012-03-02 2013-09-12 Murata Mfg Co Ltd 積層型電子部品および積層型電子部品の製造方法
CN103377798A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
CN103377797A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
US20130293338A1 (en) * 2012-04-17 2013-11-07 Innochips Technology Co., Ltd. Circuit protection device
US20140159850A1 (en) * 2012-12-11 2014-06-12 Mihir K. Roy Inductor formed in substrate
TWI614774B (zh) * 2012-12-11 2018-02-11 英特爾公司 在基體中形成之裝置及用於形成基體之方法
US10312007B2 (en) * 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
KR20180023506A (ko) 2016-08-26 2018-03-07 삼성전기주식회사 인덕터 어레이 부품 및 그의 실장 기판
US10629365B2 (en) 2016-08-26 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Inductor array component and board for mounting the same
JP2018110209A (ja) * 2016-12-28 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品及びその製造方法

Also Published As

Publication number Publication date
JP4525066B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
US7944336B2 (en) Laminated coil component and method for manufacturing the same
US20080218301A1 (en) Multilayer coil component and method of manufacturing the same
US11087914B2 (en) Common mode choke coil
JP4725120B2 (ja) 積層インダクタ及び積層基板
JP4703459B2 (ja) コイル内蔵基板
EP1067568A1 (en) Lamination type coil component and method of producing the same
JP2004128506A (ja) 積層型コイル部品及びその製造方法
US8143988B2 (en) Multilayer inductor
JP2006319223A (ja) 積層コイル
KR100881676B1 (ko) 적층 코일
JP4525066B2 (ja) 積層セラミック電子部品の製造方法
JP3364174B2 (ja) チップフェライト部品およびその製造方法
JP2002190410A (ja) 積層型トランス
JP3132786B2 (ja) 積層チップインダクタおよびその製造方法
JP2005045103A (ja) チップインダクタ
JP2005322743A (ja) 積層コイル部品の製造方法
JP4479353B2 (ja) 積層型電子部品
JP4780232B2 (ja) 積層型電子部品
JP4400430B2 (ja) 積層型インダクタ
JP2005259774A (ja) 開磁路型積層コイル部品
JP4461814B2 (ja) 積層セラミック電子部品の製造方法
JP7456771B2 (ja) 積層コイル部品
JP5245645B2 (ja) 積層型コイル部品の製造方法
JP2002246267A (ja) 積層型複合デバイス及びその製造方法
JP2005123450A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4525066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

EXPY Cancellation because of completion of term