JP2005172016A - 無段変速機用電子制御装置 - Google Patents
無段変速機用電子制御装置 Download PDFInfo
- Publication number
- JP2005172016A JP2005172016A JP2003408463A JP2003408463A JP2005172016A JP 2005172016 A JP2005172016 A JP 2005172016A JP 2003408463 A JP2003408463 A JP 2003408463A JP 2003408463 A JP2003408463 A JP 2003408463A JP 2005172016 A JP2005172016 A JP 2005172016A
- Authority
- JP
- Japan
- Prior art keywords
- continuously variable
- variable transmission
- electronic control
- control device
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Transmission Device (AREA)
Abstract
【課題】 演算装置が予期せぬ事態により故障した場合でも車両の始動性と安定した走行とが確保される無段変速機用電子制御装置を提供する。
【解決手段】 本発明の無段変速機用電子制御装置1は、各センサー類や各SW類からの情報に基づき無段変速機10の変速を駆動回路5−1〜5−nを介して制御するCPU(演算装置)4を備える。また、本発明の無段変速機用電子制御装置1は、CPU4の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、無段変速機10の変速を所定の変速比に固定する制御信号6a−1〜6a−nを駆動回路5−1〜5−nに対して出力するフェールセーフIC(フェールセーフ回路)6を更に備える。
【選択図】 図1
【解決手段】 本発明の無段変速機用電子制御装置1は、各センサー類や各SW類からの情報に基づき無段変速機10の変速を駆動回路5−1〜5−nを介して制御するCPU(演算装置)4を備える。また、本発明の無段変速機用電子制御装置1は、CPU4の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、無段変速機10の変速を所定の変速比に固定する制御信号6a−1〜6a−nを駆動回路5−1〜5−nに対して出力するフェールセーフIC(フェールセーフ回路)6を更に備える。
【選択図】 図1
Description
本発明は、無段変速機(CVT)の変速を制御する演算装置を備えた無段変速機用電子制御装置に関し、特に、演算装置が予期せぬ事態により故障した場合に対処可能な構成を有する無段変速機用電子制御装置に関する。
各センサー類や各SW類からの情報に基づき演算装置(CPU)が駆動回路を介して無段変速機(CVT)のソレノイドを制御する構成の無段変速機用電子制御装置としては、例えば下記特許文献1に開示された装置が知られている。
特公平3−64738号公報
ところで、無段変速機用電子制御装置の演算装置が予期せぬ事態により故障した場合、無段変速機の変速を行うことが出来なくなることから、万一、無段変速機の変速比が高い変速比(有断変速機(AT)の場合の4速、又は5速相当)で固定になってしまうと、エンジン停止後の再始動時に車両の始動性が困難になる、又は車両が不安定な走行状態になるという問題点を有している。
本発明は、上述した事情に鑑みてなされるもので、演算装置が予期せぬ事態により故障した場合でも車両の始動性と安定した走行とが確保される無段変速機用電子制御装置を提供することを課題とする。
上記課題を解決するためなされた請求項1記載の本発明の無段変速機用電子制御装置は、各センサー類や各SW類からの情報に基づき無段変速機の変速を駆動回路を介して制御する演算装置を備えた無段変速機用電子制御装置において、前記演算装置の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、前記無段変速機の変速を所定の変速比に固定する制御信号を前記駆動回路に対して出力するフェールセーフ回路を更に備えたことを特徴としている。
このような特徴を有する本発明によれば、各センサー類や各SW類からの情報をもとに演算装置が駆動回路を介して無段変速機の変速を制御する。演算装置が予期せぬ事態により故障した場合には、フェールセーフ回路により無段変速機の変速比が適切な所定の変速比に固定される。無段変速機用電子制御装置にフェールセーフ回路を備えることにより、エンジン停止後の再始動時に車両の始動性が困難になることはない。また、車両が不安定な走行状態になることもない。
請求項2記載の本発明の無段変速機用電子制御装置は、請求項1に記載の無断変速機用電子制御装置において、前記演算装置に、該演算装置が正常であるか否かを前記フェールセーフ回路に判別させる判別情報を送信するための手段を設けたことを特徴としている。このような特徴を有する本発明によれば、演算装置からフェールセーフ回路に判別情報が送信される。フェールセーフ回路は、演算装置から送信される判別情報を取り込んで演算装置の正常又は異常を判別する。演算装置が異常であると判別された場合には、上述の如く、フェールセーフ回路により無段変速機の変速比が所定の変速比に固定される。
請求項3記載の本発明の無段変速機用電子制御装置は、請求項2に記載の無断変速機用電子制御装置において、前記判別情報の他に、前記無段変速機の変速に係る最新情報も送信するようにしたことを特徴としている。このような特徴を有する本発明によれば、所定の変速比に固定する際の処理が効率よく行われる。すなわち、故障時の変速比が所定の変速比と同じである場合には、変速に係る処理が簡素化される。
請求項4記載の本発明の無段変速機用電子制御装置は、請求項1に記載の無断変速機用電子制御装置において、前記駆動回路に、前記演算装置からの制御信号と前記フェールセーフ回路からの制御信号との論理和をとる手段を接続したことを特徴としている。このような特徴を有する本発明によれば、制御信号の切り替えをするための専用の手段が不要になる。論理和をとる手段を設けることにより、無段変速機用電子制御装置の構成が極力簡素化される。
請求項5記載の本発明の無段変速機用電子制御装置は、請求項1に記載の無断変速機用電子制御装置において、前記フェールセーフ回路とイグニッションスイッチとを接続し、該イグニッションスイッチからの情報に基づいて、前記フェールセーフ回路からの前記制御信号を出力するようにしたことを特徴としている。このような特徴を有する本発明によれば、イグニッションスイッチの状況に応じて無段変速機の変速比が所定の変速比に固定される。すなわち、例えば走行中に変速比が急に変わらない方がよい場合もあり、これに配慮することが可能になる。
請求項6記載の本発明の無段変速機用電子制御装置は、請求項5に記載の無断変速機用電子制御装置において、前記イグニッションスイッチがON→OFF→ONとなった時に、前記フェールセーフ回路からの前記制御信号を出力するようにしたことを特徴としている。このような特徴を有する本発明によれば、エンジン停止後の再始動時に初めて無段変速機の変速比が所定の変速比に固定される。演算装置の故障時における車両始動性の向上が図られる。
本発明によれば、無段変速機用電子制御装置にフェールセーフ回路を備えることにより、無段変速機の変速比を適切な変速比、例えば有断変速機(AT)の場合の2速、又は3速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置を提供することができるという効果を奏する。
以下、図面を参照しながら説明する。図1は本発明の無段変速機用電子制御装置の一実施の形態を示すシステム構成図である。
図1において、引用符号1は本発明の無段変速機用電子制御装置(コントロールユニット)を示している。その無段変速機用電子制御装置1は、CPU4と駆動回路5−1…5−nと本発明の要旨となるフェールセーフIC(フェールセーフ回路)6とを備えて構成されている。また、無段変速機用電子制御装置1は、少なくとも、車両の状態を検出する各種スイッチ2からのデジタル信号2a、エンジンの回転数、又は、車両の速度を検出する回転センサ3からの回転信号3aを演算装置であるCPU4に取り込むように構成されている。さらに、無段変速機用電子制御装置1は、無段変速機(トランスミッション)10に対する制御を行えるように構成されている。
CPU4は、上記スイッチ2、又は回転センサ3からの入力信号2a、回転信号3aに基づいて演算を行い、制御タイミング及び時間等を算出して、制御対象となる負荷(ソレノイド)10−1…10−nを制御するとともに、無段変速機(トランスミッション)10の変速比を可変するように構成されている。また、CPU4は、特に図示しないが、CPU4自身が正常であるか否かをフェールセーフIC6に判別させる判別情報を送信するための手段を有するように構成されている。すなわち、CPU4は、フェールセーフIC6に対して自身の正常/異常を知らせるCPU異常判定信号4b−1を出力するように構成されている。
駆動回路5−1…5−nは、上記負荷10−1…10−nを駆動するための回路であって、CPU4から出力される制御信号4a−1…4a−nと、フェールセーフIC6から出力される制御信号6a−1…6a−nとの論理和をとるダイオード7−1…7−nの下流側に設けられている。駆動回路5−1…5−nは、ダイオード7−1…7−nを介した後の信号7a−1…7a−nで駆動されるようになっている。上記負荷10−1…10−nは、駆動回路5−1…5−nからの駆動信号5a−1…5a−nにより動作した時に、ソレノイドに対して電流を流す(通電する)ように構成されている。
フェールセーフIC6は、予期せぬ事態によりCPU4が異常となった時、制御信号6a−1…6a−nを出力して負荷10−1…10−nを制御するように構成されている。すなわち、フェールセーフIC6は、常にCPU4から送信されるCPU異常判定信号4b−1を取り込んで、CPU4の正常/異常を判別するとともに、CPU4が異常となった時には、負荷10−1…10−nを制御するサブ的な制御信号6a−1…6a−nをダイオード7−1…7−nに出力するように構成されている。
本システムにおいて、CPU4が正常な時には、CPU4からの制御信号4a−1…4a−nにより負荷10−1…10−nが制御され、予期せぬ事態によりCPU4が異常となった時には、フェールセーフIC6からのサブ的な制御信号6a−1…6a−nにより負荷10−1…10−nが制御されるように構成されている。フェールセーフIC6の具体的な作用については、図4を参照しながら後述する。
尚、ここで、本発明の無段変速機用電子制御装置1の有用性を示すために、フェールセーフIC6が構成にない場合の無段変速機用電子制御装置を例に挙げて説明する。図2はフェールセーフIC(フェールセーフ回路)がない場合の無段変速機用電子制御装置の問題点を表すシステム構成図、図3は図2の無段変速機用電子制御装置に関するタイミング図である。
図2において、引用符号1′は無段変速機用電子制御装置(コントロールユニット)を示している。また、2は各種スイッチを、3はエンジンの回転数、又は、車両の速度を検出する回転センサを示している。CPU4は、デジタル信号2aや回転信号3aを取り込んで演算を行い、制御信号4a−1…4a−nを出力して駆動回路5−1…5−nを動作させ、制御対象となる負荷(ソレノイド)10−1…10−nを制御するとともに、無段変速機(トランスミッション)10の変速比を可変するように構成されている。
上記構成において、CPU4の正常時、CPU4からの制御信号4a−1…4a−nは、駆動回路5−1…5−nに入力される。駆動回路5−1…5−nからの駆動信号5a−1…5a−nは、無段変速機(トランスミッション)10に入力され、その無段変速機10用の負荷10−1…10−nを駆動する。
尚、図3中の制御信号4a−1はライン圧制御信号を、制御信号4a−2はステップモータA制御信号(S/M−A制御信号)を、制御信号4a−3はステップモータB制御信号(S/M−B制御信号)を、…制御信号4a−nはステップモータD制御信号(S/M−D制御信号)を示している。また、駆動信号5a−1はライン圧駆動信号を、駆動信号5a−2はステップモータA駆動信号(S/M−A駆動信号)を、駆動信号5a−3はステップモータB駆動信号(S/M−B駆動信号)を、…駆動信号5a−nはステップモータD駆動信号(S/M−D駆動信号)を示している。
一方、CPU4の異常時、言い換えればCPU4が予期せぬ事態により故障した時には、制御信号4a−1…4a−nがLO固定(又は不定の信号)となり、負荷10−1…10−nを駆動する駆動信号5a−1…5a−nもLO固定(又は不定の信号)となる。これにより変速制御が不可能となって、無段変速機(トランスミッション)10は、変速不可となる(高い変速比で車両が止まってしまった場合には、エンジン停止後の再始動時に車両の始動性が困難になる恐れがある。また、走行に支障を来す恐れがある)。
次に、図1及び図4を参照しながら本発明の無段変速機用電子制御装置1の作用を説明する。図4は本発明の無段変速機用電子制御装置1に関するタイミング図である。
図4中の制御信号4a−1はライン圧制御信号を、制御信号4a−2はステップモータA制御信号(S/M−A制御信号)を、制御信号4a−3はステップモータB制御信号(S/M−B制御信号)を、…制御信号4a−nはステップモータD制御信号(S/M−D制御信号)を示している。また、制御信号6a−1はフェールセーフIC6からのライン圧制御信号を、制御信号6a−2はフェールセーフIC6からのステップモータA制御信号(S/M−A制御信号)を、制御信号6a−3はフェールセーフIC6からのステップモータB制御信号(S/M−B制御信号)を、…制御信号6a−nはフェールセーフIC6からのステップモータD制御信号(S/M−D制御信号)を示している。さらに、駆動信号5a−1はライン圧駆動信号を、駆動信号5a−2はステップモータA駆動信号(S/M−A駆動信号)を、駆動信号5a−3はステップモータB駆動信号(S/M−B駆動信号)を、…駆動信号5a−nはステップモータD駆動信号(S/M−D駆動信号)を示している。4b−1はCPU異常判定信号を示している。
図1及び図4において、CPU4の正常時、CPU4からの制御信号4a−1…4a−nは、ダイオード7−1…7−nと駆動回路5−1…5−nとを介して駆動信号5a−1…5a−nとなり、無段変速機(トランスミッション)10に入力されて、その無段変速機10用の負荷10−1…10−nを駆動する。この時、CPU4からのCPU異常判定信号4b−1は、正常にパルス信号を出力している。
一方、CPU4の異常時、言い換えればCPU4が予期せぬ事態により故障した時には、制御信号4a−1…4a−nがLO固定(又は不定の信号)となる(図4中の(1)参照)。また、CPU4から送信されるCPU異常判定信号4b−1がLO固定(又は不定の信号)になる(図4中の(3)参照)。CPU4からのCPU異常判定信号4b−1がLO固定(又は不定の信号)となると、フェールセーフIC6はCPU異常と判定する。この時、フェールセーフIC6は、サブ的な信号、すなわち制御信号6a−1…6a−nを出力する。制御信号6a−1…6a−nは、ダイオード7−1…7−nと駆動回路5−1…5−nを介して駆動信号5a−1…5a−nとなる(図4中の(2)参照)。駆動信号5a−1…5a−nは、無段変速機(トランスミッション)10に入力されて、その無段変速機10用の負荷10−1…10−nを駆動する。これにより無段変速機10の変速比は、所定の変速比に固定される。
尚、上記所定の変速比とは、例えば有断変速機(AT)の場合の2速、又は3速相当の変速比であるものとする。本明細書中ではこれを適切な所定の変速比とする。
以上、図1ないし図4を参照しながら説明してきたように、無段変速機用電子制御装置1にフェールセーフ回路としてのフェールセーフIC6を備えることにより、無段変速機10の変速比を適切な変速比、例えば有断変速機(AT)の場合の2速、又は3速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置1を提供することができる。
続いて、図5及び図6を参照しながら本発明による無段変速機用電子制御装置の他の一実施の形態を説明する。図5は他の一実施の形態を示すシステム構成図、図6は図5の無段変速機用電子制御装置に関するタイミング図である。尚、上述の構成と基本的に同じものには同一の符号を付してその詳細な説明を省略する。
図5において、引用符号1″は本発明の無段変速機用電子制御装置(コントロールユニット)を示している。その無段変速機用電子制御装置1″は、CPU4″と駆動回路5−1…5−nとフェールセーフIC6″とを備えて構成されている。また、無段変速機用電子制御装置1″は、少なくとも、車両の状態を検出する各種スイッチ2からのデジタル信号2a、エンジンの回転数、又は、車両の速度を検出する回転センサ3からの回転信号3aを演算装置であるCPU4″に取り込むとともに、イグニッションスイッチ11からの情報をフェールセーフIC6″に取り込むように構成されている。さらに、無段変速機用電子制御装置1″は、無段変速機(トランスミッション)10に対する制御を行えるように構成されている。
CPU4″は、上記スイッチ2、又は回転センサ3からの入力信号2a、回転信号3aに基づいて演算を行い、制御タイミング及び時間等を算出して、制御対象となる負荷(ソレノイド)10−1…10−nを制御するとともに、無段変速機(トランスミッション)10の変速比を可変するように構成されている。また、CPU4″は、特に図示しないが、CPU4″自身が正常であるか否かをフェールセーフIC6″に判別させる判別情報を送信するための手段を有するように構成されている。すなわち、CPU4″は、フェールセーフIC6″に対して自身の正常/異常を知らせるCPU異常判定信号4b−1を出力するように構成されている。さらに、CPU4″は、特に図示しないが、上記判別情報の他に、無段変速機10の変速に係る最新情報(現在制御中の変速比がどうであるかの情報)4b−2もフェールセーフIC6″に対して送信(例えば上記判別情報を送信する手段を用いて送信)するように構成されている。
フェールセーフIC6″は、予期せぬ事態によりCPU4″が異常となった時でイグニッションスイッチ11がON→OFF→ONとなった時に、制御信号6a−1…6a−nを出力して負荷10−1…10−nを制御するように構成されている。すなわち、フェールセーフIC6″は、常にCPU4″から送信されるCPU異常判定信号4b−1を取り込んで、CPU4″の正常/異常を判別するとともに、CPU4″が異常となりエンジン停止後の再始動時になった時に、負荷10−1…10−nを制御するサブ的な制御信号6a−1…6a−nをダイオード7−1…7−nに出力するように構成されている。フェールセーフIC6″は、無段変速機10の変速に係る最新情報4b−2を介してCPU4″異常時前の変速比を見ており、適切な所定の変速比に変更する必要がある場合に制御信号6a−1…6a−nをダイオード7−1…7−nに出力するように構成されている。フェールセーフIC6″は、サブCPU的な機能を有している。
図5及び図6において、CPU4″の正常時、CPU4″からの制御信号4a−1…4a−nは、ダイオード7−1…7−nと駆動回路5−1…5−nとを介して駆動信号5a−1…5a−nとなり、無段変速機(トランスミッション)10に入力されて、その無段変速機10用の負荷10−1…10−nを駆動する。この時、CPU4″からのCPU異常判定信号4b−1は、正常にパルス信号を出力している。
一方、CPU4″の異常時、言い換えればCPU4″が予期せぬ事態により故障した時には、制御信号4a−1…4a−nがLO固定(又は不定の信号)となる。また、CPU4″から送信されるCPU異常判定信号4b−1もLO固定(又は不定の信号)になる。CPU4″からのCPU異常判定信号4b−1がLO固定(又は不定の信号)となると、フェールセーフIC6″はCPU異常と判定する。この時、フェールセーフIC6″は、現状の状態を保持するために無段変速機10の変速比を変更することはしない。
フェールセーフIC6″は、イグニッションスイッチ11の状況がON→OFF→ONとなり、言い換えればエンジン停止後の再始動時に、制御信号6a−1…6a−nを出力する。制御信号6a−1…6a−nは、ダイオード7−1…7−nと駆動回路5−1…5−nを介して駆動信号5a−1…5a−nとなる。駆動信号5a−1…5a−nは、無段変速機(トランスミッション)10に入力されて、その無段変速機10用の負荷10−1…10−nを駆動する。これにより無段変速機10の変速比は、適切な所定の変速比に固定され、安定した走行が確保される。
尚、図6中の制御信号4a−1はライン圧制御信号を、制御信号4a−2はステップモータA制御信号(S/M−A制御信号)を、制御信号4a−3はステップモータB制御信号(S/M−B制御信号)を、…制御信号4a−nはステップモータD制御信号(S/M−D制御信号)を示している。また、制御信号6a−1はフェールセーフIC6″からのライン圧制御信号を、制御信号6a−2はフェールセーフIC6″からのステップモータA制御信号(S/M−A制御信号)を、制御信号6a−3はフェールセーフIC6″からのステップモータB制御信号(S/M−B制御信号)を、…制御信号6a−nはフェールセーフIC6″からのステップモータD制御信号(S/M−D制御信号)を示している。さらに、駆動信号5a−1はライン圧駆動信号を、駆動信号5a−2はステップモータA駆動信号(S/M−A駆動信号)を、駆動信号5a−3はステップモータB駆動信号(S/M−B駆動信号)を、…駆動信号5a−nはステップモータD駆動信号(S/M−D駆動信号)を示している。4b−1はCPU異常判定信号を示している。11aはイグニッションスイッチ11からの信号(IGN SW信号)を示している。
以上、図5及び図6を参照しながら説明してきたように、無段変速機用電子制御装置1″にフェールセーフ回路としてのフェールセーフIC6″を備えることにより、無段変速機10の変速比を適切な変速比、例えば有断変速機(AT)の場合の2速、又は3速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置1″を提供することができる。
その他、本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。
1 無段変速機用電子制御装置(コントロールユニット)
2 スイッチ
2a デジタル信号
3 回転センサ
3a 回転信号
4 CPU(演算装置)
5−1〜5−n 駆動回路
5a−1〜5a−n 駆動信号
6 フェールセーフIC(フェールセーフ回路)
7−1〜7−n ダイオード(論理和をとる手段)
7a−1〜7a−n 制御信号
10 無段変速機(トランスミッション)
10−1〜10−n 負荷(ソレノイド)
11 イグニッションスイッチ
2 スイッチ
2a デジタル信号
3 回転センサ
3a 回転信号
4 CPU(演算装置)
5−1〜5−n 駆動回路
5a−1〜5a−n 駆動信号
6 フェールセーフIC(フェールセーフ回路)
7−1〜7−n ダイオード(論理和をとる手段)
7a−1〜7a−n 制御信号
10 無段変速機(トランスミッション)
10−1〜10−n 負荷(ソレノイド)
11 イグニッションスイッチ
Claims (6)
- 各センサー類や各SW類からの情報に基づき無段変速機の変速を駆動回路を介して制御する演算装置を備えた無段変速機用電子制御装置において、
前記演算装置の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、前記無段変速機の変速を所定の変速比に固定する制御信号を前記駆動回路に対して出力するフェールセーフ回路を更に備えた
ことを特徴とする無段変速機用電子制御装置。 - 請求項1に記載の無断変速機用電子制御装置において、
前記演算装置に、該演算装置が正常であるか否かを前記フェールセーフ回路に判別させる判別情報を送信するための手段を設けた
ことを特徴とする無段変速機用電子制御装置。 - 請求項2に記載の無断変速機用電子制御装置において、
前記判別情報の他に、前記無段変速機の変速に係る最新情報も送信するようにした
ことを特徴とする無段変速機用電子制御装置。 - 請求項1に記載の無断変速機用電子制御装置において、
前記駆動回路に、前記演算装置からの制御信号と前記フェールセーフ回路からの制御信号との論理和をとる手段を接続した
ことを特徴とする無段変速機用電子制御装置。 - 請求項1に記載の無断変速機用電子制御装置において、
前記フェールセーフ回路とイグニッションスイッチとを接続し、該イグニッションスイッチからの情報に基づいて、前記フェールセーフ回路からの前記制御信号を出力するようにした
ことを特徴とする無段変速機用電子制御装置。 - 請求項5に記載の無断変速機用電子制御装置において、
前記イグニッションスイッチがON→OFF→ONとなった時に、前記フェールセーフ回路からの前記制御信号を出力するようにした
ことを特徴とする無段変速機用電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408463A JP2005172016A (ja) | 2003-12-08 | 2003-12-08 | 無段変速機用電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408463A JP2005172016A (ja) | 2003-12-08 | 2003-12-08 | 無段変速機用電子制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005172016A true JP2005172016A (ja) | 2005-06-30 |
Family
ID=34730145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003408463A Pending JP2005172016A (ja) | 2003-12-08 | 2003-12-08 | 無段変速機用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005172016A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015059609A (ja) * | 2013-09-18 | 2015-03-30 | 本田技研工業株式会社 | 無段変速機の制御装置 |
WO2016121474A1 (ja) * | 2015-01-26 | 2016-08-04 | 日立オートモティブシステムズ株式会社 | 車両用自動変速機の電子制御装置 |
WO2017056859A1 (ja) * | 2015-10-02 | 2017-04-06 | 株式会社デンソー | 車両の制御装置 |
JP2017129177A (ja) * | 2016-01-19 | 2017-07-27 | 日立オートモティブシステムズ株式会社 | 車両用変速機の制御装置 |
EP3511217A1 (en) * | 2018-01-15 | 2019-07-17 | Toyota Jidosha Kabushiki Kaisha | Vehicle |
CN110043653A (zh) * | 2018-01-15 | 2019-07-23 | 丰田自动车株式会社 | 汽车 |
KR20230096410A (ko) * | 2021-12-23 | 2023-06-30 | 주식회사 현대케피코 | 엔진 시동 제어 장치 및 방법 |
-
2003
- 2003-12-08 JP JP2003408463A patent/JP2005172016A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015059609A (ja) * | 2013-09-18 | 2015-03-30 | 本田技研工業株式会社 | 無段変速機の制御装置 |
WO2016121474A1 (ja) * | 2015-01-26 | 2016-08-04 | 日立オートモティブシステムズ株式会社 | 車両用自動変速機の電子制御装置 |
CN107110348A (zh) * | 2015-01-26 | 2017-08-29 | 日立汽车系统株式会社 | 车辆用自动变速器的电子控制装置 |
JPWO2016121474A1 (ja) * | 2015-01-26 | 2017-10-12 | 日立オートモティブシステムズ株式会社 | 車両用自動変速機の電子制御装置 |
WO2017056859A1 (ja) * | 2015-10-02 | 2017-04-06 | 株式会社デンソー | 車両の制御装置 |
JP2017067255A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社デンソー | 車両の制御装置 |
US10458539B2 (en) | 2015-10-02 | 2019-10-29 | Denso Corporation | Vehicle control device |
JP2017129177A (ja) * | 2016-01-19 | 2017-07-27 | 日立オートモティブシステムズ株式会社 | 車両用変速機の制御装置 |
CN110043654A (zh) * | 2018-01-15 | 2019-07-23 | 丰田自动车株式会社 | 车辆 |
CN110043653A (zh) * | 2018-01-15 | 2019-07-23 | 丰田自动车株式会社 | 汽车 |
KR20190087320A (ko) * | 2018-01-15 | 2019-07-24 | 도요타 지도샤(주) | 자동차 |
EP3511217A1 (en) * | 2018-01-15 | 2019-07-17 | Toyota Jidosha Kabushiki Kaisha | Vehicle |
CN110043654B (zh) * | 2018-01-15 | 2020-12-15 | 丰田自动车株式会社 | 车辆 |
KR102275922B1 (ko) | 2018-01-15 | 2021-07-13 | 도요타 지도샤(주) | 자동차 |
KR20230096410A (ko) * | 2021-12-23 | 2023-06-30 | 주식회사 현대케피코 | 엔진 시동 제어 장치 및 방법 |
KR102665328B1 (ko) | 2021-12-23 | 2024-05-09 | 주식회사 현대케피코 | 엔진 시동 제어 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283651B2 (ja) | 車両用の制御装置 | |
JP4550760B2 (ja) | エンジン始動・停止制御装置 | |
JP2008152678A (ja) | 電子制御装置 | |
JP2005172016A (ja) | 無段変速機用電子制御装置 | |
JP4198100B2 (ja) | スタータ駆動装置 | |
CN100362175C (zh) | 用于施工车辆操作杆的安全保障系统 | |
JP2006200603A (ja) | 自動2輪車用変速機制御装置 | |
JP2007010055A (ja) | 車両制御システム | |
KR20200007039A (ko) | 시프터의 이상 진단 장치 및 시프터의 이상 진단 방법 | |
US10221945B2 (en) | Electronic control device for vehicular automatic transmission | |
JP2016159672A (ja) | 車両用相互監視モジュール | |
JP4584095B2 (ja) | モータ駆動回路 | |
JP6302852B2 (ja) | 車両用電子制御装置 | |
KR101232426B1 (ko) | 차량의 변속기 제어장치 | |
KR20060083680A (ko) | 차량용 자동변속기의 터빈스피드센서 고장진단장치 및고장에 따른 임시 변속방법 | |
JP6306933B2 (ja) | 車速センサ故障検出装置 | |
JP6266496B2 (ja) | 無段変速機の変速制御装置 | |
KR101758533B1 (ko) | 인히비터 스위치 고장 시 양방향 센서를 이용한 차량 제어 시스템 및 방법 | |
CN112339937B (zh) | 船舶用推进系统 | |
JP2006057695A (ja) | 非常用変速装置 | |
JP2021132481A (ja) | 異常監視装置 | |
JP6044346B2 (ja) | 車両搭載電動機器の状態検出装置 | |
JP2010051149A (ja) | モータ制御装置 | |
JPWO2020054271A1 (ja) | 電子制御装置 | |
JP2023139480A (ja) | 車両用負荷制御装置、車両用負荷制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060209 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20081222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |