JP2005167973A

JP2005167973A - 対称／非対称遅延変調信号のデコーダー及び復号化方法

Info

Publication number: JP2005167973A
Application number: JP2004232407A
Authority: JP
Inventors: Cheng-Ming Tang; 政明湯; Wen-Tsai Liao; 文財廖
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2003-11-28
Filing date: 2004-08-09
Publication date: 2005-06-23
Also published as: US20050117668A1; TW200518540A; TWI227618B; US7081840B2

Abstract

【課題】受信信号を復号化して相応する復号化ビット列を得るためのデコーダー及び復号化方法を提供する。
【解決手段】信号の隣り合ったパルスの立ち上がりエッジ間の時間長を順次に計算して第一時系列を得て、信号の隣り合ったパルスの立ち下がりエッジ間の時間長を順次に計算して第二時系列を得て、第一時系列を第一復号化系列に変換し、第二時系列を第二復号化系列に変換し、第一復号化系列と第二復号化系列によって復号化ビット列を得るステップを含む。
【選択図】図５

Description

この発明はデコーダー及び復号化方法に関し、特に信号の立ち上がりエッジと立ち下がりエッジとの間の時間長を計算するデコーダー及び復号化方法に関する。

従来の遅延変調信号のデコーダーにおいて、信号の復号化は四倍周波数（Ｔ／４）をサンプリングして信号を復号化する。一般には信号はノイズ、減衰、レシーバーのレベル判断により非対称となる。従来の方法は信号幅計算と信号補償計算を利用して非対称信号を復号化するが、このような計算は複雑のみならず、信号を復号化できないおそれもある。

この発明は前述の問題を解決するためのデコーダー及び復号化方法を提供することを課題とする。

この発明は受信した信号を復号化して相応する復号化ビット列を得るための復号化方法を提供する。該信号は複数の隣り合ったパルスを含む。該方法は、信号の隣り合ったパルスの立ち上がりエッジ間の時間長を順次に計算して第一時系列を得て、信号の隣り合ったパルスの立ち下がりエッジ間の時間長を順次に計算して第二時系列を得て、第一時系列を第一復号化系列に変換し、第二時系列を第二復号化系列に変換し、第一復号化系列と第二復号化系列によって復号化ビット列を得るなどのステップを含む。

この発明は更に受信した信号を復号化して相応する復号化ビット列を得るためのデコーダーを提供する。該信号は複数のパルスを含む。該デコーダーは、複数の時間長及び相応する復号化ビット組み合わせを含むＬＵＴを保存するためのメモリーと、信号の隣り合ったパルスの立ち上がりエッジ間時間長と立ち下がりエッジ間時間長を計算して第一時系列と第二時系列を得るための計算モジュールと、ＬＵＴによって第一時系列を第一復号化系列に変換して第二時系列を第二復号化系列に変換するための変換モジュールと、第一復号化系列と第二復号化系列に対してロジック演算を行って復号化ビット列を得るためのロジックモジュールとを含む。

この発明は更に受信した信号を復号化して相応する復号化ビット列を得るための復号化装置を提供する。該信号は複数の隣り合ったパルスを含み、各パルスは立ち上がりエッジと立ち下がりエッジを含む。該復号化装置は、複数の時間長及び相応する復号化ビット組み合わせを含むＬＵＴを保存するためのメモリーと、メモリーとカップリングされるデコーダーとを含む。該デコーダーは、信号の隣り合ったパルスの立ち上がりエッジ間時間長と立ち下がりエッジ間時間長を計算して第一時系列と第二時系列を得て、ＬＵＴによって第一時系列を第一復号化系列に変換して第二時系列を第二復号化系列に変換し、第一復号化系列と第二復号化系列によって復号化ビット列を得る。

この発明による信号復号化方法は立ち上がりエッジ間と立ち下がりエッジ間の時間長を計算してＬＵＴを参照し、簡単な演算を行うのみで復号化ビット列を得ることができる。したがって計算の困難さを解消して復号化の所要時間を縮減できる。この発明による信号復号化方法は非対称信号の復号化に最適である。

かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。

図１を参照する。図１はこの発明による方法による受信信号１０の時間長の計算を表す説明図である。この発明による方法によれば、受信信号を復号化して相応の復号化ビット列を得る。信号１０は複数の隣り合ったパルス１１を有する。各パルスは矩形波であり、立ち上がりエッジ１２と立ち下がりエッジ１４を有する。各信号１０は複数のビット区間Ｂに分けられる。信号１０の各ビット区間Ｂに時間長は実質的に２Ｔであり、伝送周波数は１／２Ｔである。

この実施例はミラーコード（Miller code）を例とする。ミラーコード信号１０の各ビット区間Ｂはそれぞれビット０またはビット１と対応する。ビット１はビット区間Ｂの中間部分に信号レベル遷移が発生することを示し、ビット０はビット区間Ｂの末端部分に信号レベル遷移が発生することを示す。

ミラーコード信号１０は信号のはじめを示す時間長６ＴのヘッダーＳを有し、レシーバー端に受信準備を知らせる。ヘッダーＳプラス論理値が０である第一ビットデータの立ち上がりエッジ間の時間長Ｈが８Ｔ（６Ｔ＋２Ｔ）である場合、信号のはじめを示し、かつ第一ビットデータは０である。ヘッダーＳプラス論理値が１である第一ビットデータの立ち上がりエッジ間の時間長Ｈが９Ｔ（６Ｔ＋３Ｔ）である場合、信号のはじめを示し、かつ第１ビットデータは１である。ヘッダープラス第一ビットデータの立ち上がりエッジ間の時間長Ｈが８Ｔか９Ｔのほかに、隣り合ったパルスの立ち上がりエッジ間の時間長Ｈと立ち下がりエッジ間の時間長Ｌはいずれも４Ｔ〜８Ｔの範囲にある。時間長がその範囲になければ、信号はノイズとされ、採用されなくなる。図１によれば、隣り合ったパルス１１の立ち上がりエッジ１２間の時間長Ｈは４Ｔであり、立ち下がりエッジ１４間の時間長Ｌも４Ｔである。

図２と図３を参照する。図２はこの発明による信号復号化方法のルックアップ表（ＬＵＴ）４２であり、図３は図２におけるＬＵＴ４２を詳細に説明するＬＵＴ４３を示す。この実施例によれば、複数のエッジ間時間長及び相応する復号化ビット組み合わせを有するＬＵＴ４２を提供する。復号化ビット組み合わせは複数の０と１を含む組み合わせである。図２によれば、第一エントリー４４は時間長を示し、第二エントリー４８は最終ビットが０である場合の復号化ビット組み合わせを示し、第三エントリー５０は最終ビットが１である場合の復号化ビット組み合わせを示す。

図３によれば、ＬＵＴ４３の第一エントリー４４は時間長を示し、第二エントリー４６は第一エントリー４４に掲げられる時間長に応じる可能の組み合わせを示す。例えば、時間長が５Ｔであり最終ビットが０である場合、時間長は更に２Ｔ＋３Ｔと３Ｔ＋２Ｔと区別される。２Ｔ＋３Ｔの場合、復号化ビット組み合わせは００１であり、３Ｔ＋２Ｔの場合、復号化ビット組み合わせは０１１である。これらの復号化組み合わせは０Ｘ１と示すことができ、そのうちＸは０または１を示す。よって、図２のＬＵＴ４２はＬＵＴ４３を簡素化したものである。

この実施例において、信号１０における隣り合ったパルス１１の立ち上がりエッジ１２間の時間長Ｈを順次に計算して第一時系列を得て、更に信号１０における隣り合ったパルス１１の立ち下がりエッジ１４間の時間長Ｌを順次に計算して第二時系列を得る。

続いてＬＵＴ４２によって第一時系列を第一復号化系列に変換し、第二時系列を第二復号化系列に変換してから、第一復号化系列と第二復号化系列に対してロジックＯＲ演算を行って復号化ビット列を得る。

現在の時間長が４Ｔである場合、すぐ前の時間長に対応する復号化ビット組み合わせの最終ビットが０であれば、ＬＵＴによる相応する復号化ビット組み合わせは００であり、最終ビットが１であれば、相応する復号化ビット組み合わせは１１である。

現在の時間長が５Ｔである場合、すぐ前の時間長に対応する復号化ビット組み合わせの最終ビットが０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０Ｘ１であり、最終ビットが１であれば、相応する復号化ビット組み合わせはＸ０である。そのうちＸは０または１である。

現在の時間長が６Ｔである場合、すぐ前の時間長に対応する復号化ビット組み合わせの最終ビットが０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０であり、最終ビットが１であれば、相応する復号化ビット組み合わせはＸＸ１である。そのうちＸは０または１である。

現在の時間長が７Ｔである場合、すぐ前の時間長に対応する復号化ビット組み合わせの最終ビットが０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０１であり、最終ビットが１であれば、相応する復号化ビット組み合わせは０１０である。

現在の時間長が８Ｔである場合、すぐ前の時間長に対応する復号化ビット組み合わせの最終ビットが１であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０１である。

この実施例によれば、前記相応するビット組み合わせにあるＸを０にし、第一復号化系列と第二復号化系列に対してロジックＯＲ演算を行えば、復号化ビット列を得られる。

図４を参照する。図４はこの発明による信号復号化方法のフローチャートである。

Ｓ２０：信号１０の隣り合ったパルスの立ち上がりエッジ１２間時間長Ｈを計算して第一時系列を得る。

Ｓ２２：信号１０の隣り合ったパルスの立ち下がりエッジ１４間時間長Ｌを計算して第二時系列を得る。

Ｓ２４：ＬＵＴ４２によって第一時系列と第二時系列をそれぞれ相応する第一復号化系列と第二復号化系列に変換する。

Ｓ２６：相応する復号化ビット組み合わせにあるＸを０にする。

Ｓ２８：第一復号化系列と第二復号化系列に対してロジックＯＲ演算を実行する。

Ｓ３０：復号化ビット列を得る。

図５を参照する。図５はこの発明による信号デコーダー５のブロック図である。この実施例は、受信信号１０を復号化して相応する復号化ビット列を得るための信号デコーダー５を提供する。信号１０については図１及び前述を参照する。

この実施例によれば、信号デコーダー５はメモリー６０と、計算モジュール６２と、変換モジュール６６と、ＯＲゲートモジュール６８とを含む。

メモリー６０はＬＵＴ４２を保存するものである。ＬＵＴ４２は複数の時間長及び相応する復号化ビット組み合わせを含む。計算モジュール６２は信号１０における隣り合ったパルスの立ち上がりエッジ１２間の時間長Ｈを計算して第一時系列を得て、また立ち下がりエッジ１４間の時間長Ｌを計算して第二時系列を得るためのものである。計算モジュール６２はタイマーまたはカウンターである。変換モジュール６６はＬＵＴ４２によって第一時系列を第一復号化系列に、第二時系列を第二復号化系列に変換する。ＯＲゲートモジュール６８は第一復号化系列と第二復号化系列に対してロジックＯＲ演算を行って復号化ビット列を得るためのものである。

この実施例において、計算モジュール６２、変換モジュール６６とＯＲゲートモジュール６８はソフトウェアプログラム、ハードウェアデザインまたはその組み合わせである。

図６を参照する。図６はこの発明による復号化方法またはデコーダーによって信号１０Ａを復号化することを表す説明図である。受信信号１０ＡのヘッダーＳプラス第一ビットデータの立ち上がりエッジ間の時間長Ｈが８Ｔとなるので、第一ビットは０である。次に信号１０Ａの隣り合ったパルスの立ち上がりエッジ間時間長Ｈを計算し、「８Ｔ、４Ｔ、７Ｔ、…」との第一時系列を得て、信号１０Ａの隣り合ったパルスの立ち下がりエッジ間時間長Ｌを計算し、「４Ｔ、５Ｔ、７Ｔ、…」との第二時系列を得る。

続いてＬＵＴ４２を参照して第一時系列を「０、００、０１０１、…」との第一復号化系列に変換し、第二時系列を「０、０Ｘ１、０１０、…」との第二復号化系列に変換する。更に相応するビット組み合わせにあるＸを０にして「０、００、０１０１…」と「００、００１、０１０、…」との系列を得て、それに対してロジックＯＲ演算を行って「０、０００１０１０、…」との系列を得る。もっとも、ＬＵＴ４２またはＬＵＴ４３におけるＸを直接に０にしてステップＳ２６を省略することも可能である。Ｘはその他の復号化系列によって決められるものである（例えば、Ｘは第一復号化系列にある場合、第二復号化系列によって決められる）。２本の復号化系列における同じビットがともにＸであれば、前後のビットでその値を判断することができる。ミラーコードを例とするこの実施例において、Ｘは０となる。

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

この発明による方法による受信信号の時間長の計算を表す説明図である。この発明による信号復号化方法のＬＵＴを示す説明図である。図２におけるＬＵＴを詳細に説明するＬＵＴを示す説明図である。この発明による信号復号化方法のフローチャートである。この発明による信号デコーダーのブロック図である。この発明による復号化方法またはデコーダーによって信号を復号化することを表す説明図である。

符号の説明

１０、１０Ａ信号
１１パルス
１２立ち上がりエッジ
１４立ち下がりエッジ
Ｓヘッダー
Ｂビット区間
Ｈ立ち上がりエッジ間時間長
Ｌ立ち下がりエッジ間時間長
４２、４３ＬＵＴ
６０メモリー
６２計算モジュール
６６変換モジュール
６８ＯＲゲートモジュール

Claims

受信した信号を復号化して相応する復号化ビット列を得るための復号化方法であって、該信号は複数の隣り合ったパルスを含み、
信号の隣り合ったパルスの立ち上がりエッジ間の時間長を順次に計算して第一時系列を得て、
信号の隣り合ったパルスの立ち下がりエッジ間の時間長を順次に計算して第二時系列を得て、
第一時系列を第一復号化系列に変換し、
第二時系列を第二復号化系列に変換し、
第一復号化系列と第二復号化系列によって復号化ビット列を得るなどのステップを含むことを特徴とする復号化方法。
前記信号が遅延変調信号であることを特徴とする請求項１記載の復号化方法。
前記信号がミラーコードであることを特徴とする請求項１記載の復号化方法。
前記信号は複数のビット区間に分けられ、各ビット区間はビット０またはビット１に対応し、ビット１はビット区間の中間部分に信号レベル遷移が発生することを示し、ビット０はビット区間の末端部分に信号レベル遷移が発生することを示すことを特徴とする請求項１記載の復号化方法。
前記信号の各ビット区間が実質的に２Ｔであることを特徴とする請求項１記載の復号化方法。
前記信号はヘッダーを含み、ヘッダーと第一ビットデータの立ち上がりエッジ間時間長が８Ｔであれば、第一ビットデータはビット０であることを示し、ヘッダーと第一ビットデータの立ち上がりエッジ間時間長が９Ｔであれば、第一ビットデータはビット１であることを示すことを特徴とする請求項５記載の復号化方法。
前記ヘッダー以外、信号の隣り合ったパルスより計算された立ち上がりエッジ間時間長と立ち下がりエッジ間時間長はいずれも４Ｔから８Ｔの範囲内にあることを特徴とする請求項５記載の復号化方法。
受信した信号を復号化して相応する復号化ビット列を得るためのデコーダーであって、該信号は複数のパルスを含み、該デコーダーは、
複数の時間長及び相応する復号化ビット組み合わせを含むＬＵＴを保存するためのメモリーと、
信号の隣り合ったパルスの立ち上がりエッジ間時間長と立ち下がりエッジ間時間長を計算して第一時系列と第二時系列を得るための計算モジュールと、
ＬＵＴによって第一時系列を第一復号化系列に変換して第二時系列を第二復号化系列に変換するための変換モジュールと、
第一復号化系列と第二復号化系列に対してロジック演算を行って復号化ビット列を得るためのロジックモジュールとを含むことを特徴とするデコーダー。
前記ＬＵＴによる復号化ビット組み合わせは、すぐ前の時間長から復号化された最終ビットと関連することを特徴とする請求項８記載の復号化方法。
現在の時間長が４Ｔである場合、すぐ前の時間長から復号化された最終ビットがビット０であれば、ＬＵＴによる相応する復号化ビット組み合わせは００であり、最終ビットがビット１であれば、相応する復号化ビット組み合わせは１１であることを特徴とする請求項８記載のデコーダー。
現在の時間長が５Ｔである場合、すぐ前の時間長から復号化された最終ビットがビット０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０Ｘ１であり、最終ビットがビット１であれば、相応する復号化ビット組み合わせはＸ０であり、そのうちＸはビット０またはビット１であることを特徴とする請求項８記載のデコーダー。
現在の時間長が６Ｔである場合、すぐ前の時間長から復号化された最終ビットがビット０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０であり、最終ビットがビット１であれば、相応する復号化ビット組み合わせはＸＸ１であり、そのうちＸはビット０またはビット１であることを特徴とする請求項８記載のデコーダー。
現在の時間長が７Ｔである場合、すぐ前の時間長から復号化された最終ビットがビット０であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０１であり、最終ビットがビット１であれば、相応する復号化ビット組み合わせは０１０であることを特徴とする請求項８記載のデコーダー。
現在の時間長が８Ｔである場合、すぐ前の時間長から復号化された最終ビットがビット１であれば、ＬＵＴによる相応する復号化ビット組み合わせは０１０１であることを特徴とする請求項８記載のデコーダー。
受信した信号を復号化して相応する復号化ビット列を得るための復号化装置であって、該信号は複数の隣り合ったパルスを含み、各パルスは立ち上がりエッジと立ち下がりエッジを含み、該復号化装置は、
複数の時間長及び相応する復号化ビット組み合わせを含むＬＵＴを保存するためのメモリーと、
メモリーとカップリングされるデコーダーとを含み、該デコーダーは、
信号の隣り合ったパルスの立ち上がりエッジ間時間長と立ち下がりエッジ間時間長を計算して第一時系列と第二時系列を得て、
ＬＵＴによって第一時系列を第一復号化系列に変換して第二時系列を第二復号化系列に変換し、
第一復号化系列と第二復号化系列によって復号化ビット列を得ることを特徴とする復号化装置。