TWI227618B - Decoder of symmetric/asymmetric delay modulation signal and same method - Google Patents
Decoder of symmetric/asymmetric delay modulation signal and same method Download PDFInfo
- Publication number
- TWI227618B TWI227618B TW092133567A TW92133567A TWI227618B TW I227618 B TWI227618 B TW I227618B TW 092133567 A TW092133567 A TW 092133567A TW 92133567 A TW92133567 A TW 92133567A TW I227618 B TWI227618 B TW I227618B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- signal
- decoded
- decoding
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000007704 transition Effects 0.000 claims description 4
- 235000021251 pulses Nutrition 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- VANPZBANAIIRJW-UHFFFAOYSA-N diuranium Chemical compound [U]#[U] VANPZBANAIIRJW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
丄 227618 一、發明所 本發明 信號正負緣 一、先前技 習知延 中,信號的 原’由於— 之準位判斷 signal) , _ 經由信號寬 方式會増加 碼。 屬之技術領域 係關於一種般泛 間時間長置及方法,特別是一種藉由 了間長度之解碼裝置及方法。 術 舌周變^纟d ρ 1 解碑β田 ay modulation )信號的解碼器 般二 =倍頻(T/4)作取樣,將信號資料復 二旒吊因雜訊干擾、衰減、或是硬體接收哭 而,成非對稱性之信號(Asymmetr^ 户%習&知解碼方法對非對稱性信號的解碼,是 ί ,並且加人信號補償計算,但這種解決 ° 、困難度與時間,且仍可能無法將信號解 發明内容 本發明 解決上述問題。要目的在於提供一種解碼裝置及方法,以 本發明之另— 低解碼時蚪# 目的係提供一種解碼裝置及方法,以降 叶异的困難危 ^ 本發明之作^ 度,並縮短解碼所需之計算時間。 up table),兮、:號解碼方法中,預先準備一對照表(l〇ok_ 以及相對應之解表-包含有複數種時間長度(time duty) . 馬位元組合(decoded bit combination) 〇 佑皮二丄 # m序计鼻信號中相鄰脈波之正緣間的時間 長度,可得到第~ W + 日才間序列,並且依序計算出信號中相鄰
第5頁 1227618 五、發明說明(2) _ 脈波之負緣間的時間長度,得到第二 照表將第-時間序列及第二時間序列分:轉換点根據該對 碼序列及-第二解碼序列。將第 -解 雍闲軏或運异(),即可得到解碼位元序列 應用本發明之信號解碼方法, 即可將編碼信號解瑪访俏羽土林 透間易的運算, 解碼,減低I知技術因繁雜計算過裎所1 成的困難,因此本發明可降低計算的困難产, k 所需之計算時間。 、又並鈿知:解碼 關於本發明之優點與精神可以 所附圖示得到進一步的瞭解。 以月评逑及 四、實施方式 =參閱圖一,圖一為本發明信號解碼方法中, ,的J號10計算時間長度之示意®。本發明信號解碼方法 疋用來將所接收到的信號丨〇進行解碼以得到一相對應之解 碼位元序列(decoded bit series)。信號10包含複數個 鄰之脈,(adjacent pul ses)ll。每一脈波11為一方波波 开y且母脈波Η包含有一正緣i2(high edge)與一負緣 14( low edge)。每個信號丨〇可分為複數個位元區間 ''' (multiple bit times)B。信號1〇的每一位元區間8的時 長度大體上為2T ’傳輸頻率(transmissi〇ri freqUen ) 1/2T。 4 本實施例係以米勒碼(Mi丨ler code)為例子作為說 明。米勒碼仏號1 0之每一位元區間b係相對應於一 〇或1的
第6頁 1227618
位元,位元1代表信號於位元區間B之中間部分(middie portion)發生一信號位準轉變(signal level transition),位元〇代表信號位準轉變係發生於位元區 B 之末端部分(endportion)。 米勒碼信號1 0包含一信號標頭(header )s,其時間長 度為6T,用來表示一個傳輸信號的起始,讓信號接收端\ 接收信號之準備。當信號標頭S加上第一位元資料為〇之正 緣間時間長度Η為8T( 6T + 2T)時,代表信號的起始且第—位 元資料為0 ’當信號標頭S加上第一位元資料為1之正緣間 時間長度Η為9T(6T + 3Τ)時,代表信號的起始且第一位元 負料為1。除了#號的標頭加上第一位元資料的正緣間時 間長度為8Τ或9Τ之外,信號中相鄰脈波所計算出之正緣間 時間長度Η以及負緣間時間長度l皆落在4Τ至8Τ的範圍之 内。若是在信號的解碼過程中,時間長度小於4丁或大於 8Τ ’則視為信號雜訊(noise),信號不予採用。於圖一所 示之貫施例中’二相鄰脈波11之正緣1 2之間的時間長度η 為4 Τ ;二相鄰脈波11之負緣丨4之間的時間長度l為4 τ。 請參閱圖二Α及圖二Β,圖二Α為本發明信號解碼方法 之對照表42,圖二B之表43用以詳加說明圖二A之對照表 4 2 在本實施例中’預先準備一對照表4 2 (1 ο 〇 k _ u p table) ’其中包含有複數個時間長度(edge time duty)以 及相對應之解碼位元組合(decoded bit combination)。 遠解碼位元組合為一包含複數個位元〇或位元1之組合。圖 二八為對照表42之實施例,第一欄位44顯示時間長度,第
第7頁 1227618 五、發明說明 (4) ' " " '" ' " 二欄位48顯示當解碼位元組合之最後一個位元是位元丨 時’其解碼位元組合。第三攔位5 〇顯示當解碼位元組合之-最後一個位元是位元1時,其解碼位元組合。 以下利用圖二B再加以詳加說明解碼位元組合。表43 之第一攔位4 4顯示時間長度;第二欄位4 6顯示其相對應之 苐一搁位4 4的日守間長度可能的組合。例如,當時間長度為 5T時且最後一個位元為〇時,時間長度可進一步細分為2T + 3Τ以及3Τ + 2Τ兩種情形。若為2Τ + 3Τ,則可得到解碼位元組 合001 ;若為3Τ + 2Τ,則得到oil。而以上這二種解碼位元 組合可總結為0X1 ’其X表示可為位元〇或位元1。至於其他 不同之時間長度,皆可依照此方式敘明。因此,圖二Α之 對照表4 2可視為表4 3之歸納表。 在本實施例中,依序計算信號丨〇中相鄰(tw〇 adjacent)脈波11之正緣12間的時間長度(high edge time duty)H,並因此得到一第一時間序列(first time seizes)。並且依序計算信號1〇中相鄰脈波n之負緣14間 的日寸間長度(low edge time duty)L,並因此得到一第二 日才間序列(second time series)。 在本實施例中,根據對照表42,將第一時間序列相對 應轉換為一第一解碼序列(high edge decode(i series), 以及將第二時間序列相對應轉換為一第二解碼序列(丨⑽ edge decoded series)。將第一與第二解碼序列中的位元 作相對應的一邏輯或運算(l〇gic 〇R 〇perati〇n),以得到 解碼位元序列。
第8頁 1227618 、發明說明(5) 士在本實施例中,當目前之時間長度為4T時,如果前一 個時間長度所查詢出的解碼位元組合之最後一個位元是位 兀^,則於對照表中所查詢輸出的相對應解碼位元組合 為’’ 〇〇’’ ;如果是位元1,則輸出的相對應解碼位 為π 1 Γ。 萬目鈾之日守間長度為5 Τ時,如果前一個時間長度所查 詢出的解碼位元組合之最後一個位元是位元〇,則於"對照一 表中所查詢輸出的相對應解碼位元組合為,,〇χιπ ;如果'是 位元1,則輪出的相對應解碼位元組合為” χ〇π ,其中χ 可為位元〇或位元1。 八 ' 當目前之時間長度為6Τ時,如果前一個時間長产杳 、、且β之取後一個位元是位元0,則於對昭 表中所查詢輸出的相對應解碼位元組合為”010” ;如果是 位兀1,則輸出的相對應解碼位元組合為,,χχΓ,苴 示可為位元〇或位元丨。 /、表 珣出:^ : 2時間長度為7Τ時,如果前-個時間長度所查 3ϋ 合之最後-個位元是位元0,則於對日召 :: —珣輸出的相對應解碼位元組合為” 0101” ;如果、、、曰 田目刖之時間長度為8T時, 詢出的解碼位元細人夕曰a 戈禾月j個日守間長度所查 表中所查詢於、、口取後一個位元是位元1,則於對照 在太^ :出的相對應解碼位元組合為π 0101,,。
值,以位:二中代將:對應解碼位元組合内含有的X 值0取代。將正緣與負緣解碼序列中的位元作
第9頁 1227618 五、發明說明(6) 相對應的一邏輯或運算(1〇gic 〇R 〇perati〇n),就可以得 到解碼位元序列。 在本實施例中,由於是進行OR邏輯運算,因此位元值 0並不會影響0R運算後所產生的解碼位元值。 請參閱圖三,圖三為本發明信號解碼方法之流程圖。 本發明彳曰就解碼方法之實施例,包含下列步驟: S20 :計算信號1 〇相鄰脈波之正緣丨2時間長度[1,得到 第一時間序列; S22 :計算信號1〇相鄰脈波之負緣14時間長度[,得到 第二時間序列; S 2 4 ·根據對照表4 2,將第一及第二時間序列分別相 對應轉換為第一及第二解碼序列; S26 :將相對應解碼位元組合含有的X,以位元值〇取 代; S28 :將第一與第二解碼序列作相對應的邏輯或運 算; S 3 0 :得到解碼位元序列。 /請參閱圖四,圖四為本發明之實施例之信號解碼器5 =系統方塊圖。於另一實施例中,本發明提供一信號解碼 恭5 ’用來將所接收到的信號丨〇進行解碼以得到一相對應 之解碼位元序列(decoded bit series)。至於信號1〇,可 參閱圖一及其說明。 在本實施例中,信號解碼裝置5包含有一記憶體6〇、 δ十异模組62、一轉換模組“(transform module)、一或
第10頁 1227618
閘模組68(OR gate module)。 ' 記憶體60是用來預先儲存一對照表42。對照表42内包-含有複數種時間長度(t i m e d u t y)以及相對應之解碼位元 組合(decoded bit combination)。計算模組62是用來依 序計算信號10中相鄰(two ad jacent)脈波之正緣12間的時 間長度(high edge time duty)H,並因此得到一第一時間 序列(first time series)。計算信號1〇中相鄰脈波之負 緣1 4間的時間長度(1 〇 w e d g e t i m e d u t y) L,並因此得到 一第二時間序列(s e c ο n d t i m e s e r i e s )。該計算模組6 2之 實施例可為一計時器或為一計數器。轉換模組6 6是用來根 據對照表4 2將該第一時間序列相對應轉換為一第一解碼序 列(first decoded series),以及將第二時間序列相對 應轉換為一第二解碼序列(second decoded series)。或 閘模組68是用來將第一與第二解碼序列中的位元作相對應 的一邏輯或運算(logic 〇R 〇perati〇n),以得到解碼位元 序列。 在本實施例中,計算模組62、轉換模組66以及或閘模 、、且68可為相對應之電腦軟體程式software programs)或硬體設計(harcjware design)或兩者分工設 計。 ^請參閱圖五,圖五為利用本發明之信號解碼方法或解 j器解碼一信號1 〇 A之示意圖。依據本發明之信號解碼方 :去或^碼器’所接收到的信號1 0 A中,信號標頭S加上第一 位元資料之正緣時間長度Η為8 τ,因此可知第一位元值為
第11頁 1227618 五、發明說明(8) 〇。計算信號1 0Λ相鄰脈波之正 間序列為「8T,4T,7T,、、 文間長度Η,得到第一時 波之負緣時間長度L,得到筮一 ' +」;計算信號1 〇Α相鄰脈 7Τ,、、」。 ~日守間序列為「4Τ,5Τ, 根據對照表42,將第一時間 一解碼序列為「〇,0 〇,〇丨序列为別相對應轉換為第 列分別相對應轉換為第二解 :二」;將第二時間序 0,…i 。將相#f μ庶A ,序列為「〇 Ο,0 X 1,〇 1 代得到「0,0 〇,〇 1 〇 i,··· 3有的X,以位元值0取 〇,· · ·」等兩串數列。將此兩串數、:。G ? 1,0 1 算,則可得到一數Μ「〇,〇 〇 =值邏輯或(OR)運 列即為信號1 0A解碼後所得到之相^ /…」,此數 2貝施例中,當'然亦可將對照表42或43中,將表中之χ =由,元值〇所取代’而直接省略S26步驟。表中χ值 :義’疋需藉由另一解碼序列所決定。若兩組解碼 ^目同位元數之值皆為X值’此應為少數特殊位元值順序 1所造成’亦可利用前後位S值判斷出。本實施例係以 未勒碼(Mi ller Code)為例子作為說明,在此實施例,當 兩組解碼序列之相同位元數之值皆為X值時,經判斷其值 應為〇。 /、 相較於習知技術,本發明之信號解碼方法,只需計算 正、負緣間的時間長度,依據對照表對照出相對應二碼^ 列’進行簡單的運算或是判斷’即可得到完整的解碼位元 序列。因此藉由本發明的實施,可以降低計算的困難度,
第12頁 1227618 五、發明說明(9) 並縮短解碼所需之計算時間,本發明之信號解碼方法,應 同在非對稱性信號之解碼,更能顯現出最大功效。 藉由以上較佳具體實施例之詳述,係希望能更加清楚 描述本發明之特徵與精神,而並非以上述所揭露的較佳具 體實施例來對本發明之範疇加以限制。相反地,其目的是 希望能涵蓋各種改變及具相等性的安排於本發明所欲申請 之專利範圍的範疇内。因此,本發明所申請隻專利範圍的 範疇應根據上述的說明作最寬廣的解釋,以致使其涵蓋所 有可能的改變以及具相等性的安排。
第13頁 1227618 圖式簡單說明 五、圖式簡單說明 圖一為本發明信號解碼方法之示意圖。 圖二A、B為本發明信號解碼方法之對照表。 圖三為本發明信號解碼方法之方法流程圖。 圖四為本發明之信號解碼器之系統方塊圖。 圖五為利用本發明信號解碼方法解碼一信號1 0A之示 意圖。 11 :脈波 14 :信號負緣 Β :位元區間 L :負緣間時間長度 6 0 :記憶體 6 8 :或閘模組 六、圖式標號說明 10 、 10A :信號 12 :信號正緣 5 :信號標頭 Η :正緣間時間長度 4 2、4 3 :對照表 6 2 :計算模組 6 6 :轉換模組
第14頁
Claims (1)
1227618 六、申請專利範圍 一 申請專利範圍 1、 種解馬方法用來將所接收到的信號進行解碼以得 到一相對應之解碼位元序列(dec〇ded bit series), 該信號包含複數個相鄰之脈波(adjacent PUms), 該方法包含下列步驟: 依序計算該信號中相鄰脈波之正緣間的時間長度, 並因此得到一第一時間序列; 依序計算該信號中相鄰脈波之負緣間的時間長度, 並因此得到一第二時間序列; 依據該第一時間序列,轉換為一第一解碼序列; 依據該第二時間序列,轉換為一第二解碼序列;以 及 依據該第一與第二解碼序列,以得到該解碼位元序 列。 、如申請專利範圍第1項所述之解碼方法,其中該信號 係為一延遲調變信號(delay m〇dulati〇ri Signal) Γ 、如申請專利範圍第1項所述之解碼方法,其中該信號 係為一米勒碼(Miller code)。 如申請專利範圍第1項所述之解瑪方法,其中該信號 可分為複數個位元區間(multiple bit times),每_ 位元區間係相對應於一 〇或1的位元,該位元1代表該
I227618 申請專利範圍 信號於該位元區間之中間部分(middle P〇rt ion)發生 —信號位準轉變(signal level transition),該位 元〇代表該信號位準轉變係發生於該位元區間之末端 部分(end port ion) 〇 如申請專利範圍第1項所述之解碼方法,其中該信號 之每一位元區間大體上(substantially)為2T。 如申請專利範圍第5項所述之解碼方法,其中該信號 包含一信號標頭(hea(ier),當該信號標頭以及一第一 位元資料之正緣時間長度為8T時,代表該第一位元資 料為位兀0 ’而當該信號標頭以及該第一位元資料之 正緣時間長度為9T時,代表該第一位元資料為位元 如申請專利範圍 信號標頭之外, 緣時間長度以及 之内。 如申請專利範圍 對照表所查詢出 度所解碼出的最 第5項所述之解碼方法,其中除了該 於該信號中相鄰脈波所計算出之該正 "亥負緣時間長度皆落在4Τ至8Τ的範圍 第1項所述之解碼方法,其中依據該 的解碼位元組合,還與前一個時間長 後一個位元值有關。
1227618
六、申請專利範圍 9、如申請專利範圍第6項所述之解碼方法,其中當目前 之時間長度為4T時,如果前一個時間長度所解碼出的 最後一個位元是位元〇,則於該對照表中所查詢輪出 的相對應解碼位元組合為"0 0 ’如果是位元1,則輸 出的相對應解碼位元組合為’’ 1 1 ’'。 1 1 0、如申請專利範圍第6項戶斤述之解碼方法,其中♦ 义 、 , 田㈡月lj 之日寸間長度為5 T時,如果前一個時間長度所解碼出的 表後一個位元是位元〇,則於该對照表中所查詢輪出' 的相對應解碼位元組合為” 0X1π,如果是位元1,則 出的相對應解碼位元組合為"Χ0” ,其中X表示可為位W 元0或位元1。 ” 11、如申請專利範圍第6項所述之解碼方法,其中當目前 之時間長度為6Τ時,如果前一個時間長度所解碼出的 最後一個位元是位元〇,則於該對照表中所查詢輪出' 的相對應解碼位元組合為π 〇 1 〇 ” ’如果是位元1,則 出的相對應解碼位元,组合為π XXΓ’ ,其中X表示可為2 元〇或位元1。 ^
第17頁 1 2、如申請專利範圍第6項所述之解碼方法,其中當目蒙 之時間長度為7Τ時,如果前一個時間長度所解碼出~的 最後一個位元是位元〇,則於該對照表中所查詢輪出' 的相對應解碼位元組合為π ο 1 ο Γ,如果是位元i,則 I227618 、、申請專利範圍 輸出的相對應解碼位元組合為” 〇 J 〇 13 14 如申請專利範圍第6項所述之解碼方法,其中當目前 ^時間長度為8Τ時,如果前一個時間長度所解碼出的 最後一個位元是位元i,則於該對照表中所查詢輸出 的相對應解碼位元組合為” 01 〇 1 ”。 一種解碼器,用來將所接收到的信號進行解碼以得到 二相對應之解碼位元序列,該信號包含複數個脈波, 該解碼器包含: 一記憶體,用來預先儲存一對照表(look—up table),該對照表包含有複數種時間長度託 duty)以及相對應之解碼位元組合(dec〇ded combination); 一計算模、组,用來計#該信號中相_脈;皮之正緣 t及負緣間的時間長度’並因此得到一第一時間 序列以及一第二時間序列; 模組(transf〇rm module),用來根 及將該第二時間序列相對應轉換為!第: 解碼序列,以及 -邏:模組’用來將該第—與第二解碼序列中的位 列。 开以侍到該解碼位元序
麵
第18頁 !227618 六、申請專利範圍 1 5、如申請專利範圍第丨4頊所述之解碼器,其中該解碼器 可為一軟體程式或一硬體設計或兩者分工設計。 1 6、如申請專利範圍第丨4項所述之解碼器,其中當目前之 時間長度為4T時,如果前/個時間長度所解碼出的最 後一個位元是位元〇,則於該對照表中所查詢輸出的 相對應解碼位元組合為” 0〇π,如果是位元1,則輸出 的相對應解碼位元組合為"ππ。 1 7、如申請專利範圍第1 4項所述之解碼器,其中當目前之 時間長度為5 Τ時,如果前一個時間長度所解碼出的最 後一個位元是位元〇,則於該對照表中所查詢輸出的 相對應解碼位元組合為π 〇 X1 ’’’如果是位元1,則輸出 的相對應解碼位元組合為"Χ0",其中X表示可為位^t〇 或位元1。 1 8、如申請專利範圍第1 4項所述之解碼器,其中當目前之 時間長度為6T時,如果前一個時間長度所解碼出的最 後一個位元是位元〇,則於該對照表中所查詢輪出的 相對應解碼位元組合為” 010”,如果是位元1,則輸出 的相對應解碼位元組合為"XXI ”,其中X表示可為Z元
第19頁 1227618 六、申請專利範圍 1 9、如申請專利範圍第丨4項所述之解碼器’其中當目前之 時間長度為7 T時,如果前一個時間長度所解碼出的最 後一個位元是位元〇,則於該對照表中所查詢輸出的 相對應解碼位元組合為"〇 1 Ο Γ ,如果是位元i,則輸 出的相對應解碼位元組合為’’ 0 1 Οπ。 2〇、如申請專利範圍第丨4項所述之解碼器,其中當目前之 時間長度為8Τ時,如果前一個時間長度所解碼出的最 後一個位元是位元1,則於該對照表中所查詢輸出的 相對應解碼位元組合為” 〇 1 〇 1"。 、一種解碼裝置,用來將所接收到的信號進行解碼以得 到一相對應之解碼位元序列(decoded bit series), 该信號包含複數個相鄰之脈波,每一脈波包含有一正 緣(high edge)與一負緣(i〇w edge),該解碼裝置包 含: 一記憶體,用來儲存一對照表(1〇〇k —up table), 該對照表包含有複數個時間長度以及相對應之解 碼位元組合;以及 一解碼裔,係與該記憶體相耦接,該解碼器用來 計算該信號中相鄰脈波之正緣間及負緣間的時 間長度,分別得到一第一時間序列及一第二 時間序列; 依據該對照表將該第一時間序列相對應轉換為
第20頁 1227618 六、申請專利範圍 一第一解碼序列,以及將該第二時間序列相 對應轉換為一第二解碼序列;以及 依據將該第一與第二解碼序列,以得到該解碼 位元序列。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092133567A TWI227618B (en) | 2003-11-28 | 2003-11-28 | Decoder of symmetric/asymmetric delay modulation signal and same method |
JP2004232407A JP2005167973A (ja) | 2003-11-28 | 2004-08-09 | 対称/非対称遅延変調信号のデコーダー及び復号化方法 |
US10/986,086 US7081840B2 (en) | 2003-11-28 | 2004-11-12 | Decoder for decoding symmetric/asymmetric delay modulation signal and the method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092133567A TWI227618B (en) | 2003-11-28 | 2003-11-28 | Decoder of symmetric/asymmetric delay modulation signal and same method |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI227618B true TWI227618B (en) | 2005-02-01 |
TW200518540A TW200518540A (en) | 2005-06-01 |
Family
ID=34618010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092133567A TWI227618B (en) | 2003-11-28 | 2003-11-28 | Decoder of symmetric/asymmetric delay modulation signal and same method |
Country Status (3)
Country | Link |
---|---|
US (1) | US7081840B2 (zh) |
JP (1) | JP2005167973A (zh) |
TW (1) | TWI227618B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7668244B2 (en) | 2005-06-29 | 2010-02-23 | Apple Inc. | Method and apparatus for increasing data transfer rates through a communication channel |
EP1903687B1 (en) * | 2005-07-14 | 2014-12-31 | Fujitsu Ltd. | Data decoding method and data decoding device |
US7483175B2 (en) | 2005-09-16 | 2009-01-27 | Pitney Bowes Inc. | Method and system for printing secure value documents and non-secure documents utilizing the same printing device |
JP4840131B2 (ja) * | 2006-12-26 | 2011-12-21 | ソニー株式会社 | 受信装置、受信方法、学習装置、学習方法、およびプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4313174A (en) * | 1980-03-17 | 1982-01-26 | Rockwell International Corporation | ROM-Based parallel digital arithmetic device |
US5923191A (en) * | 1997-05-08 | 1999-07-13 | Vlsi Technology, Inc. | Device and a method for monitoring a system clock signal |
-
2003
- 2003-11-28 TW TW092133567A patent/TWI227618B/zh not_active IP Right Cessation
-
2004
- 2004-08-09 JP JP2004232407A patent/JP2005167973A/ja active Pending
- 2004-11-12 US US10/986,086 patent/US7081840B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7081840B2 (en) | 2006-07-25 |
TW200518540A (en) | 2005-06-01 |
US20050117668A1 (en) | 2005-06-02 |
JP2005167973A (ja) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105718404B (zh) | 一种基于fpga的方波发生器及方法 | |
TWI338520B (en) | Digital microphone system and method thereof | |
JP2016513920A (ja) | 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに影響されない、多線データ信号からクロック信号を回復する回路 | |
CN105304092A (zh) | 一种基于智能终端的实时变声方法 | |
TWI227618B (en) | Decoder of symmetric/asymmetric delay modulation signal and same method | |
CN103886916B (zh) | 输入位宽可伸缩的编码/编解码存储系统 | |
US20130179758A1 (en) | Circuits, integrated circuits, and methods for interleaved parity computation | |
CN203883807U (zh) | 一种数字式原子频标系统电路 | |
TW200402062A (en) | Methods and apparatus for delay circuit | |
TW582038B (en) | Semiconductor memory device | |
EP3065060A1 (en) | Grammar generation for simple datatypes | |
CN104601179A (zh) | 一种存储系统纠删码编码、解码电路及编解码电路 | |
CN109308275B (zh) | 一种正交编码脉冲的转换系统及方法 | |
TW200417868A (en) | Circuit structure of separated serial ATA physical layer and signal encoding method | |
WO2006075206A3 (en) | Digital clock dividing circuit | |
Enden et al. | Discrete-time signal processing | |
CN103617408B (zh) | 一种应用于磁条卡解码电路的解码方法 | |
CN104980130B (zh) | 基于fpga 的oserdes2的改变方波上升时间的方法 | |
TWI333332B (en) | Pulse extension circuits for extending pulse signals | |
CN106055496A (zh) | 一种eeprom控制器的信号生成电路及控制方法 | |
US10990348B2 (en) | Detection method and detection device for audio signal | |
CN101931419B (zh) | 一种turbo码内交织器的计算方法及装置 | |
CN210183341U (zh) | 用于不同传输速率的双相标志编码的译码电路 | |
CN113238610A (zh) | 一种计数器信号同步的方法、装置、设备及存储介质 | |
TW303548B (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |