JPS6240834A - 符号伝送方式 - Google Patents
符号伝送方式Info
- Publication number
- JPS6240834A JPS6240834A JP18004085A JP18004085A JPS6240834A JP S6240834 A JPS6240834 A JP S6240834A JP 18004085 A JP18004085 A JP 18004085A JP 18004085 A JP18004085 A JP 18004085A JP S6240834 A JPS6240834 A JP S6240834A
- Authority
- JP
- Japan
- Prior art keywords
- code
- inverted
- encoder
- word
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔概 要〕
入力信号を差分ＰＣＭ符号器により所定のビットレート
に符号化して符号伝送を行う符号伝送方式°において、
送信側において前記符号器の出力符号の論理を所定の周
期に反転して送出することにより“θ′が連続して送出
された場合の不都合の生じることを防止したものである
。 〔産業上の利用分野〕 本発明は符号伝送方式に関し、さらに詳しくは３２キロ
ビット／秒あるいは６４十ロビット秒等のビットレート
に入力信号を符号化する適応差分ＰＣＭ符号器（以下Ａ
ＤＰ側符号器と称する）の符号伝送をする符号伝送方式
において、送出符号に“０”が連続して不都合の生じる
ことをなくした方式に関するものである。 〔従来の技術〕 ３２キロビット／秒あるいは６４キロビット／秒のビッ
トレートに入力信号を符号化する適応差分ＰＣＭ符号器
の符号を伝送する場合に送出符号に“０”が連続するこ
とがある。 か−る伝送系においては自己タイミング抽出方式が用い
られ、か＼る自己タイミング抽出方式を用いる伝送系に
おいて“０”符号が長く連続するとタイミング成分が消
失する。これによりクロックパルスが１個でも欠落する
とフレーム同期外れとなり、多くの情報が失われる。か
−るタイミング成分の消失を防＋ｆ＝ ｔ−るための有
効な手段として従来は伝送符号列にスクランプうを施し
ていた。 スクランブラには周知のごとく自己同期形とリセット形
とがあるが、いずれも伝送すべき符号列と最大周期系列
との排他的論理和をとるごとにより、伝送符号系列をラ
ングＪ、化するものである。 このためタイミング成分を高い確率で確保しろる。 また、スクランブラは伝送回路ジッタをランダム化する
効果も有しており、クロック同期品質の向トを図るｌで
有力な手段とされている。 〔発明が解決しようとする問題点〕 タイミング成分の消失を防ｌトするためにスクランブラ
を用いることはディジタル符号伝送方式において有効な
手段であるが、スクランブラを用いると装置が高価なも
のとなる。 本発明はこのような点にかんがみて創作されたもので、
簡易な構成でタイミング成分の消失を防止することの可
能な音声の符号伝送方式を提供することを目的とし゛て
いる。 〔問題点を解決するだめの手段〕 第１図は本発明の原哩ブロック図であって、１はｌｌＰ
ＣＭ符号器、５論理反転ｒ１１路、１０はり
に符号化して符号伝送を行う符号伝送方式°において、
送信側において前記符号器の出力符号の論理を所定の周
期に反転して送出することにより“θ′が連続して送出
された場合の不都合の生じることを防止したものである
。 〔産業上の利用分野〕 本発明は符号伝送方式に関し、さらに詳しくは３２キロ
ビット／秒あるいは６４十ロビット秒等のビットレート
に入力信号を符号化する適応差分ＰＣＭ符号器（以下Ａ
ＤＰ側符号器と称する）の符号伝送をする符号伝送方式
において、送出符号に“０”が連続して不都合の生じる
ことをなくした方式に関するものである。 〔従来の技術〕 ３２キロビット／秒あるいは６４キロビット／秒のビッ
トレートに入力信号を符号化する適応差分ＰＣＭ符号器
の符号を伝送する場合に送出符号に“０”が連続するこ
とがある。 か−る伝送系においては自己タイミング抽出方式が用い
られ、か＼る自己タイミング抽出方式を用いる伝送系に
おいて“０”符号が長く連続するとタイミング成分が消
失する。これによりクロックパルスが１個でも欠落する
とフレーム同期外れとなり、多くの情報が失われる。か
−るタイミング成分の消失を防＋ｆ＝ ｔ−るための有
効な手段として従来は伝送符号列にスクランプうを施し
ていた。 スクランブラには周知のごとく自己同期形とリセット形
とがあるが、いずれも伝送すべき符号列と最大周期系列
との排他的論理和をとるごとにより、伝送符号系列をラ
ングＪ、化するものである。 このためタイミング成分を高い確率で確保しろる。 また、スクランブラは伝送回路ジッタをランダム化する
効果も有しており、クロック同期品質の向トを図るｌで
有力な手段とされている。 〔発明が解決しようとする問題点〕 タイミング成分の消失を防ｌトするためにスクランブラ
を用いることはディジタル符号伝送方式において有効な
手段であるが、スクランブラを用いると装置が高価なも
のとなる。 本発明はこのような点にかんがみて創作されたもので、
簡易な構成でタイミング成分の消失を防止することの可
能な音声の符号伝送方式を提供することを目的とし゛て
いる。 〔問題点を解決するだめの手段〕 第１図は本発明の原哩ブロック図であって、１はｌｌＰ
ＣＭ符号器、５論理反転ｒ１１路、１０はり
【７ソク信
号発牛部である。＋１１１ＣＭ符号器１により符−１化
された入力信号を論理反転回路５に入力する。この論理
反転回路５ではクロック信号発４１部１０のりし１ツク
を分周して一定周朋でＡＤＰＣＭ符号を論理反転する。 〔作 用〕 本発明は送信側ではＩ’ＪＰＣＭ符号器】の出力符号を
クロック信号発生部１０からのクロックに同期して論理
反転回路５により一定周朋間辱ご論理を反転して送信す
る。これにより、“０”が連続して送信されることを防
１Ｆできる。 〔実施例〕 第２図は本発明の符号伝送方式を実施するためのブロッ
ク図を示す。 第２図において、１′はＡＤＰＣＭ符号器、２はインハ
ータ、３はセレクタ、４はフリップフロップ回路、６は
インバータ、７はセレクタ、８はフリップフロップ回路
、９は＾ＤＰＣＭ復号器を示す。 第２図のブロック図において、Ａｒ］ＰＣＭ符号器１′
の出力はそのまへ、およびインバータ２で反転されてセ
レクタ３に人力される。セレクタ３においてはクロック
信号をフリップフロップ回路４により分周して得られる
選択信号１により、ワード単位でワード毎に論理を反転
して送信符号として送出される。受信側では受信符号お
よびその反転符号をセレクタ７に蓄積し、フリップフロ
ップ回路８より供給される選択信号１と同期した選択信
号２によりワード毎に論理反転してＡＤＰＣＭ符号器１
の出力符号と同し符号を得るこ吉ができる。 第３図は第２図のブロック図の波形説明図である。第３
図において、ｆａｔはＡＤＰＣＭ符号器１′の出力、（
ｂ）はインバータ２の反転出力、ｆｃｌはワードクロッ
ク信号、ｆｄｌは選択信号１．２、ｔｅｌは送信符号、
（ｆｌはＡｌｌＰＣＭ復号ｎ９０入力をそれぞれ示す。 第２図においてセレクタは選択信号１，２の高レベルで
同期信号を低しベルで反転信号を選択する。 第３図において、符号（ａｌはインバータ２において反
転され符号（ｂｌとなり、選択信号１は符号ｔａ＋と符
号器）を１ワード毎に交互に送り、反転された符号（ｂ
ｌは受信部において選択信号２により反転されてその反
転された部分はもとの符号（ａｌと同じとなる。 第４図は第２図のブロック図で、何らかの原因によって
選択信号の極性が反転した場合を示す。 第斗図において、ｆａｔはＡｒ１ＰＣＭ符号器１の出力
、（ｂｌはインバータ２の反転出力、（ｃ）はワードク
ロック信号、ｆｄｌは送信部における選択信号１、（ｅ
）は送信符号、（「）は受信部における選択信号２、＋
ｇｌはＡＤＰＣＭ複号器２の入力をそれぞれ示す。 第４図において第３図と異なるところは、選択信号ｌと
選択信号２とが互に反転していることである。したがっ
てＡｒ１ＰＣＭ符号器１の出力波形（ａｌとＡＤＰＣＭ
符号器９の入力波形はお互に反転されたものであるが、
この極性反転は音声においては特性」−問題とならない
。 第４図はビット１を最上位（ＭＳＢ）の数字、ビット８
を最下位（ＬＳＲ）の数字とした場合第３図、第４図の
ＡＤＰ（Ｊ符号器の出力（ａｌおよび第２図のＡｌｌＰ
ＣＭ復号器９の入力（ｆｌ、第４図のへ叶Ｃ旧ｙ号器９
の入力ｆｇｌを符号にて示した図であり、第６図はＡＤ
ＰＣＭの量子化特性と符号コードとの関係を示した図で
あり、第６図においては簡単のためピント数を３ビツト
として示しである。 第７図は本発明の他の実施例を波形にて説明した図であ
る。すなわち第７図においではデータをビット毎に反転
して送受信することで、前記と同様の効果を得る。この
場合選択信号はビットクロックから作られる。 第７図において、（ａｔはへｒｌＰｃＭ符号の出力、（
ｂｌは選択信号１，２、（Ｃ１はビットクロック、（ｄ
）は送信符号、ｔｅ＋はＡＤＰＣＭ複号器入力、（ｆｌ
は受信側の選択信号が反転した場合のへ叶ＣＭ複号器入
力、Ｉｇ）は受信側の反転した選択信号を示す。 第７図に示す本発明の他の実施例は第３図、第３図につ
いて説明したと同様な効果が得られる。 〔発明の効果〕 以上述べてきたように、本発明によれば、極めて簡単な
構成でタイミング成分を確保できる符号伝送方式が提供
され、ＤＰＣＭ符号器の符号伝送において、その効果は
実用的に極めて大である。
号発牛部である。＋１１１ＣＭ符号器１により符−１化
された入力信号を論理反転回路５に入力する。この論理
反転回路５ではクロック信号発４１部１０のりし１ツク
を分周して一定周朋でＡＤＰＣＭ符号を論理反転する。 〔作 用〕 本発明は送信側ではＩ’ＪＰＣＭ符号器】の出力符号を
クロック信号発生部１０からのクロックに同期して論理
反転回路５により一定周朋間辱ご論理を反転して送信す
る。これにより、“０”が連続して送信されることを防
１Ｆできる。 〔実施例〕 第２図は本発明の符号伝送方式を実施するためのブロッ
ク図を示す。 第２図において、１′はＡＤＰＣＭ符号器、２はインハ
ータ、３はセレクタ、４はフリップフロップ回路、６は
インバータ、７はセレクタ、８はフリップフロップ回路
、９は＾ＤＰＣＭ復号器を示す。 第２図のブロック図において、Ａｒ］ＰＣＭ符号器１′
の出力はそのまへ、およびインバータ２で反転されてセ
レクタ３に人力される。セレクタ３においてはクロック
信号をフリップフロップ回路４により分周して得られる
選択信号１により、ワード単位でワード毎に論理を反転
して送信符号として送出される。受信側では受信符号お
よびその反転符号をセレクタ７に蓄積し、フリップフロ
ップ回路８より供給される選択信号１と同期した選択信
号２によりワード毎に論理反転してＡＤＰＣＭ符号器１
の出力符号と同し符号を得るこ吉ができる。 第３図は第２図のブロック図の波形説明図である。第３
図において、ｆａｔはＡＤＰＣＭ符号器１′の出力、（
ｂ）はインバータ２の反転出力、ｆｃｌはワードクロッ
ク信号、ｆｄｌは選択信号１．２、ｔｅｌは送信符号、
（ｆｌはＡｌｌＰＣＭ復号ｎ９０入力をそれぞれ示す。 第２図においてセレクタは選択信号１，２の高レベルで
同期信号を低しベルで反転信号を選択する。 第３図において、符号（ａｌはインバータ２において反
転され符号（ｂｌとなり、選択信号１は符号ｔａ＋と符
号器）を１ワード毎に交互に送り、反転された符号（ｂ
ｌは受信部において選択信号２により反転されてその反
転された部分はもとの符号（ａｌと同じとなる。 第４図は第２図のブロック図で、何らかの原因によって
選択信号の極性が反転した場合を示す。 第斗図において、ｆａｔはＡｒ１ＰＣＭ符号器１の出力
、（ｂｌはインバータ２の反転出力、（ｃ）はワードク
ロック信号、ｆｄｌは送信部における選択信号１、（ｅ
）は送信符号、（「）は受信部における選択信号２、＋
ｇｌはＡＤＰＣＭ複号器２の入力をそれぞれ示す。 第４図において第３図と異なるところは、選択信号ｌと
選択信号２とが互に反転していることである。したがっ
てＡｒ１ＰＣＭ符号器１の出力波形（ａｌとＡＤＰＣＭ
符号器９の入力波形はお互に反転されたものであるが、
この極性反転は音声においては特性」−問題とならない
。 第４図はビット１を最上位（ＭＳＢ）の数字、ビット８
を最下位（ＬＳＲ）の数字とした場合第３図、第４図の
ＡＤＰ（Ｊ符号器の出力（ａｌおよび第２図のＡｌｌＰ
ＣＭ復号器９の入力（ｆｌ、第４図のへ叶Ｃ旧ｙ号器９
の入力ｆｇｌを符号にて示した図であり、第６図はＡＤ
ＰＣＭの量子化特性と符号コードとの関係を示した図で
あり、第６図においては簡単のためピント数を３ビツト
として示しである。 第７図は本発明の他の実施例を波形にて説明した図であ
る。すなわち第７図においではデータをビット毎に反転
して送受信することで、前記と同様の効果を得る。この
場合選択信号はビットクロックから作られる。 第７図において、（ａｔはへｒｌＰｃＭ符号の出力、（
ｂｌは選択信号１，２、（Ｃ１はビットクロック、（ｄ
）は送信符号、ｔｅ＋はＡＤＰＣＭ複号器入力、（ｆｌ
は受信側の選択信号が反転した場合のへ叶ＣＭ複号器入
力、Ｉｇ）は受信側の反転した選択信号を示す。 第７図に示す本発明の他の実施例は第３図、第３図につ
いて説明したと同様な効果が得られる。 〔発明の効果〕 以上述べてきたように、本発明によれば、極めて簡単な
構成でタイミング成分を確保できる符号伝送方式が提供
され、ＤＰＣＭ符号器の符号伝送において、その効果は
実用的に極めて大である。
第１図は本発明の原理ブロック図、第２図は本発明にか
＼る方式の実施例を示すブロック図、第３図および第４
図は第２図のブロック図の動作波形説明図、第５図およ
び第６図は本発明の方式の原理を示す符号説明図、第７
図は本発明にか−る方式の他の実施例の動作波形説明図
である。 第２図において、１′はへ〇ＰＣＭ符号器、２はインバ
ータ、３はセレクタ、４はフリップフロップ回路、６は
インバータ、７はセレクタ、８はフリップフロップ複号
器、９はＡＤＰＣＭ複号器を示す。
＼る方式の実施例を示すブロック図、第３図および第４
図は第２図のブロック図の動作波形説明図、第５図およ
び第６図は本発明の方式の原理を示す符号説明図、第７
図は本発明にか−る方式の他の実施例の動作波形説明図
である。 第２図において、１′はへ〇ＰＣＭ符号器、２はインバ
ータ、３はセレクタ、４はフリップフロップ回路、６は
インバータ、７はセレクタ、８はフリップフロップ複号
器、９はＡＤＰＣＭ複号器を示す。
Claims (1)
- 入力信号を差分ＰＣＭ符号器により所定のビットレート
に符号化して符号伝送を行う符号伝送方式において、送
信側において前記符号器の出力符号をワード単位もしく
はビット単位で論理を反転して送出し、受信側では受信
した信号をワード毎もしくはビット毎に論理反転して受
信することを特徴とする符号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18004085A JPS6240834A (ja) | 1985-08-17 | 1985-08-17 | 符号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18004085A JPS6240834A (ja) | 1985-08-17 | 1985-08-17 | 符号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240834A true JPS6240834A (ja) | 1987-02-21 |
Family
ID=16076429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18004085A Pending JPS6240834A (ja) | 1985-08-17 | 1985-08-17 | 符号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243426A (ja) * | 1986-04-16 | 1987-10-23 | Canon Inc | デ−タ伝送システム |
-
1985
- 1985-08-17 JP JP18004085A patent/JPS6240834A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243426A (ja) * | 1986-04-16 | 1987-10-23 | Canon Inc | デ−タ伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639548A (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US3968328A (en) | Circuit for automatically correcting the timing of clock pulse in self-clocked pulse signal decoders | |
| JPH0325971B2 (ja) | ||
| US4438520A (en) | System for regenerating a data word on a communications ring | |
| JPH0654475B2 (ja) | 遷移の誤りを検出する装置 | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPS59126342A (ja) | デジタル音声信号伝送方式 | |
| JPS6240834A (ja) | 符号伝送方式 | |
| US4142065A (en) | Method for bit-synchronous transmission of data | |
| JP3043067B2 (ja) | ２進信号のバンド幅の制限方法および装置 | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JPS6048939B2 (ja) | デ−タ伝送方式 | |
| JPS63263864A (ja) | 非等時性信号の符号化回路 | |
| JPH066335A (ja) | 高能率音声伝送の擬似同期防止方法 | |
| JPS60100832A (ja) | ｎビット符号からｎ＋１ビット符号に符号化された直流データ流の復合化方法および装置 | |
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JPH0123016B2 (ja) | ||
| JP2600575B2 (ja) | 変復調装置 | |
| JP3061975B2 (ja) | シリアル伝送方法 | |
| SU653743A1 (ru) | Устройство декодировани | |
| JPS6268336A (ja) | Ｃｍｉ符号デコ−ド回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPH0193227A (ja) | シグナリング挿入回路 |