JP3043067B2 - 2進信号のバンド幅の制限方法および装置 - Google Patents

2進信号のバンド幅の制限方法および装置

Info

Publication number
JP3043067B2
JP3043067B2 JP3512592A JP51259291A JP3043067B2 JP 3043067 B2 JP3043067 B2 JP 3043067B2 JP 3512592 A JP3512592 A JP 3512592A JP 51259291 A JP51259291 A JP 51259291A JP 3043067 B2 JP3043067 B2 JP 3043067B2
Authority
JP
Japan
Prior art keywords
signal
logic
binary signal
sequence
signal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3512592A
Other languages
English (en)
Other versions
JPH05509448A (ja
Inventor
クルーク、ゲラン
Original Assignee
ノメット マネージメント サービスズ ビー・ウィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノメット マネージメント サービスズ ビー・ウィ filed Critical ノメット マネージメント サービスズ ビー・ウィ
Publication of JPH05509448A publication Critical patent/JPH05509448A/ja
Application granted granted Critical
Publication of JP3043067B2 publication Critical patent/JP3043067B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof

Description

【発明の詳細な説明】 技術分野 本発明は、信号レベルにおいて連続した変化系列を示
すディジタル信号を発生することによって、選択された
2進信号のバンド幅を制限する方法に関するものであ
る。2つの論理状態は、それぞれ周波数f1およびf2を有
する各パルス列によって代表される。
背景技術 文献には、いくつかの異ったディジタル信号伝送方法
が説明されている。たとえば種々のテキストブックに
は、一般にNRZ方法、バイフェーズ方法、およびDM方法
という名称で知られている方式が記載されている。たと
えぱ米国カリフォルニア州、95008−6609、キャンベル
のザイロク社の1989年5月発行の製品カタログ「Z16C30
CMOS USC ユニバーサル シリアル コントロー
ラ」の8ページを参照されたい。
もっとも簡単で、かつ、もっとも一般的な方法は、NR
Z方法(ノンリターンツーゼロ)であって、論理1は高
位信号によって代表され、論理ゼロは低位信号によって
代表される(逆の場合も同様である)。NRZ信号化方法
はゼロから1/TBヘルツまでのバンド幅を有する伝送チャ
ンネルを必要とし、ここでTBは秒単位のデータビットの
継続時間である。NRZ符号は大きい直流電圧成分を持っ
ており、それは低位のバンド限界が0でない場合には不
適当である。NRZは、信号レベルにおける二つの相互に
連続した転換の間の、ごく微小な時間経過をも保証しな
い。このことは、クロック信号がデータ信号から得られ
ないので、別のチャンネルから伝送されなければならな
いことを意味する。
他の方法として、バイフェーズ符号化方法がある。バ
イフェーズ符号では、各ビット間隔において、信号レベ
ルの少なくとも1つ、しかも多くても2つの変化が常に
発生する。これにより符号化された信号からクロック信
号が得られることを可能にするけれども、伝送チャンネ
ルのバンド幅が0〜2/TBに増加する。バイフェーズ符号
におけるもっとも重大な欠点は、その上位バンド限界が
NRZ信号法の上位バンド限界の2倍である点にある。
マンチェスター符号はバイフェーズ変調の一つの変形
であり、バイフェーズ−レベルとして知られている。こ
こでは論理1は、1/2TBの高位信号レベルに1/2TBの低位
信号レベルが続くものとして符号化され、また論理0
は、1/2TBの低位信号レベルに1/2TBの高位信号レベルが
続くものとして符号化される。それゆえマンチェスター
符号は、極性に依存している。
DM符号(遅延変調)すなわちミラー符号は、他の方法
であり、これは、バイフェーズ符号と同様に、変調され
たデータ信号からクロック信号を再生することが可能で
あるが、高位のバンド限界に関してはバイフェーズ符号
の欠点を有しない。しかしながら、DM符号によって変調
されたデータ信号は、全く直流電圧成分の無いものであ
る。DMにおいて、論理1は、もしその次に0が来るなら
ばビット間隔の中央における信号レベルの変化として符
号化され、論理0は、もしその次に0が来るならばビッ
ト間隔の終端における信号レベルの変化として符号化さ
れる。
マンチェスター符号も、DM符号も、1または0が無限
に続く場合には、変調されたデータ信号が、単なる1/2
データビットの位相シフトと同じになるという欠点を有
する。これにより、同期のための問題が生じる。なぜな
ら、受信器(復号器)にとっては、変調された信号を正
しく復号するために位相の位置を認識することが必要と
なるためである。
発明の開示 本発明の目的は、公知の方法に関する欠点を除く方法
を提供し、かつ、結果として得られた信号が、たとえば
ケーブルのようなバンド幅を制限する媒体によって伝送
されるのにいっそう適するように、ディジタル信号を変
調することにある。
これは本発明にもとづいて達成でき、本発明では、変
調されたディジタル信号のパルス列の周波数f1、f2が相
互に相違し、かつ高位周波数f2が、1秒当りのデータビ
ットの数の半分(1/2TB)に等しくなる。2つのパルス
位置の間のトランジションは、結果として得られる信号
の積分値(RDS)が、4個の伝送されたデータビットの
接続時間(4TB)内で0に等しくなるように選定され
る。
変調された信号は、情報を携行する一つの信号レベル
から他のものへのトランジションまたは接続であるよう
に微分的に変換され、実際のレベル自身ではないように
される。これは、極性への依存性を包含している。
本発明の方法の特に好ましい実施態様においては、選
択された2進入力信号がNRZ信号であり、次に示す符号
化表が、選択されたNRZ信号を翻訳するために使用され
る。
符号語は符号化されて2進ビットパターンの2倍の長
さを有し、各NRZ−ビットについて2ビットが高度技術
媒介物(Upptecknignsmediumet)の変調のために使用さ
れる。符号語は、論理1がビット間隔の後で信号レベル
に変化を起こさせ、論理0が信号レベルに変化を起させ
ないように、記録手段を変調させる。
符号語はまた3進法(ベース3による)として表現さ
れる。符号語がベース3で表現される時には、対応する
論法は次の通りとなる。すなわち、符号語が記録手段を
変調させて、1がビット間隔の中央における信号レベル
の変化を起し、2はビット間隔の後における信号レベル
の変化を起し、0は信号レベルの変化を起さないように
される。これが符号語の定義である。これはまた、1は
ビット間隔の「始まり」における信号レベルの変化を起
こさせ、2はビット間隔の「中央」における信号レベル
の変化を起させるということができる。NRZ−データの
数字1および0の位置変化についても同様である。
上述の符号化表から、符号化された信号は、TB/2のス
テップ内において時間間隔に伴う信号トランジションま
たは接続を有するが、1TBより決して小さくなく、4TBよ
りも決して大きくないことが理解されるであろう。
符号語は微分して伝送され、符号表の第2列の(01)
のNRZ信号は、先行するビットが0である時には0011に
変調され、また先行するビットが1である時には1100に
変調される。
結果的に得られて符号語により構成されたビットスト
リームにおいて、シーケンス10101(2進法)が元のNRZ
信号内の3つの連続する1(111)に対する唯一のもの
であることから、同期化が達成される。この事実は、入
って来るビットストリームの位相位置の決定のために、
受信器(復号器)によって利用される。
好ましい実施態様の説明 本発明による方法を添付図面を参照してさらに詳細に
説明する。
図1−図3は、ディジタル入力信号の論理1および0
の、互いに相異する、考え得る連続における信号レベル
の変調を示している。
図4は具体的な符号器の構成を示しており、これによ
って本発明の符号化方法が実行される。
図5は具体的な復号器の構成を示しており、これによ
って本発明の復号方法が実施される。
2進入力信号Bは、論理1および0の互いに異なった
シーケンスによって図中に示されている。符号語のシー
ケンスC(ベース3によって表現されている)はこのよ
うなそれぞれの2進信号の間中において与えられ、この
シーケンスは本発明の方法において使用される。これら
のシーケンスによって示されているのは結果として得ら
れたディジタル信号Dであって、このディジタル信号
は、図示され説明された本発明の好ましい実施態様にお
いて、本発明の方法に従って、最高および最低の周波数
がそれぞれ2/TBおよび1/8TBとなるような手法で変調さ
れている。基準符号および大きさTBは、それぞれデータ
ビットにおけるビット間隔および持続時間を秒で意味し
ている。図1−図3のそれぞれの一番下に示されたもの
は積分RDS(ディシタル和の長さ、Run Length Digita
l Sum)の値であり、それは本方法によれば4TBの周期
の内で0に等しくなる。
図1は論理1のシーケンスを含む選択された2進信号
Bを示しており、すなわち各ビット間隔TBは論理1から
成る。本発明によれば、このような論理1のシーケンス
は符号語Cによって変調され、図1およびそれに続く図
において、3進法によって表現され、ディジタル信号D
になる。このようにして論理1は、この論理1が他の論
理1によって先行された場合、各ビット間隔TBの中央に
おける変化として符号化される。これは前述の符号表に
おけるケースIとして示される。
図2aは符号表におけるケースIIを示し、そこにおいて
は0に1が後続する。よってディジタル信号Dは、論理
0が発生するビット間隔TBの後の信号レベルの変化によ
って変調される。もし選択された2進信号Bが、2つの
論理0に論理1が続くシーケンスを含むならば、図2bに
示され、かつ符号表にケースIIIとして表わされるよう
に、ディジタル信号Dは、2番目の論理0を含むビット
間隔TBの中央における信号レベルの変化によって変調さ
れる。
図2cは、選択された2進信号が、3つの論理0に論理
1が続くシーケンスを含む場合の、考え得る符号化の可
能性を示す。この場合、論理0を含む各ビット間隔TBの
後に信号レベルの変化をもたらすようにディジタル信号
Dを変調することによって、符号化が起われる。しか
し、図2dに示され、かつ前述の符号表のケースIVに表さ
れるように、0を含む2番目のビット間隔TBの後の信号
レベルの変化を起させるようにディジタル信号Dを変調
することが、いっそう有利であることがわかった。
これらの例において、選択された2進信号Bが後続す
る1の前に3つ以上の0が存在するシーケンスを含む時
は、前述の符号表のケースVにおけるディジタル信号D
は、本発明にもとづいて、2番目のビット間隔TBの中央
と3番目のビット間隔TBの終端との双方において、その
信号レベルに変化を呈するように変調される。これは図
3に示されている。
本発明の方法がどのように実行されるかを説明するた
めに、符号化装置および復号装置を図4および図5を参
照して説明する。しかしこれらの2つの装置は単に例示
のためにだけのものであり、この方法は他の装置また改
良された装置によっても同様に実施することができる。
符号器 本発明の方法が実行される符号化装置は、符号語カウ
ンタ1と、シフトレジスタ2と、フィードバック接続フ
リップフロップ3と、符号語表を形成する組合せ論理4
とを含んでいる。符号語カウンタ1は各パルスによって
1つのステップをカウントアップするように構成されて
おり、もしカウンタが3からカウントアップすれば、そ
れは1となる。0にセットされた時だけ、それは0にな
ることができる。(0セッティング 0−1−2−3−
1−2−3−1−2−3−1)。入って来るビットスト
リームは、1/TBのレートで検出される。シフトレジスタ
2およびフィードバック接続フリップフロップ3は、2/
TBでクロック制御される。符号語カウンタ1は、1/TBの
レートでクロック制御される。
符号化プロセスの初めに、シフトレジスタ2は101010
10にセットされる。それは4つのNRZ−1(1111)の後
にセットされる状態であり、受信器(図5の復号器)が
変調された信号Dの正しい位相位置を探し得るようにセ
ットされる。入って来るデータビットが論理1である
時、符号語は符号語カウンタ1が指示する列へ読み込ま
れ、この符号語はシフトレジスタ2に挿入され、その後
に符号カウンタ1は0にセットされる。入って来るデー
タビットが0で符号語カウンタ1が数字3である時に
は、符号語はライン3+に読み込まれ、この符号語は2
ステップの変位すなわちシフトでもってシフトレジスタ
2に導入される。入って来るデータ語が0であれば、符
号語カウンタ1は1ステップをカウントアップする。論
理0は各クロックサイクル内の最も重要でないビット内
にクロックされるので、符号語Cにおける論理1(図1
−図3)だけがシフトレジスタ2内へ書き込まれる必要
がある。
フィードバック接続フリップフロップ3は、好ましく
はXOR−ゲート6を介してフィードバック接続される。
復号器 変調された信号Dから、選択された2進信号Bを再生
するための装置は、符号語カウンタ11と、シフトレジス
タ12と、2つのフリップフロップ17、18と、フェイズロ
ックトループ(DPLL)16と、組合せ論理とを含んでい
る。この組合せ論理は、符号語表14と、比較器13と、同
期検出器15とを形成する。符号語カウンタ11の構造は、
符号化装置の符号器カウンタ1の構造と一致している。
前述のフリップフロップの一つはRXCフリップフロップ1
7であって、これは、同期検出器15からの信号に応答し
て、再生され選択された2進信号Bを得ることができる
出力フリップフロップ18を活性化するように構成されて
いる。シフトレジスタ12およびRXCフリップフロップ17
は、2/TBのレートでクロック制御される。符号語カウン
タ11および出力フリップフロッブ18は、1/TBの割合でク
ロック制御される。
HDPC法(高密度パルスコード法)によって変調された
信号からなる入力信号Dは、ディジタル・フェイズロッ
クトループ(DPLL)16に送られる。このループは、入力
信号Dの周波数よりも数倍高い周波数(たとえば16/T
B)で動作される。信号が検出されると、DPLL16の出力
側に、入力信号Dの位相に合致したクロック信号(2/T
B)が作り出される。このクロック信号2/TBは、符号化
された信号Dをシフトレジスタ12にクロックするために
使用される。シフトレジスタ12の最後の5つのビットが
10101であれば、同期検出器15のフリップフロップがフ
リップし、RXCフリップフロップ17が活性化されて周波
数1/TBのクロック信号を発生し、このクロック信号は再
生された2進信号Bと位相が合致する。符号語カウンタ
11によって表示された符号語は、それぞれのRXCサイク
ルにおいて、シフトレジスタ12の内容と比較される。も
し符号語がシフトレジスタの内容と一致すれば、論理1
が出力フリップフロップ18内にクロックされ、符号語カ
ウンタ11は0にセットされる。もしこのような一致が無
ければ、論理0が出力フリップフロップ18にクロックさ
れ、シフトレジスタ12のセッティングはより流い符号語
の初めの部分一致するように制御され、また符号語カウ
ンタ11が3である時には、シフトレジスタ12が前述の符
号表によって列(3+)内の符号語を含むように制御さ
れる。もしエラーが検出されたなら、同期フリップフロ
ップ15はリセットされ、この符号器は再び同期パターン
をサーチする。
上に例示した符号器/復号器の実施態様は、NRZ方法
にだけ適しており、そこではNRZ符号は、ある管理プロ
トコルにしたがって次々と符号化される。この管理プロ
トコルとしては、たとえば、復号された信号がいくつか
の論理1(同期化のために使用されたようなもの)によ
って始まるとともに論理0によって終了する時に、元の
信号を復号信号から区別できるような開始および停止ビ
ットを備えたものがある。終端0は、NRZ信号を直列に
連結された複数のフリップフロップ(図示されていな
い)に通過させて遅延させることによって、除去するこ
とができる。
本方法は、通信チャンネルのいっそう進歩した同期化
および制御に使用することができる特殊な符号語によっ
て、拡張することができる。
データパッケージの形をして、選択された内容および
長さを有する2進データのブロックを伝送するための完
全な実動化は、次のように構成され、ここでは符号語は
ベース3によって表現されている。
……11111111 プリアンブル 22020111 フレームタイプ1の始まり または22010201 フレームタイプ2の始まり または22010120 フレームタイプ3の始まり または22010010 フレームタイプ4の始まり xxxxxxxx 0−∞個のデータビット 22010202 フレームマークの終わり 02020020…… ポストアンブル このようにして、選択された2進信号Bは、本発明の
方法による明白なバンド幅の制限を伴って伝送すること
ができる。このように変調されたディジタル信号Dは、
真に2進数であって、2つのレベルのみを有する。本発
明を実行する当たり、ここではHDPC(高密度パルス符
号)と称された、高情報密度、高パワースペクトラムお
よび狭バンド幅のビット符号信号が獲得される。ビット
符号で変調された信号は、直流電圧成分が含まれておら
ず、それ自身でクロック制御されている。データ通信の
場合、このビット符号変調信号には自動(再)同期化と
位相エラー検出とが含まれる。本発明の方法は、データ
通信における使用と、ディジタル情報の記憶とに良く適
している。データ通信の場合はに、本方式はポイント・
ツー・ポイント接続およびバス(マルチドロップ)接続
の双方に使用することができ、かつデータは、連続的ま
たはブロック形態(データパッケージ)として伝達する
ことができる。
図4および図5を参照して説明された図示の回路構造
は、単に本発明の方法がどのように実現されるかの例を
示しただけのものである。前述の符号化および復号化の
機能の双方を、一つの論理回路に集積することができ
る。また本方法は、ビットパターンを翻訳するための、
ステート・マシンといての読み出しメモリの助けの有無
にかかわらず、シーケンシャル・ロジックを含む他の技
術分野へ応用できることが、当業者にとって自明であ
る。

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】周波数f1およびf2を有するそれぞれ対称な
    パルス列によって二つの論理状態(1、0)がそれぞれ
    代表される時に、信号レベル変化のシーケンス的な列を
    提供する変調ディジタル信号(D)を発生することによ
    って、選択された2進信号(B)のバンド幅を制限する
    ための方法であって、周波数f1、f2が相互に相違し、高
    い方の周波数f2が各秒の間に伝送されたデータビット数
    を2で割った(1/2TB)ヘルツに等しく、かつ3または
    4個のデータビットの持続時間内における結果的な信号
    の積分が0となるように、二つのパルス列間のトランジ
    ションが構成されることを特徴とする、2進信号のバン
    ド幅の制限方法。
  2. 【請求項2】変調された信号(D)は、2つのレベルだ
    けを有した真の2進数であることを特徴とする、請求項
    1記載の2進信号のバンド幅の制限方法。
  3. 【請求項3】信号レベル中の2つの相互に連続した変化
    どうしの間の最長時間と最短時間との比が、大きくても
    4:1であることを特徴とする、請求項1記載の2進信号
    のバンド幅の制限方法。
  4. 【請求項4】信号レベルにおける2つの相互に連続した
    変化どうしの間の経過時間は、データビットの持続時間
    の1/2倍のステップにおいて、データビットの持続時間
    (TB)の1から4倍であることを特徴とする、請求項1
    記載の2進信号のバンド幅の制限方法。
  5. 【請求項5】選択された2進信号(B)の論理1のシー
    ケンスは各ビット間隔(TB)の中央において信号レベル
    の変化をもたらすようにディジタル信号(D)を変調
    し、かつ論理1が論理0によって先行された場合には、
    ビット間隔(TB)の間において信号レベルに変化が無い
    ことを特徴とする、請求項1から4までのいずれか1項
    記載の2進信号のバンド幅の制限方法。
  6. 【請求項6】選択された2進信号(B)における、論理
    1が後続する単一の論理0の発生が、その論理0が含ま
    れるビット間隔(TB)の後の信号レベルの変化をもたら
    すようなディジタル信号(D)の変調を生起し、また選
    択された2進信号(B)における、論理1が後続するシ
    ーケンス内の2つの論理0の発生が、2番目の論理0を
    含むビット間隔(TB)の中央において信号レベルの変化
    をもたらすようなディジタル信号(D)の変調を生起す
    ることを特徴とする、請求項1から4までのいずれか1
    項記載の2進信号のバンド幅の制限方法。
  7. 【請求項7】選択された2進信号(B)における、論理
    1が後続する3つの論理0のシーケンスが、論理0を含
    む各ビット間隔(TB)の後の信号レベルに変化をもたら
    すような、ディジタル信号(D)の変調を生起すること
    を特徴とする、請求項1から4までのいずれか1項記載
    の2進信号のバンド幅の制限方法。
  8. 【請求項8】選択された2進信号(B)における、論理
    1が後続する3つの論理0のシーケンスが、第2のビッ
    ト間隔(TB)の後の信号レベルに変化をもたらすよう
    な、ディジタル信号(D)の変調を生起することを特徴
    とする、請求項1から4までのいずれか1項記載の2進
    信号のバンド幅の制限方法。
  9. 【請求項9】選択された2進信号(B)における、少な
    くともさらに1つの論理0に後続される3つの論理0の
    シーケンスが、2番目の論理0を含むビット間隔(TB)
    の中央において信号レベルに変化をもたらすとともに、
    3番目の論理0を含むビット間隔(TB)の終りで信号レ
    ベルにさらなる変化をもたらすような、ディジタル信号
    (D)の変調を生起し、それによって、制限された2進
    信号(B)内に4個よりも少ない0が残るまでそのシー
    ケンスが繰返されることを特徴とする、請求項1から4
    までのいずれか1項記載の2進信号のバンド幅の制限方
    法。
  10. 【請求項10】周波数f1およびf2を有するそれぞれ対称
    なパルス列によって二つの論理状態(1、0)がそれぞ
    れ代表される時に、信号レベルに連続的な変化列をもた
    らす変調ディジタル信号(D)を発生することによっ
    て、選択された2進信号(B)のバンド幅を制限するた
    めの符号化器であって、選択された2進信号(B)によ
    り制御される符号語カウンタ(1)を有し、この符号カ
    ウンタは、入力信号と一緒にシフトレジスタ(2)の内
    容を変更させるように構成され、このシフトレジスタの
    出力はフィードバック接続フリップフロップ(3)へ接
    続され、このフリップフロップの出力からディジタル信
    号(D)が得られるように構成されていることを特徴と
    する符号器。
  11. 【請求項11】符号語カウンタ(1)がORゲート(5)
    の入力に接続され、このORゲートの他の入力に、選択さ
    れた2進信号(B)が供給されるように構成され、かつ
    このORゲートの出力がシフトレジスタ(2)のチャージ
    入力(SET)に接続されることを特徴とする、請求項10
    記載の符号器。
  12. 【請求項12】周波数f1およびf2を有するそれぞれ対称
    なパルス列によって二つの論理状態(1、0)がそれぞ
    れ代表される時に、信号レベルに連続的な変化列をもた
    らす変調ディジタル信号(D)から、選択された2進信
    号(B)を復号するための復号器であって、シフトレジ
    スタ(12)とクロック制御されたフェイズロックトルー
    プ(16)とを有し、このフェイズロックトループの入力
    側に変調ディジタル信号(D)が供給されるとともに、
    その出力側は出力用フリップフロップ(18)のデータ入
    力側とクロック入力側とにそれぞれ接続され、かつ前記
    シフトレジスタは、前記選択された2進信号(B)を出
    力することができる前記出力用フリップフロップへのラ
    インに比較器(13)を有し、この比較器は、その出力側
    が、前記出力用フリップフロップに接続されるととも
    に、符号語カウンタ(11)と組合せ論理(14)とを経
    て、この比較器の入力側へ戻されるべく接続されている
    ことを特徴とする復号器。
  13. 【請求項13】送りレジスタ(12)に接続された同期検
    出器(15)を有し、この同期検出器(15)は、変調され
    たディジタル信号(D)があらかじめ定められた同期パ
    ターン(2進符号の10101)を含んでいる時に活性化す
    るように構成され、かつ不許可信号を検出した時にはリ
    セットされるように構成されていることを特徴とする請
    求項12記載の復号器。
JP3512592A 1990-07-18 1991-07-18 2進信号のバンド幅の制限方法および装置 Expired - Lifetime JP3043067B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9002460A SE466725B (sv) 1990-07-18 1990-07-18 Foerfarande foer att begraensa bandbredden hos en godtycklig binaer signal
SE9002460-5 1990-07-18
PCT/SE1991/000501 WO1992002081A1 (en) 1990-07-18 1991-07-18 Method and apparatus for bandwidth limited binary signals

Publications (2)

Publication Number Publication Date
JPH05509448A JPH05509448A (ja) 1993-12-22
JP3043067B2 true JP3043067B2 (ja) 2000-05-22

Family

ID=20380022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3512592A Expired - Lifetime JP3043067B2 (ja) 1990-07-18 1991-07-18 2進信号のバンド幅の制限方法および装置

Country Status (8)

Country Link
US (1) US5454006A (ja)
EP (1) EP0539488B1 (ja)
JP (1) JP3043067B2 (ja)
AT (1) ATE147907T1 (ja)
AU (1) AU650895B2 (ja)
DE (1) DE69124242T2 (ja)
SE (1) SE466725B (ja)
WO (1) WO1992002081A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043762A (en) * 1998-05-05 2000-03-28 Fairchild Semiconductor Corp. Hardware bit coder
US6847312B2 (en) * 2001-03-19 2005-01-25 Kodeos Communications Symmetric line coding
SK4082002A3 (en) * 2001-05-21 2003-01-09 Techem Service Ag Method for coding and decoding a data stream
US7922939B2 (en) * 2008-10-03 2011-04-12 The Board Of Trustees Of The University Of Illinois Metal nanoparticle inks
EP2434648A1 (de) * 2010-09-25 2012-03-28 ATLAS Elektronik GmbH Codierer und Decodierer, Codierverfahren und Decodierverfahren sowie System aus Codierer und Decodierer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261424A (en) * 1975-11-17 1977-05-20 Olympus Optical Co Ltd Encode system
US4027267A (en) * 1976-06-01 1977-05-31 International Business Machines Corporation Method of decoding data content of F2F and phase shift encoded data streams
FR2361024A1 (fr) * 1976-08-04 1978-03-03 Cit Alcatel Procede de codage par transitions d'informations binaires et dispositifs de codage et de decodage correspondants
FR2432246A1 (fr) * 1978-07-26 1980-02-22 Cit Alcatel Procede et circuit de decodage d'un signal binaire code en cmi
AU542859B2 (en) * 1979-12-28 1985-03-21 Sony Corporation Method for digital encoding/decoding
JPH0683271B2 (ja) * 1983-10-27 1994-10-19 ソニー株式会社 情報変換方式
US4547764A (en) * 1983-10-31 1985-10-15 Burroughs Corporation Pulse width decoder for double frequency encoded serial data
FR2585905B1 (fr) * 1985-08-02 1987-09-25 Telediffusion Fse Procede de modulation en bande de base d'un signal de donnees, appareil de modulation et appareil de demodulation correspondants

Also Published As

Publication number Publication date
AU650895B2 (en) 1994-07-07
DE69124242D1 (de) 1997-02-27
WO1992002081A1 (en) 1992-02-06
EP0539488A1 (en) 1993-05-05
US5454006A (en) 1995-09-26
DE69124242T2 (de) 1997-08-07
ATE147907T1 (de) 1997-02-15
SE9002460L (sv) 1992-01-19
SE466725B (sv) 1992-03-23
SE9002460D0 (sv) 1990-07-18
EP0539488B1 (en) 1997-01-15
AU8234291A (en) 1992-02-18
JPH05509448A (ja) 1993-12-22

Similar Documents

Publication Publication Date Title
US5805632A (en) Bit rate doubler for serial data transmission or storage
US4337457A (en) Method for the serial transmission of binary data and devices for its implementation
US4578799A (en) Method and apparatus for recovering data and clock information from a self-clocking data stream
JPH0213501B2 (ja)
US4112383A (en) Miller-encoded message decoder
US5570089A (en) Method and apparatus for providing data stream for cost effective transmission links
US4771440A (en) Data modulation interface
JPH05505496A (ja) マンチェスタ符号信号の復号方法及び復号回路
US4866544A (en) Data modulation and demodulation system for magnetic recording system
US4746898A (en) Bi-phase decoder
JPS6147021B2 (ja)
KR860001257B1 (ko) 데이타 독출회로
USRE31311E (en) DC Free encoding for data transmission system
JPS61208318A (ja) マンチエスタ符号化データのためのデコーダ
US3852687A (en) High rate digital modulation/demodulation method
JP3043067B2 (ja) 2進信号のバンド幅の制限方法および装置
US4153814A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
JP2000502545A (ja) mビット情報ワードのシーケンスから変調信号への変換
US5175545A (en) Data coding system in a magnetic recording apparatus
WO1983001141A1 (en) Encoding and decoding system for binary data
US4928289A (en) Apparatus and method for binary data transmission
JPH0671252B2 (ja) 同期信号デコーダ
JPS63257333A (ja) Cmi符号化信号用符号解読装置
US4063291A (en) Apparatus and method for encoding and decoding digital information
JP2003536315A (ja) バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス