JP2005167927A - Ｃｒ発振回路 - Google Patents

Abstract

【課題】 トリミングフューズ及びフューズ用のパッドを必要とせず、ＣＲ発振回路の周波数を調整する機能を持つＣＲ発振回路を提供すること
【解決手段】 ＣＲ発振器１０７の出力信号の周波数を検知するカウンタ１０２と、前記カウンタのカウント数と比較用データレジスタ回路１０４に予め用意したデータとを比較し、期待する周波数が得られているか否かを判定する比較判定回路１０３と、前記比較判定回路の結果によりカウント数を増減させるアップダウンカウンタ１０５と、前記アップダウンカウンタの出力をデコードするデコーダ回路１０６と前記デコーダ回路の出力信号によりスイッチトランジスタ１０８のオン／オフを調整し、ＣＲ発振器の周波数を調整する機能を備える。
【選択図】 図１

Description

本発明はＣＲ発振器の発振周波数の調整方法に関する。特に、トリミングフューズおよびフューズ用のＰＡＤを必要とせず、ＣＲ発振回路の発振周波数を調整すること可能なＣＲ発振回路である。

図２は従来のCR発振器の回路図を示している。図２において定電流源Iは

の特性を持つ。ここでRは定電流源で用いられる抵抗Rの抵抗値である。またトランジスタT1、T2はカレントミラー結線されており、サイズが異なり、k倍のサイズ比がある。よって前記トランジスタT2に流れる電流I2は

である。

図２中A点における波形は図３下段のようになっている。図３中E点における電位はVthであり、この電位がトランジスタT3、T4の反転レベルになり図３上段の様にCR発振回路の発振波形が得られる。ここで図中において矢印Dが示す直線部の傾きdは

の特性を持つ。ここでCはCR発振器で用いられるコンデンサーCの容量値である。よってt1は

である。
よって、発振波形の周期Tは

となり、発振周波数fは

となる。
IC設計時にはk,C,Rを所望の周波数が得られるように設定する。しかし、IC製造時におけるプロセスばらつきにより、CやRなどの素子にばらつきが生じ、期待する周波数からずれてしまうという問題があった。
図４は従来のCR発振回路の周波数を調整する方法を示す例である。図４中RはCR発振回路の発振周波数を決定する抵抗R、Fはトリミングフューズを示している。もし、CR発振回路の発振周波数が期待する周波数と異なった場合、トリミングフューズ用のパッドPに外部から強制的に電圧を印加し、期待する発振周波数が得られるようにフューズを切断し、抵抗値を増減することで発振周波数の調整を行ってきた。
従来例として、上記例とは多少異なるが、以下の特許寸件を開示する。
特開２００１−２４４８６号公報

このようにフューズトリミングによる発振周波数の調整方法は、フューズトリミング用にパッドを設ける必要があり、パッドが増えることによりチップ面積が増えるという問題が生じていた。また、発振周波数を調整するために個々のICの調整に工数と時間を要するという問題があった。

本発明の発振回路は、CR発振器の出力信号の周波数を検知するカウンタと、前記カウンタのカウント数と比較用データレジスタ回路に予め用意したデータとを比較し、期待する周波数が得られているか否かを判定する比較判定回路と、前記比較判定回路の結果によりカウント数を増減させるアップダウンカウンタと、前記アップダウンカウンタの出力をデコードするデコーダ回路と前記デコーダ回路の出力信号によりスイッチトランジスタのオン/オフを制御し、CR発振器の周波数を調整する機能を備えている。

以上述べたように、本発明によれば、トリミングフューズを必要とせずに、外部からの基準信号により、発振回路の発振周波数を調整し安定化させることができる。

以下、図面を参照して、本発明の実施の形態を実施例に基づいて詳細に説明する。

図1は本発明の第１の実施の形態に係るCR発振器を示している。

まず、外部から基準となる基準信号100を入力し、前記基準信号は分周回路101に入力される。一方CR発振器107の出力はカウンタ102に入力される。この時、前記カウンタは前記分周回路の出力が”H”の間、前記CR発振器の出力信号の周波数(出力が”H”になる回数)をカウントし、前記分周回路の出力が”L”の間、前記カウンタのカウンタ数が出力される。

前記カウンタ回路から出力されたカウンタ数は比較判定回路103に入力される。前記比較判定回路では、前記カウンタ出力から出力されたカウンタ数と比較用データレジスタ104に予め用意されているデータとを比較し、両入力の差を比較する。両入力の差が予め規定されたデータ範囲より小さい場合(CR発振器の発振周波数が期待される周波数よりも低い場合)には、ダウン信号が出力される。

前記ダウン信号はアップダウンカウンタ105に入力され、それまで、前記アップダウンカウンタから出力されていたカウント数をダウンする。

これに対して、両入力の差が予め規定されたデータ範囲より大きい場合(CR発振器の発振周波数が期待される周波数よりも高い場合)には、アップ信号が出力される。前記アップ信号は、前記アップダウンカウンタに入力され、それまで前記アップダウンカウンタから出力されていたカウント数をアップする。

また、両入力の差が予め規定されたデータ範囲内にある場合には、それまで前記アップダウンカウンタから出力されていたカウンタ数が保持される。

前記アップダウンカウンタからの出力信号は、デコーダ回路106に入力される。前記アップダウンカウンタから出力されたカウント数がダウンすれば、オンするスイッチトランジスタ108の数が減り、CR発振器において、全抵抗値が減るので出力される発振周波数は大きくなる。

逆に、前記、アップダウンカウンタから出力されたカウント数がアップすれば、オンする前記、スイッチトランジスタの数が増え、CR発振器において、全抵抗値が増えるので出力される発振周波数は小さくなる。

また、前記アップダウンカウンタから出力されていたカウンタ数が保持されている場合には、オンする前記スイッチトランジスタ数の増減はないので、出力される発振周波数に変化はない。

以上の手順を繰り返すことにより、発振周波数はトリミングフューズを使用することなく目的の値に安定する。

図１ではCR発振器の抵抗値を調整することによって、発振周波数を調整している例であるが、抵抗値を調整する代わりに、図２中の容量値C、または、定電流値Iを調整することでも同様な効果が得られる。

本発明の実施例によるCR発振回路を示すブロック図である。 発振回路の内部構成を示す回路図である。 図２に発振回路の特性図である。 従来の発振回路の周波数調整方法を示す構成図である。

符号の説明

100 基準信号
101 分周回路
102 カウンタ回路
103 比較判定回路
104 比較用データレジスタ
105 アップダウンカウンタ
106 デコーダ回路
107 ＣＲ発振回路
108 スイッチトランジスタ
T1、T2、T3、T4 トランジスタ
I 定電流源
C 容量
R 抵抗
F フューズ
P フューズ用パッド

Claims (2)

1. ＣＲ発振器の出力信号の周波数を検知するカウンタと、このカウンタのカウント数と比較用データレジスタ回路に予め用意したデータとを比較し、期待する周波数が得られているか否かを判定する比較判定回路と、この比較判定回路の結果によりカウント数を増減させるアップダウンカウンタと、前記アップダウンカウンタの出力をデコードするデコーダ回路と前記デコーダ回路の出力信号により前記ＣＲ発振器の周波数を調整する機能を備えていることを特徴とするＣＲ発振回路。
2. 前記発振回路は抵抗体、コンデンサおよび電流値の少なくとも一つの値を制御する請求項1記載のＣＲ発振回路。

Images