CN117690906A - 一种浮动高压电阻绝对值修调装置和方法 - Google Patents
一种浮动高压电阻绝对值修调装置和方法 Download PDFInfo
- Publication number
- CN117690906A CN117690906A CN202410152929.XA CN202410152929A CN117690906A CN 117690906 A CN117690906 A CN 117690906A CN 202410152929 A CN202410152929 A CN 202410152929A CN 117690906 A CN117690906 A CN 117690906A
- Authority
- CN
- China
- Prior art keywords
- trimming
- resistor
- voltage
- branch
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000009966 trimming Methods 0.000 claims abstract description 194
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000007664 blowing Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及集成电阻绝对值修调技术领域，具体公开一种浮动高压电阻绝对值修调装置和方法，该装置包括：主电阻，为被修调电阻；多个修调支路，每个修调支路包括依次电连接的低压修调开关、金属熔丝和修调电阻，各个修调支路均与所述主电阻并联；每个修调支路的低压修调开关的开关状态通过寄存器控制；所述主电阻与各个修调支路并联形成的电阻作为绝对电阻；所述绝对电阻的绝对值修调通过对每个修调支路的金属熔丝熔断或不熔断进行控制；每个修调支路的金属熔丝熔断的方式为激光熔断。本发明的低压修调开关可工作在高压下，减小了芯片面积，同时，寄存器修调和激光修调相结合，同时解决了修调精度和低压修调开关在高压下工作的问题。
Description
技术领域
本发明涉及集成电阻绝对值修调技术领域，具体涉及一种浮动高压电阻绝对值修调装置和方法。
背景技术
在集成电路制造和应用过程中，为了达到需要的精度，满足特定的需求，比如需要精确调整运放的增益，经常需要修调电阻绝对值。通常需要修调的电阻两端可以是任意高压。
现有的集成电阻绝对值修调方法主要有两种。
方法1、激光修调；直接激光修调电阻值，实时测试器件的指标，比如增益，该方法对设备要求很高。
方法2、寄存器修调：如图1所示，通过调整寄存器找到修调码，然后通过eFuse（电子保险丝）固定修调状态；该方法需要串联高压管开关，为了减小增益非线性，开关阻抗必须足够小，另外，为了保证寄生二极管不导通，需要串联两个高压管共源连接，串联的两个管子需要独立阱，需要更大的面积。
基于这一技术背景，本发明研究了一种浮动高压电阻绝对值修调装置和方法。
发明内容
针对现有技术的不足，本发明提出一种浮动高压电阻绝对值修调装置和方法，该装置的低压修调开关可工作在高压下，减小了芯片面积，同时，寄存器修调和激光修调相结合，同时解决了修调精度和低压修调开关在高压下工作的问题。
为了实现上述目的，本发明第一方面提供一种浮动高压电阻绝对值修调装置，包括：
主电阻，为被修调电阻；
多个修调支路，每个修调支路包括依次电连接的低压修调开关、金属熔丝和修调电阻，各个修调支路均与所述主电阻并联；
每个修调支路的低压修调开关的开关状态通过寄存器控制；
所述主电阻与各个修调支路并联形成的电阻作为绝对电阻；
所述绝对电阻的绝对值修调通过对每个修调支路的金属熔丝熔断或不熔断进行控制；
每个修调支路的金属熔丝熔断的方式为激光熔断。
本发明第二方面提供一种上述的装置中进行的浮动高压电阻绝对值修调方法，包括：
基于绝对电阻所需要修调的绝对值，确定需要熔断金属熔丝的修调支路；
激光熔断需要熔断的金属熔丝。
本发明的有益效果包括：
（1）本发明提出的浮动高压电阻绝对值修调装置，低压修调开关可工作在高压下，减小了芯片面积，同时，寄存器修调和激光修调相结合，同时解决了修调精度和低压修调开关在高压下工作的问题。
（2）本发明提出的浮动高压电阻绝对值修调装置，两个串联的MOS管通过源极相互电连接，且两个串联的MOS管的源极与衬底电连接，确保了低压修调期间任何电流方向下都不会有寄生二极管导通的情况。
（3）本发明提出的浮动高压电阻绝对值修调装置，低压修调开关不需要额外的保护开关去偏置开关的另一端，不会有额外的电流引起增益误差，电路简单，对版图要求降低，同时，所有低压修调开关上电默认都为打开，这样即便是通过激光断开的低压修调开关也不会有浮空节点。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1为现有寄存器修调装置的结构示意图。
图2为本发明提出的浮动高压电阻绝对值修调装置的结构示意图。
图3为本发明提出的浮动高压电阻绝对值修调方法的一个具体实施方式中修调电路的结构示意图。
图4为本发明提出的浮动高压电阻绝对值修调方法的一个具体实施方式中修调前后对比示意图。
图5为本发明提出的浮动高压电阻绝对值修调方法的一个具体实施方式中具体流程示意图。
附图标记说明：
1-主电阻，2-多个修调支路；
101-低压修调开关，102-金属熔丝，103-修调电阻；
Ru-修调电阻值，N-修调支路的数量，i-修调支路所在的权值，QN-第N个低压修调开关的权值，VIN+-同相输入，VIN--反相输入，VOUT-运放输出，Rtrim-修调电阻，A-放大器，HV NMOS-高压NMOS管：
trim-修调，trimcode-修调码。
具体实施方式
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下”通常是指装置在正常使用状态下的上和下，“内、外”是指相对于装置轮廓而言的。此外，术语“第一、第二、第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一、第二、第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明提供一种浮动高压电阻绝对值修调装置，如图1所示，包括：
主电阻1，为被修调电阻；
多个修调支路2，每个修调支路包括依次电连接的低压修调开关101、金属熔丝102和修调电阻103，各个修调支路均与所述主电阻1并联；
每个修调支路的低压修调开关101的开关状态通过寄存器控制；
主电阻1与各个修调支路并联形成的电阻作为绝对电阻；
绝对电阻的绝对值修调通过对每个修调支路的金属熔丝102熔断或不熔断进行控制；
每个修调支路的金属熔丝102熔断的方式为激光熔断。
本发明中，低压修调开关101可工作在高压下，减小了芯片面积，同时，寄存器修调和激光修调相结合，同时解决了修调精度和低压修调开关101在高压下工作的问题。
根据本发明，主电阻1为高压电阻；
每个修调支路的低压修调开关101为两个串联的低压开关；
每个修调支路的低压修调开关101的上电默认为打开。
本发明中，低压修调开关101不需要额外的保护开关去偏置开关的另一端，不会有额外的电流引起增益误差，电路简单，对版图要求降低，同时，所有低压修调开关101上电默认都为打开，这样即便是通过激光断开的低压修调开关101也不会有浮空节点。
根据本发明，两个串联的低压修调开关101为两个串联的MOS管；
两个串联的MOS管通过源极相互电连接；
两个串联的MOS管的源极与衬底电连接。
根据本发明，两个串联的MOS管的栅极相互电连接，栅极电压通过寄存器的相应位控制；
两个串联的MOS管的漏极分别作为低压修调开关101的两个连接端。
本发明中，两个串联的MOS管通过源极相互电连接，且两个串联的MOS管的源极与衬底电连接，确保了低压修调期间任何电流方向下都不会有寄生二极管导通的情况。
优选地，各个修调支路的修调电阻103按着权值大小依次排列。
根据本发明，每个修调支路的修调电阻103的计算式为：
2n-i×Ru；
其中，N为修调支路的数量，i为修调支路所在的权值，Ru为修调电阻值。
优选地，修调电阻为高压电阻；
每个修调支路的低压修调开关权值为i；
寄存器的值利用上位机进行配置。
本发明还提供一种上述的装置中进行的浮动高压电阻绝对值修调方法，包括：
基于绝对电阻所需要修调的绝对值，确定需要熔断金属熔丝102的修调支路；
激光熔断需要熔断的金属熔丝102。
根据本发明，基于绝对电阻所需要修调的绝对值，确定需要熔断金属熔丝102的修调支路包括：
基于绝对电阻所需要修调的绝对值，在低压下，利用上位机配置寄存器，通过寄存器的值确定需要熔断金属熔丝102的修调支路的权值。
优选地，激光熔断需要熔断的金属熔丝102包括：
基于需要熔断金属熔丝102的修调支路的权值，确定需要熔断金属熔丝102的位置，利用激光熔断需要熔断的金属熔丝102。
本发明中，图5给出了浮动高压电阻绝对值修调方法的一种具体流程示意图，从图5可知，通过寄存器的值确定需要熔断金属熔丝102的修调支路的权值是在低压下进行，激光熔断并不需要现有的eFuse（电子保险丝）技术需要串联高压管开关配合完成；同时，两个串联的MOS管通过源极相互电连接，且两个串联的MOS管的源极与衬底电连接，确保了低压修调期间任何电流方向下都不会有寄生二极管导通的情况，进一步地，所有低压修调开关上电默认都为打开，这样即便是通过激光断开的低压修调开关也不会有浮空节点，继而保证了低压修调开关在高压下工作的问题。
下面通过具体实施例对本发明进行更详细的说明。
实施例1
本实施例通过对运放修调电阻Rtrim进行修调，来调整放大器A的增益进，如图3所示。
如图2所示，本实施例提供一种浮动高压电阻绝对值修调装置，包括：
主电阻1，为被修调电阻；
多个修调支路2，每个修调支路包括依次电连接的低压修调开关101、金属熔丝102和修调电阻103，各个修调支路均与所述主电阻1并联；
每个修调支路的低压修调开关101的开关状态通过寄存器控制；
主电阻1与各个修调支路并联形成的电阻作为绝对电阻；
绝对电阻的绝对值修调通过对每个修调支路的金属熔丝102熔断或不熔断进行控制；
每个修调支路的金属熔丝102熔断的方式为激光熔断；
本实施例中，主电阻1为高压电阻；
每个修调支路的低压修调开关101为两个串联的低压开关；
每个修调支路的低压修调开关101的上电默认为打开；
本实施例中，两个串联的低压修调开关101为两个串联的MOS管；
两个串联的MOS管通过源极相互电连接；
两个串联的MOS管的源极与衬底电连接；
两个串联的MOS管的栅极相互电连接，栅极电压通过寄存器的相应位控制；
两个串联的MOS管的漏极分别作为低压修调开关101的两个连接端；
本实施例中，各个修调支路的修调电阻103按着权值大小依次排列；
每个修调支路的修调电阻103的计算式为：
2n-i×Ru；
其中，N为修调支路的数量，i为修调支路所在的权值，Ru为修调电阻值。
优选地，修调电阻为高压电阻；
本实施例中，每个修调支路的低压修调开关权值为Qi；
寄存器的值利用上位机进行配置。
本实施例供一种浮动高压电阻绝对值修调方法，包括：
基于绝对电阻所需要修调的绝对值，在低压下，利用上位机配置寄存器，通过寄存器的值确定需要熔断金属熔丝102的修调支路的权值；
基于需要熔断金属熔丝102的修调支路的权值，确定需要熔断金属熔丝102的位置，利用激光熔断需要熔断的金属熔丝102；
如图4给出了修调前后的对比示意图。
本实施例提出的浮动高压电阻绝对值修调装置，低压修调开关可工作在高压下，减小了芯片面积，同时，寄存器修调和激光修调相结合，同时解决了修调精度和低压修调开关在高压下工作的问题。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (10)
1.一种浮动高压电阻绝对值修调装置，其特征在于，包括：
主电阻，为被修调电阻；
多个修调支路，每个修调支路包括依次电连接的低压修调开关、金属熔丝和修调电阻，各个修调支路均与所述主电阻并联；
每个修调支路的低压修调开关的开关状态通过寄存器控制；
所述主电阻与各个修调支路并联形成的电阻作为绝对电阻；
所述绝对电阻的绝对值修调通过对每个修调支路的金属熔丝熔断或不熔断进行控制；
每个修调支路的金属熔丝熔断的方式为激光熔断。
2.根据权利要求1所述的装置，其特征在于，所述主电阻为高压电阻；
每个修调支路的低压修调开关为两个串联的低压开关；
每个修调支路的低压修调开关的上电默认为打开。
3.根据权利要求2所述的装置，其特征在于，所述两个串联的低压修调开关为两个串联的MOS管；
所述两个串联的MOS管通过源极相互电连接；
所述两个串联的MOS管的源极与衬底电连接。
4.根据权利要求3所述的装置，其特征在于，所述两个串联的MOS管的栅极相互电连接，栅极电压通过所述寄存器的相应位控制；
所述两个串联的MOS管的漏极分别作为低压修调开关的两个连接端。
5.根据权利要求4所述的装置，其特征在于，各个修调支路的修调电阻按着权值大小依次排列。
6.根据权利要求5所述的装置，其特征在于，每个修调支路的修调电阻的计算式为：
2n-i×Ru；
其中，N为修调支路的数量，i为修调支路所在的权值，Ru为修调电阻值。
7.根据权利要求6所述的装置，其特征在于，所述修调电阻为高压电阻；
每个修调支路的低压修调开关权值为i；
所述寄存器的值利用上位机进行配置。
8.一种权利要求1-7中任意一项所述的装置中进行的浮动高压电阻绝对值修调方法，其特征在于，包括：
基于绝对电阻所需要修调的绝对值，确定需要熔断金属熔丝的修调支路；
激光熔断需要熔断的金属熔丝。
9.根据权利要求8所述的方法，其特征在于，基于绝对电阻所需要修调的绝对值，确定需要熔断金属熔丝的修调支路包括：
基于绝对电阻所需要修调的绝对值，在低压下，利用上位机配置寄存器，通过寄存器的值确定需要熔断金属熔丝的修调支路的权值。
10.根据权利要求9所述的方法，其特征在于，激光熔断需要熔断的金属熔丝包括：
基于需要熔断金属熔丝的修调支路的权值，确定需要熔断金属熔丝的位置，利用激光熔断需要熔断的金属熔丝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410152929.XA CN117690906B (zh) | 2024-02-04 | 2024-02-04 | 一种浮动高压电阻绝对值修调装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410152929.XA CN117690906B (zh) | 2024-02-04 | 2024-02-04 | 一种浮动高压电阻绝对值修调装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117690906A true CN117690906A (zh) | 2024-03-12 |
| CN117690906B CN117690906B (zh) | 2024-04-09 |
Family
ID=90128643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410152929.XA Active CN117690906B (zh) | 2024-02-04 | 2024-02-04 | 一种浮动高压电阻绝对值修调装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690906B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167927A (ja) * | 2003-12-05 | 2005-06-23 | Seiko Instruments Inc | Ｃｒ発振回路 |
| CN112397134A (zh) * | 2019-08-19 | 2021-02-23 | 美光科技公司 | 熔丝可调节输出驱动器 |
| CN114460374A (zh) * | 2020-11-09 | 2022-05-10 | 圣邦微电子（北京）股份有限公司 | 一种精准修调电阻的电路 |
| CN116438745A (zh) * | 2020-10-30 | 2023-07-14 | 亚德诺半导体国际无限责任公司 | 具有可配置输出级的dac |
| CN117013975A (zh) * | 2023-05-12 | 2023-11-07 | 杰华特微电子股份有限公司 | 熔丝修调方法和熔丝修调电路 |
-
2024
- 2024-02-04 CN CN202410152929.XA patent/CN117690906B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167927A (ja) * | 2003-12-05 | 2005-06-23 | Seiko Instruments Inc | Ｃｒ発振回路 |
| CN112397134A (zh) * | 2019-08-19 | 2021-02-23 | 美光科技公司 | 熔丝可调节输出驱动器 |
| CN116438745A (zh) * | 2020-10-30 | 2023-07-14 | 亚德诺半导体国际无限责任公司 | 具有可配置输出级的dac |
| CN114460374A (zh) * | 2020-11-09 | 2022-05-10 | 圣邦微电子（北京）股份有限公司 | 一种精准修调电阻的电路 |
| CN117013975A (zh) * | 2023-05-12 | 2023-11-07 | 杰华特微电子股份有限公司 | 熔丝修调方法和熔丝修调电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117690906B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110830022B (zh) | 修调电路和芯片 | |
| US20090033373A1 (en) | Circuit and Method for Trimming Integrated Circuits | |
| US6433714B1 (en) | Apparatus and method for precision trimming of a semiconductor device | |
| CN100514079C (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
| US20100225343A1 (en) | Probe card, semiconductor testing device including the same, and fuse checking method for probe card | |
| JPH0668781A (ja) | 差動ヒューズ回路並びに製作方法 | |
| US5506509A (en) | Circuit and method of measuring squib resistance | |
| CN117690906B (zh) | 一种浮动高压电阻绝对值修调装置和方法 | |
| CN111030624A (zh) | 共模抑制比可配置的仪表放大器及其配置方法 | |
| CN116400130B (zh) | 一种输出电流信号的电压采样电路 | |
| US20090040804A1 (en) | Fuse circuit | |
| KR100218621B1 (ko) | 저소비 전력형의 반도체 기억장치 및 저소비 전력화를 실현하기 위해 반도체 기억장치에 이용하는 박막 트랜지스터 | |
| KR100904827B1 (ko) | 퓨즈 테스트 장치 | |
| CN101025637B (zh) | 电流模式的修整装置 | |
| CN115964976B (zh) | 修调及测试电路、集成电路及芯片 | |
| EP3330829A1 (en) | Base current compensation for a bjt current mirror | |
| CN116338297B (zh) | 一种可减小芯片版图面积的高精度检流电路 | |
| CN113311211B (zh) | 一种提高电源电压检测精准度的版图连接方法 | |
| CN116318049B (zh) | 一种高精度电阻电路 | |
| CN114006587B (zh) | 一种共模输入电压低于0v的运算放大器 | |
| US20220254406A1 (en) | Non-volatile memory circuit, semiconductor device, and method of reading non-volatile memory | |
| CN219268835U (zh) | 元器件选择电路和电子设备 | |
| CN116346113B (zh) | 高精度电流控制的负载开关电路及其修调方法 | |
| JP2751357B2 (ja) | トリミングコード設定回路 | |
| US7532449B2 (en) | Analog semiconductor integrated circuit and method of adjusting same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |