WO2018092633A1 - 発振装置、および発振方法 - Google Patents

発振装置、および発振方法 Download PDF

Info

Publication number
WO2018092633A1
WO2018092633A1 PCT/JP2017/040044 JP2017040044W WO2018092633A1 WO 2018092633 A1 WO2018092633 A1 WO 2018092633A1 JP 2017040044 W JP2017040044 W JP 2017040044W WO 2018092633 A1 WO2018092633 A1 WO 2018092633A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock signal
frequency
unit
oscillation
range
Prior art date
Application number
PCT/JP2017/040044
Other languages
English (en)
French (fr)
Inventor
克尚 伊藤
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/342,058 priority Critical patent/US11309872B2/en
Priority to CN201780070157.3A priority patent/CN109937535A/zh
Publication of WO2018092633A1 publication Critical patent/WO2018092633A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/16—Adjustable resistors including plural resistive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Definitions

  • the adjustment unit includes a capacitance switch, acquires an adjustment code of the capacitance switch based on an external reference capacitance, and applies the acquired adjustment code to a capacitance value of a capacitor that constitutes the oscillation unit.
  • the frequency of the signal can be adjusted to the first range.
  • the bias circuit 21 is composed of a resistor switch, and adjusts the frequency of the clock signal oscillated by the oscillator 20 to the first range by a resistance calibration function based on the external reference resistor 50 whose resistance value is set with high accuracy.
  • Embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本技術は、リファレンスクロック信号を用いることなく、クロック信号の周波数の変動を所定の範囲内に収めることができるようにする発振装置、および発振方法に関する。 本技術の第１の側面である発振装置は、クロック信号を発振する発振部と、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部と、前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御部とを備える。本技術は、例えば、送信レートに一定範囲の変動を許容するシステムや、所定の送信レートに対して、サンプリング(クロック)周波数に一定範囲の変動を許容するシステムに適用できる。

Description

発振装置、および発振方法
　本技術は、発振装置、および発振方法に関し、特に、サンプリング周波数に対して所定の範囲内の変動が許容される場合に用いて好適な発振装置、および発振方法に関する。
　所定のサンプリング周波数に同期して動作する電子機器では、該電子機器の内部で発生させたクロック信号を、PLL回路等により、外部等から供給されるリファレンスクロック信号に常に同期させることにより、正確なサンプリング周波数を得るようになされている。
　上述した電子機器では、外部からのリファレンスクロック信号の供給が途絶えた場合、該電子機器の内部で発生させたクロック信号の周波数の変動が大きくなるので正確なサンプリング周波数を得ることができなくなり得る。そこで、そのような事態の発生を抑止するため、該電子機器の内部で発生させたクロック信号を、外部等から供給されるリファレンスクロック信号に一度同期させた後、その周波数を安定的に保つことができる仕組みが提案されている（例えば、特許文献１参照）。
特開２００８－１６０６７７号公報
　上述した提案によれば、リファレンスクロック信号に一度同期させたクロック信号の周波数を安定的に保つことは可能であるが、少なくとも初期段階においてはリファレンスクロック信号が必要となる。
　また、サンプリング周波数に対して所定の範囲での変動が許容される用途、例えば、送信レートが不定の信号を受信する通信機器や、所定の送信レートに対してサンプリング(クロック)周波数に一定範囲の変動を許容する用途、例えば、USB3.0のような高速インターフェースの伝送ラインの途中に入れて、信号品質を改善するようなリドライバＩＣ等を考慮した場合、リファレンスクロック信号を用いることなく、内部で発生するクロック信号の周波数の変動を所定の範囲内に収めることができればよい。しかしながら、従来、そのような技術は提案されていない。
　本技術はこのような状況に鑑みてなされたものであり、リファレンスクロック信号を用いることなく、クロック信号の周波数の変動を所定の範囲内に収めることができるようにするものである。
　本技術の一側面である発振装置は、クロック信号を発振する発振部と、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部と、前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御部とを備える。
　前記調整部は、リファレンスクロック信号を用いることなく、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を前記第１の範囲に調整することができる。
　前記調整部は、抵抗スイッチから成り、外部基準抵抗に基づいて前記抵抗スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する抵抗の抵抗値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整することができる。
　前記調整部は、容量スイッチから成り、外部基準容量に基づいて前記容量スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する容量の容量値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整することができる。
　本技術の一側面である発振装置は、周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号に基づき、所定のデータ処理を実行するデータ処理部をさらに備えることができる。
　本技術の一側面である発振方法は、クロック信号を発振する発振部と、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部とを備える発振装置の発振方法において、前記発振装置による、前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御ステップと、周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号を後段に供給する供給ステップとを含む。
　本技術の一側面においては、発振部によって発振されたクロック信号の周波数の変動が、クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記発振部を構成する構成要素のパラメータが変更されることにより前記クロック信号の周波数が調整される。
　本技術の一側面によれば、リファレンスクロック信号を用いることなく、クロック信号の周波数の変動を所定の範囲内に収めることができる。
本技術を適用した通信機器の構成例を示すブロック図である。 バイアス回路の構成例を示す図である。 通信機器の動作を説明するフローチャートである。 通信機器における周波数キャリブレーションを説明するための図である。 本技術を適用した通信機器の他の構成例を示すブロック図である。
　以下、本技術を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜実施の形態である通信機器の構成例＞
　図１は、本技術の実施の形態である通信機器の構成例を示すブロック図である。
　該通信機器１０は、例えば、送信レートが不定の信号を受信するものであり、サンプリング周波数に対して所定の範囲での変動が許容されている。
　通信機器１０は、ＩＣ１１が搭載されている。ＩＣ１１は、所定の範囲（例えば、目標値の±１５％程。以下、第１の範囲と称する）での変動が許容されているサンプリング周波数に従って所定の処理を実行する電子回路である。
　ＩＣ１１は、発振器２０、ロジック回路３０、およびアナログデータパス(Analog data path)回路４０を有する。
　発振器２０は、リングオシレータ(Ring Oscillator)から成り、初期段階において周波数の変動が第１の範囲よりも広い第２の範囲（例えば、目標値の±２５％程）であるクロック信号を発振してロジック回路３０に供給する。また、発振器２０は、内蔵するバイアス回路２１による周波数キャリブレーションにより、周波数の変動が第１の範囲に収められたクロック信号の後段に供給する。
　バイアス回路２１は、抵抗スイッチから成り、高精度で抵抗値が設定されている外部基準抵抗５０に基づく抵抗キャリブレーション機能により、発振器２０が発振するクロック信号の周波数を第１の範囲に調整する。
　ロジック回路３０は、キャリブレーションロジック(Calibration Logic)回路３１およびデータパスロジック(Data path Logic)回路３２を有する。キャリブレーションロジック回路３１は、発振器２０から供給されるクロック信号の周波数の変動が第２の範囲である場合、バイアス回路２１を制御して、キャリブレーションを実行させる。
　データパスロジック回路３２は、周波数キャリブレーションにより、発振器２０から供給されるクロック信号の周波数の変動が第１の範囲に収まった後、そのクロック信号に従い、アナログデータパス回路４０との間で所定のデータ処理を実行する。
　次に、バイアス回路２１による抵抗キャリブレーション機能について、図２を参照して説明する。図２は、バイアス回路２１の詳細な構成例を示している。
　通常、ＩＣ１１の内部の各抵抗の絶対値にはばらつきがある。しかしながら、各抵抗のレイアウトを工夫することにより抵抗比は一定に保つことができる。すなわち、電源電圧の抵抗分圧Ｖ１は一定値となる。
　そこで、初めに、高精度に抵抗値が設定されている外部基準抵抗Ｒrefと抵抗スイッチＲSW1との抵抗比によって決まる電圧Ｖ２が電圧Ｖ１と一致するように、抵抗スイッチＲSW1の絶対値を調整する(調整コードの取得)。一方、発振器２０内部の抵抗スイッチＲSW2は、バイアス回路２１の抵抗スイッチＲSW1と同じ抵抗素子で構成(直列/並列で絶対値は変更可能)しておき、抵抗スイッチＲSW2の抵抗値に抵抗スイッチＲSW1の調整コードを適用する。これにより、発振器２０が発信するクロック信号の周波数の変動を第１の範囲に収めることができる。
　図３は、通信機器１０の動作を説明するフローチャートである。図４は、周波数キャリブレーション処理を説明するための図である。
　初期段階のステップＳ１において、発振器２０は、周波数の変動が第２の範囲の（周波数キャリブレーション前の）クロック信号を発振してロジック回路３０に供給すると、キャリブレーションロジック回路３１は、バイアス回路２１に対して周波数キャリブレーションの実行を指示する。この指示に応じ、バイアス回路２１が、上述した調整コードを取得し、発振器２０の内部の抵抗スイッチＲSW2の抵抗値に抵抗スイッチＲSW1の調整コードを適用する。これにより、直ちに発振器２０が発信するクロック信号の周波数の変動が第１の範囲に収めることができる。
　この後、ステップＳ２において、データパスロジック回路３２は、発振器２０から供給される周波数の変動が第１の範囲に収まったクロック信号に従い、アナログデータパス回路４０との間で所定の処理を実行する。以上で、通信機器１０の動作説明を終了する。
　以上説明した通信機器１０の動作によれば、初期段階に発振器２０から発信されるクロック信号の周波数の変動範囲は第２の範囲であるものの、直ちに周波数キャリブレーションが実行されて、発振器２０から発信されるクロック信号の周波数の変動範囲は第１の範囲に調整される。したがって、通信機器１０においては、所定の処理を実行することができる。
　＜実施の形態である通信機器の他の構成例＞
　図５は、本技術の実施の形態である通信機器の他の構成例を示すブロック図である。
　該他の構成例は、図１に示された構成例における抵抗スイッチから成るバイアス回路２１を、容量スイッチから成るバイアス回路６１に置換したものである。この場合、バイアス回路６１には、高精度で容量値が設定されている外部基準容量７０が接続される。バイアス回路６１以外の構成要素については、図１に示された構成例と同様であるので、その説明は省略する。
　該他の構成例における周波数キャリブレーションは、図１に示された構成例における周波数キャリブレーションが発振器２０内部の抵抗スイッチＲSW2に対して設定する調整コードをバイアス回路２１が取得していたのと同様に、バイアス回路６１が発振器２０内部の容量スイッチに対して設定する調整コードを取得するようにすればよい。
　なお、周波数キャリブレーションは、発振器２０内部の抵抗値、または容量値を変更する他、発振器２０内部の発振周波数に影響するその他のパラメータを変更するようにしてもよい。
　上述したように、本技術の実施の形態である通信機器によれば、リファレンスクロック信号を用いることなく、内部で発振するクロック信号の周波数の変動を第１の範囲内に収めることができる。したがって、該通信機器は、例えば、送信レートが不定の信号を受信する等の用途に使用することができる。
　＜変形例＞
　上述した構成例において、発振器２０は、リングオシレータとしたが、発振器２０は、Ｌ（インダクタンス）とＣ（容量）を含むＬＣ回路から成るものを用いてよい。その場合、ＬまたはＣを調整することにより、上述した効果を得ることができる。
　また、本技術は、本技術の実施の形態である通信機器の他、所定の送信レートに対してサンプリング(クロック)周波数に一定範囲の変動を許容する用途、例えば、USB3.0のような高速インターフェースの伝送ラインの途中に入れて、信号品質を改善するようなリドライバＩＣ等にも適用することが可能である。
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　本技術は以下のような構成も取ることができる。
（１）
　クロック信号を発振する発振部と、
　前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部と、
　前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御部と
　を備える発振装置。
（２）
　前記調整部は、リファレンスクロック信号を用いることなく、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を前記第１の範囲に調整する
　前記（１）に記載の発振装置。
（３）
　前記調整部は、抵抗スイッチから成り、外部基準抵抗に基づいて前記抵抗スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する抵抗の抵抗値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整する
　前記（１）または（２）に記載の発振装置。
（４）
　前記調整部は、容量スイッチから成り、外部基準容量に基づいて前記容量スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する容量の容量値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整する
　前記（１）または（２）に記載の発振装置。
（５）
　周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号に基づき、所定のデータ処理を実行するデータ処理部を
　さらに備える前記（１）から（４）のいずれかに記載の発振装置。
（６）
　クロック信号を発振する発振部と、
　前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部とを備える発振装置の発振方法において、
　前記発振装置による、
　　前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御ステップと、
　　周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号を後段に供給する供給ステップと
　を含む発振方法。
　１０　通信機器，　１１　ＩＣ，　２０　発振器，　２１　バイアス回路，　３０　ロジック回路，　３１　キャリブレーションロジック回路，　３２　データパスロジック回路，　４０　アナログデータパス回路，　５０　外部基準抵抗，　６１　バイアス回路，　７０　外部基準容量

Claims (6)

  1. 　クロック信号を発振する発振部と、
    　前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部と、
    　前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御部と
    　を備える発振装置。
  2. 　前記調整部は、リファレンスクロック信号を用いることなく、前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を前記第１の範囲に調整する
    　請求項１に記載の発振装置。
  3. 　前記調整部は、抵抗スイッチから成り、外部基準抵抗に基づいて前記抵抗スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する抵抗の抵抗値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整する
    　請求項２に記載の発振装置。
  4. 　前記調整部は、容量スイッチから成り、外部基準容量に基づいて前記容量スイッチの調整コードを取得し、取得した前記調整コードを、前記発振部を構成する容量の容量値に適用することにより前記クロック信号の周波数を前記第１の範囲に調整する
    　請求項２に記載の発振装置。
  5. 　周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号に基づき、所定のデータ処理を実行するデータ処理部を
    　さらに備える請求項２に記載の発振装置。
  6. 　クロック信号を発振する発振部と、
    　前記発振部を構成する構成要素のパラメータを変更することにより前記クロック信号の周波数を調整する調整部とを備える発振装置の発振方法において、
    　前記発振装置による、
    　　前記発振部によって発振された前記クロック信号の周波数の変動が、前記クロック信号の用途に許容されている第１の範囲を超えた第２の範囲である場合、前記調整部を制御して、前記発振部の周波数キャリブレーションを実行させるキャリブレーション制御ステップと、
    　　周波数の変動が前記第１の範囲に収まっている周波数キャリブレーション後のクロック信号を後段に供給する供給ステップと
    　を含む発振方法。
PCT/JP2017/040044 2016-11-21 2017-11-07 発振装置、および発振方法 WO2018092633A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/342,058 US11309872B2 (en) 2016-11-21 2017-11-07 Oscillator apparatus and oscillation method
CN201780070157.3A CN109937535A (zh) 2016-11-21 2017-11-07 振荡装置和振荡方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-225961 2016-11-21
JP2016225961A JP2018085563A (ja) 2016-11-21 2016-11-21 発振装置、および発振方法

Publications (1)

Publication Number Publication Date
WO2018092633A1 true WO2018092633A1 (ja) 2018-05-24

Family

ID=62146399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040044 WO2018092633A1 (ja) 2016-11-21 2017-11-07 発振装置、および発振方法

Country Status (4)

Country Link
US (1) US11309872B2 (ja)
JP (1) JP2018085563A (ja)
CN (1) CN109937535A (ja)
WO (1) WO2018092633A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641214A (zh) * 2021-08-24 2021-11-12 维沃移动通信有限公司 时钟校准电路、时钟校准方法及相关设备
CN116318061B (zh) * 2023-03-21 2024-01-05 北京炎黄国芯科技有限公司 一种可频率调节的振荡电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167927A (ja) * 2003-12-05 2005-06-23 Seiko Instruments Inc Ｃｒ発振回路
JP2008160677A (ja) * 2006-12-26 2008-07-10 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
JP2010206650A (ja) * 2009-03-04 2010-09-16 Freescale Semiconductor Inc 自動調整発振器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1016103B (zh) * 1987-01-29 1992-04-01 约翰弗兰克制造公司 从内部校准电测校准器的装置和方法
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US6317008B1 (en) * 1998-01-26 2001-11-13 Agere Systems Guardian Corp. Clock recovery using an injection tuned resonant circuit
DE102007023044B4 (de) * 2007-05-16 2011-02-10 Texas Instruments Deutschland Gmbh Ringoszillator für PLLs
JP5573484B2 (ja) * 2010-08-13 2014-08-20 ソニー株式会社 位相同期回路および無線通信装置
US8570107B2 (en) * 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8390384B1 (en) * 2011-11-21 2013-03-05 Microchip Technology Incorporated Precision on-board tuning of embedded microcontroller oscillator using charge time measurement unit
KR101891563B1 (ko) * 2012-05-29 2018-08-24 엘지디스플레이 주식회사 주파수 교정기능을 내장한 집적회로 및 이를 이용한 주파수 교정 방법
CN103873048B (zh) * 2014-03-12 2017-02-01 无锡中科微电子工业技术研究院有限责任公司 具有频率自校准功能的片上rc振荡器及频率自校准方法
JP6506581B2 (ja) * 2015-03-24 2019-04-24 パナソニック株式会社 発振信号生成回路
CN105912059B (zh) * 2016-05-23 2017-08-15 深圳创维－Rgb电子有限公司 集成电路的基准电压修调电路及系统
US10483023B1 (en) * 2018-06-22 2019-11-19 Futurewei Technologies, Inc. Resistor calibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167927A (ja) * 2003-12-05 2005-06-23 Seiko Instruments Inc Ｃｒ発振回路
JP2008160677A (ja) * 2006-12-26 2008-07-10 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
JP2010206650A (ja) * 2009-03-04 2010-09-16 Freescale Semiconductor Inc 自動調整発振器

Also Published As

Publication number Publication date
US11309872B2 (en) 2022-04-19
US20210281247A1 (en) 2021-09-09
CN109937535A (zh) 2019-06-25
JP2018085563A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
US10416706B2 (en) Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
WO2018092633A1 (ja) 発振装置、および発振方法
US20050253646A1 (en) Global Automatic RC Time Constant Tuning Circuit and Method for on Chip RC Filters
US20070079166A1 (en) Compensated-clock generating circuit and USB device having same
JP2002280901A (ja) 発振器の調整方法、および調整可能な発振器
US7944315B2 (en) Programmable voltage-controlled oscillator
US7619465B2 (en) filter circuit and semiconductor device
KR100597633B1 (ko) 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법
JPWO2004079895A1 (ja) 水晶発振回路
CN103368564A (zh) 半导体装置以及变化信息获得程序
US9548749B2 (en) Operating parameter circuitry and method
JP5517808B2 (ja) フィルタ装置
US11329657B2 (en) Synchronization of an integrated circuit with a sensor
TWI385926B (zh) 時脈產生器
KR101977014B1 (ko) 그랜드 마스터 클럭간 경쟁을 통해 정밀성을 개선한 클럭 동기 시스템
US7714667B2 (en) Programmable linear trimming method and system for phase locked loop circuit calibration
KR100836530B1 (ko) 보정가능한 온칩 발진 회로
JP6456952B2 (ja) 非常に広い同調レンジにわたって線形利得を有するｖｃｏ
JP6295572B2 (ja) 回路装置、発振器、電子機器及び移動体
TWI470934B (zh) 可攜式控制裝置及其方法
CN109412583B (zh) 包括变抗器电路的振荡器及其操作方法
JP4555888B2 (ja) 電子装置およびクロック制御装置
JP2001284692A (ja) レーザ発振器の出力安定化方法およびその装置
CN118057738A (zh) 具有增益校正机制的压控振荡装置及其运作方法
JP2016019131A (ja) 電圧制御型発振器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17871227

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17871227

Country of ref document: EP

Kind code of ref document: A1