JP2005167108A - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
JP2005167108A
JP2005167108A JP2003406726A JP2003406726A JP2005167108A JP 2005167108 A JP2005167108 A JP 2005167108A JP 2003406726 A JP2003406726 A JP 2003406726A JP 2003406726 A JP2003406726 A JP 2003406726A JP 2005167108 A JP2005167108 A JP 2005167108A
Authority
JP
Japan
Prior art keywords
particles
conductive
resin particles
diameter
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003406726A
Other languages
English (en)
Other versions
JP4560765B2 (ja
Inventor
Masaharu Konoue
正晴 河野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003406726A priority Critical patent/JP4560765B2/ja
Publication of JP2005167108A publication Critical patent/JP2005167108A/ja
Application granted granted Critical
Publication of JP4560765B2 publication Critical patent/JP4560765B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】より一層の応力緩和を行なって小型製品であっても良好な電気特性を有し、信頼性の優れた積層型電子部品を製造する。
【解決手段】少なくとも導電性粉末と熱分解性を有する樹脂粒子を含有した導電性ペーストを使用してセラミック層上に内部電極5aとなるべき導電層を形成すると共に、導電層が形成されたセラミック層を積層して積層体を作製する。そして、酸素含有量が0.1〜10体積%の低酸素雰囲気で前記積層体に焼成処理を施し、セラミック素体1と内部電極5aとの界面に空隙4a、4a′を形成する。
【選択図】図3

Description

本発明は積層型電子部品の製造方法に関し、より詳しくはセラミック素体内部に内部導体を備えた積層型インダクタ等の積層型電子部品を製造する積層型電子部品の製造方法に関する。
積層型のセラミック電子部品は、通常、薄層のセラミックシートの表面に内部導体用導電性ペーストをスクリーン印刷して導電パターンを形成し、斯かる導電パターンの形成されたセラミックシートを所定枚数積層して積層体を形成した後、該積層体に焼成処理を施し、その後外部導体を形成することにより製造している。
そして、積層型のセラミック電子部品では、内部導体を構成する導電性材料とセラミック材料の熱膨張係数が異なり、収縮挙動が異なることから焼成時の冷却過程でセラミック素体と内部導体との間で引張応力が発生し、デラミネーション等の構造欠陥が生じ得る。しかも、セラミック材料としてフェライトを使用した場合はインピーダンスやインダクタンスが低下し、電気特性を損なうおそれがある。
したがって、内部導体とセラミック素体との間に引張応力を発生させないようにするためには、内部導体とセラミック素体との接触率を低減することが有効と考えられる。
そこで、従来より、隣接する磁性体層間の間隙内に、導電体層が空隙を介して磁性体層と対向している積層型インダクタが提案されている(特許文献1)。
特許文献1では、磁性体層と導電体層との間に意図的に空隙を形成することにより、導電体層の膨張や収縮によって磁性体層が受ける影響を極力低減させ、電気特性の低下するのを回避している。
特開平4−65807号公報
しかしながら、上記特許文献1では、磁性体層と導電体層との間に空隙を形成しているものの、これら磁性体層と導電体層とは部分的に圧接しているため、微小な応力が残留しており、このため、小型の積層型インダクタ(例えば、縦0.1mm、横0.5mm、厚み0.5mm以下)にあっては、インダクタンスやインピーダンス等の電気特性が低下し、信頼性に劣るという問題点があった。
本発明はこのような問題点に鑑みなされたものであって、より一層の応力緩和を行ない、小型製品であっても良好な電気特性を有し、信頼性の優れた積層型インダクタ等の積層型電子部品を製造することができる積層型電子部品の製造方法を提供することを目的とする。
上記目的を達成するために本発明者が鋭意研究を行なったところ、焼成処理を所定の低酸素雰囲気で行なうことにより、セラミック素体と内部導体との界面に空隙を形成した場合は、微小な応力をも除去することができ、これにより良好な電気特性を有し信頼性の優れた小型の積層型電子部品を製造することができるという知見を得た。
本発明はこのような知見に基づきなされたものであって、本発明に係る積層型電子部品の製造方法は、内部導体となるべき導電層とセラミック層とを交互に積層して積層体を形成した後、該積層体に焼成処理を施してセラミック素体を作製し、前記セラミック素体内部に内部導体が介在された積層型電子部品を製造する積層型電子部品の製造方法において、前記セラミック層を構成するセラミック材料よりも熱収縮する導電性ペーストを使用して前記導電層を形成すると共に、前記焼成処理を酸素含有量が0.1〜10体積%(以下、「vol%」と記す)の低酸素雰囲気で行い、前記セラミック素体と前記内部導体との界面に空隙を形成することを特徴としている。
また、上記セラミック材料よりも熱収縮する導電性ペーストは、熱分解性を有する樹脂粒子を使用することにより容易に得ることができる。
すなわち、本発明の積層型電子部品の製造方法は、前記導電性ペーストが、少なくとも導電性粒子と熱分解性を有する樹脂粒子とを含有することを特徴としている。
また、内部導体の連続性を損なうことなく成形密度を下げるためには、積算ふるい上分布で、前記樹脂粒子の50%径D50が、前記導電性粒子の50%径D50に対し0.25〜1.50であり、前記樹脂粒子の含有量が前記導電性粒子の含有量に対し体積比率で0.5〜1.0であるのが好ましい。
さらに、所望の導電性ペーストを得るためには、前記樹脂粒子及び前記導電性粒子の含有量総計が30〜60vol%であるのが好ましい。
また、導電性粒子及び前記樹脂粒子が薄片状或いは歪な形状になると圧着したときに成形密度が増加して高収縮を得ることができず、所望の空隙を形成することができなくなる。
すなわち、導電性粒子及び前記樹脂粒子の粒子形状は略球形状が好ましく、その場合長軸に対する短軸の比率が共に0.7〜1.0が好ましい。
また、導電性粒子の粒径が過度に小さくなると導電性粒子同士が凝集して分散性に欠け、また導電性粒子は焼成時に拡散し易くなる。一方、導電性粒子の粒径が過度に大きすぎると導電性粒子が部分的に偏在し易くなり、分布にバラツキが生じて所望の高収縮を得ることができず、しかも導電性粒子が島状に焼結し易くなって内部導体の連続性低下を招来する。さらに粒度分布が狭い範囲で揃っている方が成形密度の低下を促進して収縮量を大きくすることができる。
そこで、本発明の積層型電子部品の製造方法は、前記導電性粒子の50%径D50が1.0〜4.0μmであり、前記樹脂粒子の50%径D50が0.25〜6.0μmであり、かつ、積算ふるい上分布で前記導電性粒子及び前記樹脂粒子の10%径D10が、前記50%径D50に対し共に0.5以上であり、前記導電性粒子及び前記樹脂粒子の90%径D90が、前記50%径D50に対し共に2.0以下であることを特徴としている。
上記積層型電子部品の製造方法によれば、焼成処理を酸素含有量が0.1〜10vol%の低酸素雰囲気で行っているので、従来の大気雰囲気で焼成処理を行なった場合に比べ、低温で焼成処理を行なうことができる。これは、低酸素雰囲気で焼成することでセラミック中に酸素欠陥が生じ、これによって原子拡散が促進するためである。低温で焼成処理を行なうことによって、セラミック素体と内部導体の界面における反応性が低下する。また、低酸素雰囲気で焼成処理を行なうことにより、上述と同様の理由から高温に晒される時間も短縮化することが可能となるため、内部導体の膨張率も低減される。そして、このような反応性の低下と内部導体の膨張率の低下により、内部導体のセラミック素体への圧接力(結合力)が弱くなり、引張応力を緩和することができる。また。低酸素雰囲気で焼成処理を行なうことにより、セラミック素体と内部導体との結合に関与する酸素量が低減され、これによっても引張応力をより一層低減することができる。
すなわち、上記低酸素雰囲気で焼成処理を行なってセラミック素体と内部導体との界面に空隙を形成することにより、前記界面における微小な応力をも除去することができ、良好な電気特性を有し信頼性の優れた小型の積層型電子部品を製造することができる。
また、前記導電性ペーストが、導電性粒子と熱分解性を有する樹脂粒子とを含有し、しかも前記樹脂粒子の50%径D50は前記導電性粒子の50%径D50に対し0.25〜1.50であり、前記樹脂粒子の含有量は前記導電性粒子の含有量に対し体積比率で0.5〜1.0であるので、熱分解性を有する樹脂粒子の混入により圧着時の成形密度を下げることができ、気化膨張が抑制されて引張応力が緩和され、これにより内部導体とセラミック素体との界面が圧接状態となるのを極力回避することが可能となり、良好な電気特性を有する信頼性に優れた積層型電子部品を製造することができる。
また、前記樹脂粒子及び前記導電性粒子の含有量総計は、30%〜60vol%であるので、樹脂粒子及び前記導電性粒子が導電性ペースト中に所望量含まれることとなり、焼成により所望の高収縮を得ることができ、また所望膜厚の電極パターンを形成することが可能となる。
また、前記導電性粒子及び前記樹脂粒子の粒子形状は略球形状であって、長軸に対する短軸の比率が共に0.7〜1.0であるので、歪な形状の粒子が導電性粒子や樹脂粒子の間に入り込むことはなく、成形密度が増加することもなく高収縮を確保することができる。
また、前記導電性粒子の50%径D50が1.0〜4.0μmであり、前記樹脂粒子の50%径D50が0.25〜6.0μmであり、且つ、積算ふるい上分布で前記導電性粒子及び前記樹脂粒子の10%径D10が、前記50%径D50に対し共に0.5以上であり、前記導電性粒子及び前記樹脂粒子の90%径D90が、前記50%径D50に対し共に2.0以下であるので、粒子の分散性も良好であり、粒度分布が狭い範囲で揃っており、成形密度の低下を促進して高収縮を得ることができる。
次に、本発明の実施の形態を図面を参照しながら詳説する。
図1は本発明に係る積層型電子部品としての積層型インダクタの一実施の形態を示す斜視図であり、図2は積層型インダクタの断面図である。
図1及び図2において、本積層型インダクタは、Ni−Zn−Cuフェライト系材料からなるセラミック素体1と、該セラミック素体1の両端部に形成された外部導体2a、2bと、セラミック素体1の内部にコイル状に形成された内部導体5(5a〜5g)とから構成されている。
すなわち、上記積層型インダクタは、セラミック素体1の内部に間隙3a〜3gが列設され、内部導体5a〜5gはセラミック素体1との間に空隙4a〜4g、4a′〜4g′を有するように間隙3a〜3g内に介在されている。
内部導体5aは、具体的には図3に示すように、セラミック素体1に対し圧接状態とならない程度に部分的に接触しており、また、内部導体5aの表面には空孔6…が形成されている。尚、本実施の形態では内部導体5aの一部拡大図で説明したが、他の内部導体5b〜5gについても同様である。
本積層型インダクタは、図2に示すように、内部導体5aの引き出し部7が一方の外部導体2bと電気的に接続されると共に、内部導体5gの引き出し部8は他方の外部導体2aと電気的に接続されている。さらに、各内部導体5a〜5gは、セラミック素体1の図中、上下方向に形成されたビアホール(不図示)を介して電気的に直列に接続され、反時計回り方向に巻回されたコイルパターンを形成している。
次に、上記積層型インダクタの製造方法を説明する。
まず、導電性粒子及び熱分解性を有する樹脂粒子を使用し、セラミック素体1を構成するセラミック材料よりも熱収縮する導電性ペーストを作製する。
ここで、導電性粒子としては、導電性を有していれば特に限定されるものではなく、Ag、Pd、Pt、Au、Ni、Cuや、これらの2種又は2種以上の合金を使用することができる。
次に、熱分解性を有する樹脂粒子を使用した理由を詳述する。
内部導体5は、導電性ペーストに含有されている有機成分の脱バインダと導電性粒子の焼結によって収縮するが、脱バインダ過程で有機成分が残留炭素として残った場合、その後に行われる高温下での焼成処理で内部導体5中の残留炭素が気化膨張して空孔6を形成し、前記内部導体5は空孔6を伴ってセラミック素体1を押圧する勢いで膨張する。そしてその結果、セラミック素体1と内部導体5の界面が圧接状態となり、酸素の拡散が阻害されるため該酸素が界面に残留し、内部導体5とセラミック素体1とは酸素を介して強固に化学結合し、引張応力が発生する。
換言すると、界面が圧接状態にならないようにすることにより、前記酸素は界面に留まることなく外方へと拡散し、化学結合力が弱くなり、引張応力も緩和され、クラックやデラミネーション等の構造欠陥の発生を回避し得る。そして、界面が圧接状態になるのを極力回避するためには、セラミック材料よりも熱収縮する導電性ペーストを使用してセラミック素体1と内部導体5との間に空隙4、4′を形成する必要がある。
そして、このような空隙4、4′を形成するためには、導電性粒子が焼結する以前に樹脂粒子の焼失を開始させ、或いは完全に消失させ、導電性ペーストの焼結がセラミック素体1の焼結よりも早く完了させる必要がある。すなわち、例えば、導電性粒子としてAg粒子を使用した場合は、Agの焼結温度は300〜500℃であるので、樹脂粒子はAgの焼結温度である300〜500℃以下の低温で少なくとも焼失を開始させる必要がある。したがって、樹脂粒子としては、斯かる導電性粒子の焼結を阻害しない熱分解性の良好なものを使用する必要がある。
そこで、本実施の形態では、熱分解性を有する樹脂粒子を使用することにしている。
そして、このような熱分解性を有する樹脂として、例えばアクリル樹脂、メタクリル樹脂、ポリプロピレン樹脂、ポリエチレン樹脂、ポリスチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリイソブチレン樹脂、ポリエチレングリコール樹脂等を使用することができる。
尚、圧縮強さが70MPa以上の樹脂を用いた場合は、セラミックグリーンシート(以下、「セラミックシート」という)を圧着する工程で樹脂粒子の潰れを抑制することができ、より高い電気特性を得ることができるため、特に好ましい。圧縮強さが70MPa以上の樹脂としては、例えば、ポリメタクリル酸メチル(PMMA)樹脂や、ポリスチレン樹脂等を使用することができる。これら樹脂のASTM試験法D695による圧縮強さは、例えばPMMA樹脂が73〜125MPa、ポリスチレン樹脂が82〜89MPaである。
また、導電性粒子及び樹脂粒子は、下記(1)〜(6)を満足している。
(1)積算ふるい上分布で樹脂粒子の50%径D50が、導電性粒子の50%径D50に対し0.25〜1.50
(2)樹脂粒子の含有量が、導電性粒子の含有量に対し体積比率で0.5〜1.0
(3)樹脂粒子及び導電性粒子の含有量総計が、体積%で30〜60vol%
(4)導電性粒子及び樹脂粒子の粒子形状が略球形状であって、長軸に対する短軸の比率が共に0.7〜1.0
(5)導電性粒子の50%径D50が1.0〜4.0μm、樹脂粒子の50%径D50が0.25〜6.0μm
(6)導電性粒子及び樹脂粒子の粒度分布が、共にD10≧D50/2、D90≦2D50
次に、上記(1)〜(6)について詳述する。
(1)樹脂粒子の50%径D50
比重の軽い樹脂粒子を導電性粒子と混合させることにより成形密度が下がるため、内部導体の収縮量を大きくすることができ、これにより内部導体とセラミック素体との間に空隙を形成することができるが、樹脂粒子の50%径D50が導電性粒子の50%径D50に対し0.25未満になると、樹脂粒子の粒径が導電性粒子の粒径に対して相対的に小さくなりすぎ、このため樹脂粒子が導電性粒子の隙間に入り込んで成形密度を下げることができず、所望の高収縮を得ることができない。
一方、樹脂粒子の50%径D50が導電性粒子の50%径D50に対し1.50を超えると、樹脂粒子が相対的に大きくなりすぎ、このため導電性粒子同士が接触できなくなって該導電性粒子が島状に焼結してしまい、内部導体の連続性が低下する。
そこで、本実施の形態では、樹脂粒子の50%径D50を、導電性粒子の50%径D50に対し0.25〜1.50となるようにしている。
(2)樹脂粒子の含有量
樹脂粒子の含有量が、導電性粒子に対し体積比率で0.5未満になると、導電性ペースト中に含有される樹脂粒子も過度に少なくなり、上記(1)と同様、成形密度を下げることができず、所望の高収縮を得ることができない。
一方、樹脂粒子の含有量が、導電性粒子に対し体積比率で1.0を超えると樹脂粒子が多くなり過ぎ、このため導電性粒子同士が接触できなくなって導電性粒子が島状に焼結してしまい、内部導体の連続性が低下する。
そこで、本実施の形態では、樹脂粒子の含有量を導電性粒子の含有量に対し体積比率で0.5〜1.0となるようにしている。
(3)樹脂粒子及び導電性粒子の含有量総計
導電性ペーストは、導電性粒子と樹脂粒子と有機ビヒクルとから構成されるが、固形分である樹脂粒子及び導電性粒子の含有量総計が60vol%を超えると有機ビヒクルの含有量が少なくなりすぎてペースト状とすることができない。
一方、樹脂粒子及び導電性粒子の含有量総計が30vol%未満になると有機ビヒクルの含有量が多くなりすぎ、ペーストを作製することができても、塗布したときに電極パターンを所定膜厚とすることができない。
そこで、本実施の形態では樹脂粒子及び導電性粒子の含有量総計を30〜60vol%となるようにしている。
(4)導電性粒子及び樹脂粒子の粒子形状
成形密度を下げて収縮量を大きくする観点からは、導電性粒子と樹脂粒子の粒子形状は共に球形状であって、長軸に対する短軸の比率(以下、この比率を「真球度」という)は1.0であるのが望ましいが、導電性粒子と樹脂粒子の真球度を全て1.0とするのは現状では生産技術的に困難である。
しかしながら、導電性粒子及び樹脂粒子の真球度が0.7未満の歪な形状になると真球度の低い導電性粒子及び樹脂粒子が略球形状の各粒子間の隙間を埋める形で入り込み、その結果成形密度が増加し、所望の高収縮を得ることができなくなる。しかも、内部導体は、通常、導電性ペーストをスクリーン印刷して形成されるが、斯かる印刷処理で真球度の低い導電性粒子及び樹脂粒子がスクリーンに引っ掛かり、生産性の低下を招来する。
そこで、本実施の形態では、導電性粒子及び樹脂粒子の粒子形状は略球形状であって、真球度が0.7〜1.0となるようにしている。
(5)導電性粒子及び樹脂粒子の粒径
内部導体5の連続性を考慮すると、導電性粒子は内部導体5中に均一に分散させるのが好ましいが、導電性粒子の50%径D50が1.0μm未満になると導電性粒子が微細になりすぎて凝集し、均一に分散し難くなり、また焼成処理で導電性粒子が拡散し易くなる。一方、導電性粒子の50%径D50が4.0μmを超えると内部導体5の厚み方向に導電性粒子のみ又は樹脂粒子のみが配されたり、或いは導電性粒子或いは樹脂粒子の一方が極端に少ない部分が生じ、均一な分散が損なわれ、このため所望の高収縮が得られなかったり、内部導体5の連続性が低下する。
そこで、導電性粒子の50%径D50を1.0〜4.0μmとし、上記(1)との関係から樹脂粒子の50%径D50を0.25〜6.0μmとしている。
(6)導電性粒子及び樹脂粒子の粒度分布
粒度分布が広い場合は、大きな粒子間に小さな粒子が容易に入り込み、成形密度が増加して高収縮を得ることができなくなる。すなわち、導電性粒子及び樹脂粒子の粒度分布は狭い範囲で揃っているのが好ましく、斯かる観点から本実施の形態では、導電性粒子及び樹脂粒子の粒度分布が、D10≧D50/2、D90≦2D50となるようにしている。
そして、上記(1)〜(6)を満足する熱分解性を有する樹脂粒子及び導電性粒子を有機ビヒクルと共に3本ロールミルで混練し、導電性ペーストを作製する。
尚、有機ビヒクルは有機バインダと溶剤とからなり、有機バインダとしては、例えばエチルセルロース樹脂、アクリル樹脂、ブチラール樹脂を使用することができ、溶剤としては、例えばα−テルピネオール、テトラリン、ブチルカルビトールを使用することができる。また、有機バインダと溶剤は、配合比率が、例えば1:9となるように調製される。
そして、このように導電性ペーストを作製する一方で、Feが45〜50mol(50molを含まず)、NiOが10〜45mol、CuOが6〜14mol、ZnOが1〜35molとなるようにこれらフェライト素原料を秤量する。尚、必要に応じて、Bi、Co、Sn、Zr、Mn、Nbなどの酸化物を添加剤として加えるのも好ましい。
次いで、これら秤量物をボールミルに投入して湿式で混合粉砕し、その後乾燥・仮焼を行い、仮焼物を得る。
次に、この仮焼物を再度ボールミルで十分に湿式粉砕し、乾燥して仮焼粉末を作製し、この後、該仮焼粉末をバインダ、可塑剤、及び分散剤と混合させ、溶剤中に分散させてセラミックスラリーを調製し、該セラミックスラリーをドクターブレード法等によりシート状に成形してセラミックシートを作製する。
次に、セラミックシート上の所定位置にビアホールを貫設し、該セラミックシートの表面に上記導電性ペーストをスクリーン印刷し、所定の電極パターンを形成する。
そしてこの後、電極パターンの形成されたセラミックシートをビアホールを介して電気的に直列接続可能となるように複数枚積層して積層体を形成すると共に、電極パターンの形成されていないセラミックシートで前記積層体を挟持して圧着し、圧着ブロックを作製する。
次いで、圧着ブロックを所定サイズに切断した後、所定温度(例えば、500℃以下)で脱バインダ処理を行い、その後、酸素含有量が0.1〜10vol%の低酸素雰囲気で焼成処理を行ない、セラミック焼結体を作製する。
このように低酸素雰囲気で焼成処理を行なうことにより、従来の大気雰囲気で焼成処理を行なった場合に比べ、低温で焼成処理を行なうことができ、これにより、より一層の引張応力の緩和を図ることができる。
すなわち、低温焼成を行なうことにより、セラミック素体1と内部導体5との界面における反応性が低くなり、また、被焼成物が長時間高温に晒されるのを回避することが可能となって内部導体5の膨張率が低減され、その結果、内部導体5のセラミック素体1への圧接力(結合力)が弱くなり、引張応力を緩和することができる。
また、低酸素雰囲気で焼成処理を行なうことにより、セラミック素体1と内部導体5との結合に関与する酸素量が低減され、これによっても引張応力をより一層低減することができる。しかも、低酸素雰囲気で焼成処理を行なうことにより、セラミック素体1に含有されているCu成分が界面に解離析出するのを極力回避することができ、これにより界面での反応性を低減することができ、より一層の応力緩和を図ることができる。
このように低酸素雰囲気で焼成処理を行なうことにより、より一層引張応力を緩和することができ、小型の積層型インダクタであっても、透磁率の低下を招くことなくインピーダンスやインダクタンス等の電気特性を良好なものとすることができる。
ただし、酸素含有量は上述したように0.1〜10vol%とする必要がある。
すなわち、酸素含有量が0.1vol%未満になると、酸素含有量が低くなりすぎて還元作用が強まり、このため圧着ブロックに焼成処理を施してもフェライトから酸素が抜けすぎるため焼成が促進されず、所望の透磁率を有する積層型インダクタを得ることが困難となる。
一方、酸素含有量が10vol%を超えると、焼成雰囲気が大気雰囲気に近づくため、引張応力の十分な緩和を行なうことができず、インダクタンスやインピーダンス等の電気特性の低下を招く。
そこで、本実施の形態では、酸素含有量を0.1〜10vol%としている。
尚、脱バインダ処理では、導電性粒子の焼結温度(例えば300℃)よりも低温(例えば、150℃)で樹脂粒子の焼失が始まるため、樹脂粒子が抜けたところが空孔となり、有機成分の脱バインダ処理が促進され、500℃以上の焼成温度で炭素成分は残存することなく蒸発揮散する。
次いで、セラミック焼結体にバレル研磨を施してセラミック素体1とした後、該セラミック素体1の両端部に導電性ペーストを塗布、焼き付けて外部導電部を形成する。
そしてこの後、電解めっきを施し、外部導電部の表面にニッケル皮膜及びスズ皮膜を順次作製して外部導体2a、2bを形成し、これにより積層型インダクタが製造される。
このように上記製造方法によれば、焼成処理を酸素含有量が0.1〜10vol%の低酸素雰囲気で行なっているので、セラミック素体1と内部導体5との界面における反応性を低減することができると共に、セラミック素体1と内部導体5との結合に関与する酸素量も低減することができ、これにより圧接力(結合力)を弱めることができて引張応力のより一層の緩和を図ることができ、透磁率を損なうことなく、インピーダンスやインダクタンス等の電気特性が良好な小型の積層型インダクタを高効率で容易に製造することができる。
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態ではセラミック材料としてフェライト系材料を使用したが、ガラス粉末材料やその他のセラミック材料に適用できるのはいうまでもなく、したがって積層型インダクタ以外の電子部品、例えば積層型セラミックコンデンサ等にも適用できるのはいうまでもない。
また、上記実施の形態では、セラミックシートを複数枚積層するシート工法を使用したが、例えば印刷工法等、その他の工法を使用できるのはいうまでもない。
次に、本発明の実施例を具体的に説明する。
(実施例1)
本発明者らは、Feが49.0mol、ZnOが29.0mol、NiOが14.0mol、CuOが8.0molとなるようにFe、ZnO、NiO、及びCuOを秤量し、さらにBiが0.25wt%、Mnが0.15wt%となるようにBi、Mnを秤量した。
次いで、粉砕媒体として直径1mmのPSZ(部分安定化ジルコニア)を内有したボールミルにフェライト素原料である前記秤量物を投入し、湿式で混合粉砕してスラリー状粉末とし、該スラリー状粉末をPSZと分離した後、スプレードライヤで乾燥し、温度650℃で2時間仮焼し、仮焼物を作製した。
次に、該仮焼物を前記ボールミルに再投入して十分に湿式で粉砕し、スプレードライヤで乾燥してフェライト原料(仮焼粉末)を作製した。
次に、この仮焼粉末にバインダとしてポリビニルブチラール、可塑剤としてジブチルフタレート、分散剤としてポリカルボン酸アンモニウム塩、溶剤としてトルエン及びエチルアルコールを加えて混合し、セラミックスラリーを調製し、次いで、該セラミックスラリーをドクターブレード法によりシート状に成形し、厚さ50μmの磁性体シート(セラミックシート)を作製した。そして、レーザ加工機を使用して磁性体シートの所定箇所にビアホールを貫設した。
一方、以下のようにして導電性ペーストを作製した。
すなわち、まず、溶剤としてα−テルピネオールを使用し、有機バインダとしてエチルセルロース樹脂を使用し、エチルセルロース樹脂とα−テルピネオールとの比が10vol%:90vol%となるようにエチルセルロース樹脂をα−テルピネオールに溶解させて有機ビヒクルを作製した。
次いで、10%径D10が1.03μm、50%径D50が1.52μm、90%径D90が2.30μm(D10=1.03≧0.76=D50/2、D90=2.30≦3.04=2D50)、真球度が0.9のAg粒子と、D10径が0.73μm、D50径が1.04μm、D90径が1.55μm(D10=0.73≧0.52=D50/2、D90=1.55≦2.08=2D50)、真球度が0.9のPMMA樹脂を用意した(Ag粒子の50%径D50に対するPMMA樹脂の50%径D50:0.68)。
尚、Ag粒子及びPMMA樹脂の粒度は、レーザ回折散乱型粒度分布測定装置であるマイクロトラックHRA粒度分布計(リーズ&ノーステップ社製9320−X100)で測定し、また、真球度はSEM(Secondary Electron Microscope、JEOL社製JSM−5310)で測定した。
次に、Ag粒子及びPMMA樹脂を有機ビヒクル(エチルセルロース樹脂:α−テルピネオール=6vol%:54vol%)と共に3本ロールミルで十分に混練し、配合比率が、Ag粒子:27.4vol%、PMMA樹脂:22.7vol%、有機ビヒクル:49.9vol%となるように導電性ペーストを作製した(Ag粒子及びPMMA樹脂の体積比率は0.828、含有量総計は50.1vol%)。
次に、前記導電性ペーストを使用してセラミックシートにスクリーン印刷を施し、膜厚40μm、線幅120μmの電極パターンを形成した。尚、膜厚はレーザ変位計で測定した。
そしてこの後、電極パターンがコイル状に直列接続可能となるように電極パターンの形成された磁性体シートを複数枚積層して積層体を形成すると共に、電極パターンの形成されていない磁性体シートで前記積層体を挟持し、9.8×10Pa(1,000kgf/cm)で圧着し、圧着ブロックを作製した。
次いで、前記圧着ブロックを所定サイズに切断した後、温度500℃以下で脱バインダ処理を行い、酸素含有量1.3vol%の低酸素雰囲気で、温度840℃に90分間保持して焼成処理を行い、内部導体が内部に介在されたセラミック焼結体を作製した。
次に、Ag粉末にガラスフリット及び有機ビヒクルを加えて分散させた外部導体用Agペーストを別途作製すると共に、前記セラミック焼結体にバレル研磨を施してバリ取りを行ない、セラミック素体とした後、該セラミック素体の両端部に外部導体用Agペーストを塗布、700℃で焼き付け、外部導電部とした。
そしてこの後、周知の電解めっきを施して導電部の表面にニッケル皮膜及びスズ皮膜を順次作製して外部導体を形成し、これにより大きさが縦0.6mm、横 0.3mm、厚み0.3mmの積層型インダクタを製造した。
(実施例2)
酸素含有量を5vol%、焼成温度を850℃とした以外は、実施例1と同様の方法・手順で実施例2の積層型インダクタを作製した。
(実施例3)
酸素含有量を10.0vol%、焼成温度を860℃とした以外は、実施例1と同様の方法・手順で実施例3の積層型インダクタを作製した。
(実施例4)
酸素含有量を0.1vol%、焼成温度を830℃とした以外は、実施例1と同様の方法・手順で実施例4の積層型インダクタを作製した。
(実施例5)
酸素含有量を0.01vol%、焼成温度を820℃とした以外は、実施例1と同様の方法・手順で実施例5の積層型インダクタを作製した。
(実施例6)
焼成温度を870℃、保持時間を30分とした以外は、実施例1と同様の方法・手順で実施例6の積層型インダクタを作製した。
(実施例7)
焼成温度を870℃とした以外は、実施例1と同様の方法・手順で実施例7の積層型インダクタを作製した。
(比較例1)
酸素含有量を20.7vol%(大気雰囲気)、焼成温度を870℃とした以外は、実施例1と同様の方法・手順で比較例1の積層型インダクタを作製した。
(比較例2)
酸素含有量を20.7vol%(大気雰囲気)とした以外は、実施例1と同様の方法・手順で比較例2の積層型インダクタを作製した。
(比較例3)
酸素含有量を0.001vol%、焼成温度を820℃とした以外は、実施例1と同様の方法・手順で比較例3の積層型インダクタを作製した。
(比較例4)
酸素含有量を15.0vol%、焼成温度を870℃とした以外は、実施例1と同様の方法・手順で比較例4の積層型インダクタを作製した。
(比較例5)
Ag粒子の含有量が33.7vol%、有機ビヒクルの含有量が66.3vol%となるように、Ag粒子及び有機ビヒクルを秤量した後、Ag粒子を有機ビヒクルに混ぜて3本ロールミルで十分に混練し、PMMA樹脂(樹脂粒子)を含有しない導電性ペーストを作製した。
次いで、該導電性ペーストを使用して実施例1と同様の方法・手順で磁性体シートを作製した。
そしてこの後、酸素含有量を20.7vol%(大気雰囲気)、温度870℃で90分間保持して焼成処理を行ない、比較例5の積層型インダクタを作製した。
(比較例6)
比較例5の導電性ペーストを使用して実施例1と同様の方法・手順で磁性体シートを作製し、酸素含有量を20.7vol%(大気雰囲気)、温度840℃で90分間保持して焼成処理を行ない、比較例6の積層型インダクタを作製した。
(比較例7)
比較例5の導電性ペーストを使用して実施例1と同様の方法・手順で磁性体シートを作製した以外は、実施例1と同様の方法・手順で比較例7の積層型インダクタを作製した。
(比較例8)
比較例5の導電性ペーストを使用して実施例1と同様の方法・手順で磁性体シートを作製し、焼成温度を870℃とした以外は、実施例1と同様の方法・手順で比較例8の積層型インダクタを作製した。
次に、1MHzのインダクタンス及び100MHzのインピーダンスをRFインピーダンスアナライザ(ヒューレット・パッカード社製HP4291A)で測定した。
また、上記フェライト原料を使用し、各実施例及び比較例の焼成条件で別途、外径15.5mm、内径7.5mm、厚み1mmのトロイダルコアを作製し、これら各実施例及び比較例に対応する1MHzでの透磁率を前記RFインピーダンスアナライザで測定した。尚、このように別途トロイダルコアを作製して透磁率を測定したのは、積層型インダクタの透磁率を直接測定した場合、磁束に漏れが生じるおそれがあり、正確な透磁率を測定することが困難となるからである。
さらに、このトロイダルコアを使用し、各実施例及び比較例に対応する焼結密度をアルキメデス法で測定した。
表2は各実施例及び比較例における焼成条件(酸素含有量、焼成温度、保持時間)、インダクタンス、インピーダンス、透磁率、及び焼結密度をそれぞれ示している。
Figure 2005167108
この表1から明らかなように比較例1は、大気雰囲気で焼成処理を行なっているため、セラミック素体と内部導体との界面で生じる微小な応力の影響を受け、インピーダンスが3.0μH、インダクタンスが480Ωと低く、電気特性が悪化している。
比較例2も、大気雰囲気で焼成処理を行なっており、しかも焼成温度が840℃と低いため、焼結密度が4.89×10kg/mと低く、十分に焼結せず、電気特性や透磁率も極端に悪化している。
比較例3は、酸素含有量が0.001vol%と過度に少ないため、焼結しても所望の磁性体を得ることができず、このため電気特性や透磁率が悪化している。
比較例4は、酸素含有量が15.0vol%と多いため、大気雰囲気で焼成処理した場合(比較例2)と特性的に殆ど変わらず、電気特性や透磁率が悪化している。
比較例5〜8は、樹脂粒子を含まない導電性ペーストを使用して内部導体を形成しているため、セラミック素体と内部導体との間に空隙が形成されず、セラミック素体と内部導体の界面が圧接状態であるため、引張応力も大きく、このためインダクタンスやインピーダンスの低下を招いている。
これに対して実施例1〜7は、酸素含有量が0.1〜10.0vol%の低酸素雰囲気で焼成処理を行なっているので、低温焼成が可能であり、インダクタンスやインピーダンス等の電気特性が良好な積層型インダクタを製造できることが分かった。
また、実施例6から明らかなように、低酸素雰囲気で保持時間を30分として焼成処理を行なっても、大気雰囲気で焼成した場合(比較例1)と同等の透磁率を得ることができ、したがって大気雰囲気で焼成した場合に比べ短持間の焼成で、透磁率を損なうことなくインピーダンスやインダクタンス等の電気特性の良好な小型の積層型インダクタを製造することができる。
尚、実施例1と比較例1、5、7の透磁率が同等(319〜320)であるにも拘わらず、比較例1、5、7のインピーダンスが実施例1のインピーダンスに比べて小さくなっているのは、フェライト自体の性質は略同様であるが、積層型インダクタを実際に作製した場合は、内部導体の応力によってインピーダンスが低下するためと考えられる。
本発明に係る積層型電子部品としての積層型インダクタの一実施の形態を示す斜視図である。 上記積層型インダクタの縦断面図である。 図2のA部拡大断面図である。
符号の説明
1 セラミック素体
4 空隙
4′ 空隙
5 内部導体(内部導体)

Claims (6)

  1. 内部導体となるべき導電層とセラミック層とを交互に積層して積層体を形成した後、該積層体に焼成処理を施してセラミック素体を作製し、前記セラミック素体内部に内部導体を具備した積層型電子部品を製造する積層型電子部品の製造方法において、
    前記セラミック層を構成するセラミック材料よりも熱収縮する導電性ペーストを使用して前記導電層を形成すると共に、前記焼成処理を酸素含有量が体積%で0.1〜10%の低酸素雰囲気で行い、前記セラミック素体と前記内部導体との界面に空隙を形成することを特徴とする積層型電子部品の製造方法。
  2. 前記導電性ペーストが、少なくとも導電性粒子と熱分解性を有する樹脂粒子とを含有することを特徴とする請求項1記載の積層型電子部品の製造方法。
  3. 積算ふるい上分布で前記樹脂粒子の50%径D50が、前記導電性粒子の50%径D50に対し0.25〜1.50であり、前記樹脂粒子の含有量が前記導電性粒子の含有量に対し体積比率で0.5〜1.0であることを特徴とする請求項2記載の積層型電子部品の製造方法。
  4. 前記樹脂粒子及び前記導電性粒子の含有量総計が体積%で30〜60%であることを特徴とする請求項2又は請求項3記載の積層型電子部品の製造方法。
  5. 前記導電性粒子及び前記樹脂粒子の粒子形状は略球形状であって、長軸に対する短軸の比率が共に0.7〜1.0であることを特徴とする請求項2乃至請求項4のいずれかに記載の積層型電子部品の製造方法。
  6. 前記導電性粒子の50%径D50が1.0〜4.0μmであって、前記樹脂粒子の50%径D50が0.25〜6.0μmであり、
    かつ、積算ふるい上分布で前記導電性粒子及び前記樹脂粒子の10%径D10が、共に前記50%径D50に対し0.5以上であり、前記導電性粒子及び前記樹脂粒子の90%径D90が、共に前記50%径D50に対し2.0以下であることを特徴とする請求項2乃至請求項5のいずれかに記載の積層型電子部品の製造方法。
JP2003406726A 2003-12-05 2003-12-05 積層型電子部品の製造方法 Expired - Fee Related JP4560765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406726A JP4560765B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003406726A JP4560765B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005167108A true JP2005167108A (ja) 2005-06-23
JP4560765B2 JP4560765B2 (ja) 2010-10-13

Family

ID=34728989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406726A Expired - Fee Related JP4560765B2 (ja) 2003-12-05 2003-12-05 積層型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4560765B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125596A (ja) * 2020-02-06 2021-08-30 株式会社村田製作所 積層コイル部品

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275814A (ja) * 1987-04-30 1988-11-14 Koyo Seiko Co Ltd ラジアル磁気軸受の制御装置
JPH02122511A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
JPH0465807A (ja) * 1990-07-06 1992-03-02 Tdk Corp 積層型インダクタおよび積層型インダクタの製造方法
JPH0620014B2 (ja) * 1988-10-31 1994-03-16 太陽誘電株式会社 積層チップインダクタとその製造方法
JPH07326537A (ja) * 1994-05-30 1995-12-12 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2001035747A (ja) * 1999-07-21 2001-02-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
JP2003323816A (ja) * 2002-05-01 2003-11-14 Tanaka Kikinzoku Kogyo Kk 導体組成物
JP3956136B2 (ja) * 2002-06-19 2007-08-08 株式会社村田製作所 積層型インダクタの製造方法
JP4020131B2 (ja) * 2002-06-19 2007-12-12 株式会社村田製作所 積層型電子部品
JP4403488B2 (ja) * 2002-06-20 2010-01-27 株式会社村田製作所 導電性ペースト及び積層型電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029629A (ja) * 1983-07-27 1985-02-15 Yokogawa Hokushin Electric Corp 半導体容量形圧力センサ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275814A (ja) * 1987-04-30 1988-11-14 Koyo Seiko Co Ltd ラジアル磁気軸受の制御装置
JPH02122511A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
JPH0620014B2 (ja) * 1988-10-31 1994-03-16 太陽誘電株式会社 積層チップインダクタとその製造方法
JPH0465807A (ja) * 1990-07-06 1992-03-02 Tdk Corp 積層型インダクタおよび積層型インダクタの製造方法
JPH07326537A (ja) * 1994-05-30 1995-12-12 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2001035747A (ja) * 1999-07-21 2001-02-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2002329638A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 積層型電子部品およびその製法
JP2003323816A (ja) * 2002-05-01 2003-11-14 Tanaka Kikinzoku Kogyo Kk 導体組成物
JP3956136B2 (ja) * 2002-06-19 2007-08-08 株式会社村田製作所 積層型インダクタの製造方法
JP4020131B2 (ja) * 2002-06-19 2007-12-12 株式会社村田製作所 積層型電子部品
JP4403488B2 (ja) * 2002-06-20 2010-01-27 株式会社村田製作所 導電性ペースト及び積層型電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125596A (ja) * 2020-02-06 2021-08-30 株式会社村田製作所 積層コイル部品
JP7230837B2 (ja) 2020-02-06 2023-03-01 株式会社村田製作所 積層コイル部品

Also Published As

Publication number Publication date
JP4560765B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
KR100539489B1 (ko) 적층형 전자부품의 제조방법
JP4403488B2 (ja) 導電性ペースト及び積層型電子部品
TWI447756B (zh) Coil parts
JP4020131B2 (ja) 積層型電子部品
JP3956136B2 (ja) 積層型インダクタの製造方法
JP2005294725A (ja) 積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法
JP4560765B2 (ja) 積層型電子部品の製造方法
JPH1145617A (ja) 導電性ペーストおよび積層セラミックコンデンサ
JP2005219963A (ja) セラミックスラリー、セラミックスラリーの製造方法、及びセラミックグリーンシート、並びに積層セラミック電子部品の製造方法
JP2003318060A (ja) 積層型電子部品の製法
JP3744469B2 (ja) 導電性ペースト
JP2008042057A (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP4548897B2 (ja) 導電性ペーストおよび積層型電子部品並びにその製法
CN109644556B (zh) 陶瓷电子部件以及陶瓷电子部件的制造方法
JP4968309B2 (ja) ペースト組成物、電子部品および積層セラミックコンデンサの製造方法
JP2007063060A (ja) セラミックグリーンシート用塗料及びその製造方法、セラミックグリーンシート、並びに、これを備える電子部品
JP2005310694A (ja) 導電性ペースト及び積層セラミック電子部品の製造方法
JP5459951B2 (ja) セラミックスラリーの製造方法
JP3777028B2 (ja) セラミックグリーンシート、セラミックグリーンシートの製造方法および積層セラミック電子部品の製造方法
KR102115522B1 (ko) 페이스트용 조성물, 그 제조 방법 및 이를 포함하는 세라믹 전자 부품의 제조 방법
JP5664092B2 (ja) フェライト積層電子部品の製造方法
JP4374858B2 (ja) セラミックグリーンシートとその製造方法およびそれを用いた積層体
JP2024003627A (ja) コイル部品の製造方法及びコイル部品
JPH1045478A (ja) セラミックグリーンシート、このセラミックグリーンシートに用いるセラミック塗料の製造方法およびこのセラミックグリーンシートを用いた積層セラミック電子部品の製造方法
CN115705947A (zh) 线圈部件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees