JP2005166898A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005166898A
JP2005166898A JP2003402907A JP2003402907A JP2005166898A JP 2005166898 A JP2005166898 A JP 2005166898A JP 2003402907 A JP2003402907 A JP 2003402907A JP 2003402907 A JP2003402907 A JP 2003402907A JP 2005166898 A JP2005166898 A JP 2005166898A
Authority
JP
Japan
Prior art keywords
chip
filler
mold resin
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003402907A
Other languages
English (en)
Other versions
JP4466057B2 (ja
Inventor
Tadashi Suzuki
正 鈴木
Yoshinori Koyama
芳紀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003402907A priority Critical patent/JP4466057B2/ja
Publication of JP2005166898A publication Critical patent/JP2005166898A/ja
Application granted granted Critical
Publication of JP4466057B2 publication Critical patent/JP4466057B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 ＩＣチップをフィラーを含有するモールド樹脂により包み込むように封止してなる半導体装置において、ＩＣチップに加わるフィラーの垂直応力を緩和し、ＩＣチップの表面に形成された素子の特性変化を極力抑制できるようにする。
【解決手段】 ＩＣチップ１０をフィラー４１を含有するモールド樹脂４０により包み込むように封止してなる半導体装置において、ＩＣチップ１０におけるモールド樹脂４０と接する表面１１は、当該表面１１より突出するとともに、モールド樹脂４０に含有されるフィラー４１の最小径よりも小さい間隔で配列された樹脂製円柱状の突起物１５により被覆されている。
【選択図】 図１

Description

本発明は、ＩＣチップをモールド樹脂により包み込むように封止してなる半導体装置に関する。
この種の半導体装置は、ＩＣチップをモールド樹脂により包み込むように封止してなるが、このモールド樹脂には、当該樹脂の熱膨張係数特性を調整するなどの目的で、セラミック等からなるフィラーが含有されている。
ここで、たとえばＩＣチップの表面にバンドギャップ電源等を使用した精密電源等の回路が形成されている場合、ＩＣチップをモールド樹脂で封止した後にモールド樹脂に含まれるフィラーによる局所応力がＩＣチップ上に形成された回路内のトランジスタ等の素子に影響を与え、特性を変化させる問題がある。
このような問題に対して、従来では、このフィラーによる応力緩和をするために、ＩＣチップの表面にポリイミド系樹脂等の比較的柔らかい膜を付けることで、フィラーの応力の垂直成分すなわちフィラーのＩＣチップ表面への印加応力を減らすようにしたものが提案されている（特許文献１参照）。
特開平１１−２３３７３８号公報
しかしながら、本発明者らの検討によれば、上記したＩＣチップの表面にポリイミド系樹脂等の比較的柔らかい膜を付ける方法によっても、ＩＣチップ上に形成されたトランジスタ等の素子へのフィラーの応力の垂直成分が十分に緩和しきれないため、ＩＣチップの特性変動が許容範囲よりも大きくなる場合が発生した。
本発明は、上記問題に鑑み、ＩＣチップをフィラーを含有するモールド樹脂により包み込むように封止してなる半導体装置において、ＩＣチップに加わるフィラーの垂直応力を緩和し、ＩＣチップの表面に形成された素子の特性変化を極力抑制できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ＩＣチップ（１０）をフィラー（４１）を含有するモールド樹脂（４０）により包み込むように封止してなる半導体装置において、前記ＩＣチップ（１０）における前記モールド樹脂（４０）と接する表面（１１）は、当該表面（１１）より突出するとともに、前記モールド樹脂（４０）に含有される前記フィラー（４１）の最小径よりも小さい間隔で配列された樹脂製円柱状の突起物（１５）により被覆されていることを特徴としている。
それによれば、フィラー（４１）がこの突起物（１５）に当たって、突起物（１５）が変形するようにできる。そのため、本発明によれば、ＩＣチップ（１０）の表面（１１）に加わるフィラー（４１）の垂直応力を緩和し、ＩＣチップ（１０）の表面（１１）に形成された素子の特性変化を極力抑制することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図１において、（ａ）は、本発明の実施形態に係る半導体装置Ｓ１の概略断面構成を示す図であり、（ｂ）は、（ａ）中のＩＣチップ１０の拡大図である。
図１において、ＩＣチップ１０は、たとえば、シリコン半導体チップに半導体製造技術を用いてＩＣ回路を形成したものであり、具体的には、表面１１側に、トランジスタ素子等によりバンドギャップ電源等を使用した精密電源等の回路が形成されたものである。
このＩＣチップ１０は、その裏面１２側にて、リードフレームのアイランド部２１に、図示しない接着剤等を介して固定されている。
また、ＩＣチップ１０の周囲には、リードフレームのリード部２２が配置されており、ＩＣチップ１０の表面１１とリード部２２とは、ボンディングワイヤ３０を介して結線され電気的に接続されている。
ここで、上記リードフレームは、たとえば銅や４２アロイ等からなるもので、ボンディングワイヤ３０は金やアルミ等からなる。
そして、図１に示されるように、これらＩＣチップ１０、アイランド部２１、リード部２２の一部（インナーリード）およびボンディングワイヤ３０は、モールド樹脂４０によって包み込まれるように封止されている。
このモールド樹脂４０は、一般的なモールド材料からなるものであり、たとえばエポキシ樹脂にフィラーを含有したものである。
ここで、本実施形態の半導体装置Ｓ１においては、図１（ｂ）に示されるように、ＩＣチップ１０におけるモールド樹脂４０と接する表面１１には、当該表面１１より突出するとともに、モールド樹脂４０に含有されるフィラー４１の最小径よりも小さい間隔で配列された樹脂製円柱状の突起物１５により被覆されている。
具体的には、図１（ｂ）に示されるように、ＩＣチップ１０の表面１１は、ポリイミド膜やシリコン窒化膜等からなる保護膜１３が形成されており、上記突起物１５はポリイミド樹脂等からなるものとして、この保護膜１３の上に突出して設けられている。
ここで、モールド樹脂４０に含有されるフィラー４１は、径の大きなもの、径の小さなもの混在しているが、最も小さいフィラー４１の径、すなわちフィラー４１の最小径は、たとえば数μｍ〜１０μｍ程度である.。そのため、突起物１５の配列間隔は、たとえば数μｍよりも小さいものとする。
このような突起物１５の形成は、たとえば、保護膜１３の上に樹脂膜を形成し、この樹脂膜をフォトリソグラフ技術やドライエッチング、ウェットエッチング等のパターニング手法を用いて、エッチングすることにより行うことができる。
このように、本実施形態によれば、ＩＣチップ１０をフィラー４１を含有するモールド樹脂４０により包み込むように封止してなる半導体装置Ｓ１において、ＩＣチップ１０におけるモールド樹脂４０と接する表面１１には、当該表面１１より突出するとともに、モールド樹脂４０に含有されるフィラー４１の最小径よりも小さい間隔で配列された樹脂製円柱状の突起物１５により被覆されていることを主たる特徴とする半導体装置Ｓ１が提供される。
それによれば、フィラー４１がこの突起物１５に当たって、突起物１５が変形するようにできる。そのため、本実施形態によれば、ＩＣチップ１０に加わるフィラー４１の垂直応力を緩和し、ＩＣチップ１０の表面１１に形成された素子の特性変化を極力抑制することができる。
次に、本実施形態の変形例を、図２、図３に示しておく。図２に示される第１の変形例では、上記図１に示されるものに比べて、突起物１５を形成する際に、上記樹脂膜のエッチングを樹脂膜の厚さ方向の途中で止めた状態としたものである。
また、図３に示される第２の変形例では、突起物１５がＩＣチップ１０の表面１１に対して傾斜した形で突出している。このような突起物１５は、突起物形成時における樹脂膜のエッチングを異方性エッチングにて行うことにより、形成することができる。
なお、上記図１〜図３に示される各突起物１５においては、突起物１５の隙間に、シリコーンゲル等のゲル部材を充填するようにしてもかまわない。
（他の実施形態）
図４は、他の実施形態を示す概略断面図である。この例は、上記突起物１５に替えて発泡樹脂を採用して、同様の効果をねらったものである。
図４に示される例では、ＩＣチップ１０の表面１１に形成されている保護膜１３の上に、内部に気泡が存在する発泡樹脂からなる発泡樹脂膜５０を配設したものである。
つまり、この図４に示される例によれば、ＩＣチップ１０をフィラー４１を含有するモールド樹脂４０により包み込むように封止してなる半導体装置において、ＩＣチップ１０におけるモールド樹脂４０と接する表面１１は、発泡樹脂膜５０により被覆されていることを特徴とする半導体装置が提供される。
それによれば、フィラー４１が、従来の膜よりも変形しやすい発泡樹脂膜５０に当たって、発泡樹脂膜５０が変形するため、ＩＣチップ１０の表面１１に加わるフィラー４１の垂直応力を緩和し、ＩＣチップ１０の表面１１に形成された素子の特性変化を極力抑制することができる。
（ａ）は、本発明の実施形態に係る半導体装置の概略断面構成を示す図であり、（ｂ）は、（ａ）中のＩＣチップの拡大図である。 上記実施形態の第１の変形例を示す概略断面図である。 上記実施形態の第２の変形例を示す概略断面図である。 他の実施形態を示す概略断面図である。
符号の説明
１０…ＩＣチップ、１１…ＩＣチップの表面、１５…突起物、
４０…モールド樹脂、４１…フィラー。

Claims (1)

  1. ＩＣチップ（１０）をフィラー（４１）を含有するモールド樹脂（４０）により包み込むように封止してなる半導体装置において、
    前記ＩＣチップ（１０）における前記モールド樹脂（４０）と接する表面（１１）は、当該表面（１１）より突出するとともに、前記モールド樹脂（４０）に含有される前記フィラー（４１）の最小径よりも小さい間隔で配列された樹脂製円柱状の突起物（１５）により被覆されていることを特徴とする半導体装置。
JP2003402907A 2003-12-02 2003-12-02 半導体装置 Expired - Lifetime JP4466057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003402907A JP4466057B2 (ja) 2003-12-02 2003-12-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402907A JP4466057B2 (ja) 2003-12-02 2003-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005166898A true JP2005166898A (ja) 2005-06-23
JP4466057B2 JP4466057B2 (ja) 2010-05-26

Family

ID=34726354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402907A Expired - Lifetime JP4466057B2 (ja) 2003-12-02 2003-12-02 半導体装置

Country Status (1)

Country Link
JP (1) JP4466057B2 (ja)

Also Published As

Publication number Publication date
JP4466057B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5318737B2 (ja) センサ装置およびその製造方法
JP3123477B2 (ja) 表面弾性波素子の実装構造および実装方法
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
JPH07115096A (ja) バンプ電極
JP2006332680A (ja) イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ
JP2010050452A (ja) 応力緩和層を備えたセンサ装置の製造方法
JP2010052086A (ja) 半導体装置及びその製造方法
KR960019676A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2006100636A (ja) 半導体装置の製造方法
JP2009076588A (ja) センサーパッケージとその製造方法
JP4466057B2 (ja) 半導体装置
JPH08107167A (ja) 半導体装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2004273946A (ja) 半導体装置
JPH0563112A (ja) 半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JP4800708B2 (ja) 半導体パッケージ
JP4186894B2 (ja) 半導体装置
JPH04245462A (ja) 半導体集積回路装置およびその製造方法
JP2006210749A (ja) 半導体装置
JP2001358253A (ja) Ｂｇａ型半導体装置
JP2010114243A (ja) 半導体装置
WO2019116853A1 (ja) 半導体装置およびその製造方法
JP2004296906A (ja) 樹脂封止型半導体装置
JPH11307559A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3