JP2005146328A - 微細配線の製造方法 - Google Patents

微細配線の製造方法 Download PDF

Info

Publication number
JP2005146328A
JP2005146328A JP2003383696A JP2003383696A JP2005146328A JP 2005146328 A JP2005146328 A JP 2005146328A JP 2003383696 A JP2003383696 A JP 2003383696A JP 2003383696 A JP2003383696 A JP 2003383696A JP 2005146328 A JP2005146328 A JP 2005146328A
Authority
JP
Japan
Prior art keywords
copper plating
electrolytic copper
copper
acidic electrolytic
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003383696A
Other languages
English (en)
Inventor
Hideki Hagiwara
秀樹 萩原
Ryoichi Kimizuka
亮一 君塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Udylite Co Ltd
Original Assignee
Ebara Udylite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Udylite Co Ltd filed Critical Ebara Udylite Co Ltd
Priority to JP2003383696A priority Critical patent/JP2005146328A/ja
Publication of JP2005146328A publication Critical patent/JP2005146328A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】 ビアランドパット径をより小さくし、配線溝幅もより狭くした微細配線を得るための、ビアランドパットや回路配線の上面を平坦にすることができる技術を提供すること。
【解決手段】 セミアデティブ法により、めっきレジストで形作られたビアランドパッド部分および/または配線回路部分に酸性電気銅めっきにより銅を充填して配線回路を形成し、当該配線回路層を複数重ねる微細配線回路の作製方法において、当該酸性電気銅めっきの途中ないしは酸性電気銅めっき後に、当該酸性電気銅めっき時とは反対の電流を印加し、析出した銅の一部を溶解させることを特徴とする微細配線回路の作製方法。
【選択図】 図1

Description

本発明は、酸性電気銅めっきによる微細配線の作製方法に関し、更に詳しくは、ブラインドビアホールやめっきレジストによる配線溝を有する基板上に酸性電気銅めっきにより配線を形成するにあたり、ビアランドパット上面部又は銅回路の上部稜線部の丸みをなくし、銅回路上面部を平坦にすることのできる微細配線作製方法に関する。
近年は、電子部品等の配線の形成方法として、ビルドアップ工法が採用されることが多い。ビルドアップ工法は、複数の配線回路板をスルーホールやビアホールを用いて導通させるものであり、その作製手法としては、サブトラクティブ法とセミアデティブ法が知られている。
従来、サブトラクティブ法が採用されることが多かったが、最近では、高精細パターンが形成できることから、セミアデティブ法が注目されている。
このセミアデティブ法には幾つかのバリエーションが存在する。一般的に、両面銅張り基板や多層板を用い、まず所定の位置に貫通スルーホールを開ける。次に、その基板表面及びスルーホール内壁に導電化処理を行った後にスルーホールめっきを行う。その後、所望の配線回路パターンが残るよう、エッチングレジストを用いて銅エッチングを行い、エッチングレジストを除去したものをコア基板とする。
次いで、このコア基板に対し、樹脂を塗布して絶縁樹脂層を形成後、コア基板の銅回路部分にまで届くブラインドビアを開け、絶縁樹脂層全面に導電化処理を行った後、その上にめっきレジストを塗布し、配線回路の形状に露光した後、めっきレジストを部分的に除去し、その部分に酸性銅めっきを行い、配線回路を形成するというものである。
そして、絶縁樹脂の塗布から、酸性銅めっきによる配線回路の形成までの工程を繰り返すことにより、何重にも重なった回路基板が得られるのである。
ところで、セミアデティブ法に用いられる酸性銅ビアフィリングめっきプロセスの多くは、直流電源を用いるものであり、ブラインドビアホールや、めっきレジストにより形成された溝を充填でき、ビアランドパッドや配線回路が形成できる反面、得られたビアランドパットや銅回路の上部稜線部が丸まる傾向を有するという問題点があった。
このような、銅回路等が丸まる傾向の主原因は、めっき液の添加剤に起因しているものとされている。すなわち、ビアフィリングを行うためには、電流の高い部分の析出を抑え、電流の低い部分の析出を優先させる必要があるが、そうすると、高電流部となるビアランドパッドや回路配線の上部稜線部の析出も同時に抑制され、低電流部である配線中央部に金属が優先的に析出される結果、丸みを帯びた形状となってしまうことになる。
一方、丸み傾向を有しない銅回路を形成する添加剤を使用した場合では、ビアフィリングができなかったり(コンフォーマル析出)、ビアフィリングできても丸み傾向とは反対に、すり鉢状に反りあがってしまうなどの不都合が生じやすかった。
上記のビアランドパットや銅回路の上部稜線部が丸まる傾向は、従来あまり問題とはなっていなかった。すなわち、これまでの基板ではビアランドパット径が大きく(例えば150μmφ以上)、配線溝幅も広く(例えば50μm以上)設計されており、たとえ上部稜線部に丸み傾向が発生しても、電子部品を実装できるだけの平坦なエリアを確保することには困難性もなかった。
しかしながら、近年の電子部品の小型化の流れは、基板に設計される配線幅をより狭くし、正確にビアを開けて導通を確保することが要求され、同時に、絶縁樹脂層の厚みの減少も要求されているので、既に一部の高機能基板では、ビアランドパット部やめっきレジストによる配線溝内に形成された銅回路部の上部稜線部における丸み傾向が問題となっている。そして今後も基板設計において益々狭ピッチ化が進むものと思われ、それに伴う丸み傾向の問題が重要になってくることが予想される。
この問題に対する対策として、薬品メーカーでは丸み傾向の発生しにくいビアフィリング用の添加剤の開発が進められており、また基板材料メーカーサイドでも丸み傾向が発生しにくい、めっきレジスト(DFR:ドライフィルムレジスト)の開発が進められている。しかしこれらの開発には多くの時間と開発コストがかかり、現時点での対応は不十分であり、いまだ満足のいく素材が開発できていないのが現状である。
一方、上記の問題を解決する別の方法としては、PRパルスめっきも提案されたが、酸性銅めっき浴でPRパルスめっきを行うと、液が不安定となり管理しにくく、また接点切れやボイド発生、皮膜物性やアノード起因によるざらつきなどの問題が生じやすく、好ましい手段ではない。
従って、ビアランドパット径をより小さくし、配線溝幅もより狭くした微細配線を得るためには、そのビアランドパッドや回路配線の上部稜線部の丸みをなくし、上面を平坦にすることができる技術の開発が強く望まれており、本発明は、このような技術の提供をその課題とするものである。
本発明者は、上記問題点を解決するために鋭意研究を行ったところ、酸性電気銅めっきを行い、銅回路を形成した後又は形成の途中で、特定の方法により電解処理をすることによって、特殊なめっき液を用いなくとも、銅回路の上部稜線部に丸み傾向をなくすことができることを見出した。また、ビアランドパット径が小さく、また細い銅配線であっても、電子部品を実装するのに充分広い平坦なエリアを、その銅回路上部に確保することができることを見出し本発明に至った。
すなわち本発明は、セミアデティブ法により、めっきレジストで形作られたビアランドパッド部分および/または配線回路部分に酸性電気銅めっきにより銅を充填して配線回路を形成し、当該配線回路層を複数重ねる微細配線回路の作製方法において、当該酸性電気銅めっきの途中ないしは酸性電気銅めっき後に、当該酸性電気銅めっき時とは反対の電流を印加して析出した銅の一部を溶解させることを特徴とする微細配線回路の作製方法である。
本発明によれば、回路中央部の膨らみをなくすことができ、従来の通常のビアフィリングめっき条件により酸性電気銅めっきで銅回路を形成した場合に生じる、配線設計が狭くなるに従い銅回路上部が平坦でなくなり、回路中央部が膨らむという問題点が解消できる。
そして、本発明により銅回路を平坦にすることによって、後工程において生じる不都合、例えばワイヤーボンディングを行う際、ワイヤーが滑り落ちることや、ハンダボールをリフローで作製する場合のハンダ流れの問題等を解決できる。
さらに、本発明により、パターン基板面内における膜厚誤差も低減されるほか、銅回路上部が適度に粗化されるため、後工程となるビルドアップ樹脂との密着性が向上するという効果も得られる。
本発明に用いられる基板は、セミアデティブ法において作製されるパターン基板であれば、特に限定はなく使用でき、通常はエポキシ系の基板が用いられる。また、ブラインドビアホール径20〜200μmφ程度、深さ(樹脂層厚さ)10〜100μm程度を有する基板である場合に、本発明の配線作製方法の効果を発揮しやすい。特に効果を発揮するのは、ブラインドビアホール径30〜70μmφ程度、深さ(樹脂層厚さ)30〜50μm程度を有する基板の場合である。具体的な基板の例としては、ICチップが直接実装されるパッケージ基板などが挙げられる。
本発明方法を実施するには、常法により導電化層を施した後、めっきレジストを用いてパターニングする。得られたレジストパターン基板上には、一般にブラインドビアホールの他、配線用のレジスト溝や基板を貫通するスルーホールが混在している。
めっきレジストによりパターニングされた基板は、次いで酸性浴を用いて酸性電気銅めっきがなされ、銅回路が形成される。ここで、当該酸性電気銅めっきに用いられるめっき浴は、酸性浴であれば特に限定はなく、通常の配線基板用酸性銅めっき浴が用いられるが、好ましくは、ビアフィリングめっき用の添加剤を含有するものが用いられる。
本発明で用いられる好ましいビアフィリングめっき用酸性銅めっき浴としては、例えば、次の成分(A)ないし成分(D)、
(A)銅 15〜75g/L
(B)有機酸又は無機酸 10〜200g/L
(C)塩素イオン 10〜100mg/L
(D)ビアフィリング用添加剤 指定量
を含有する酸性銅めっき液が挙げられる。
この酸性銅めっき液組成において、銅は、通常酸性で溶解しうる銅塩として添加され、その銅塩の具体例としては、硫酸銅、酸化銅、塩化銅、炭酸銅;メタンスルホン酸銅、プロパン酸銅等のアルカンスルホン酸銅;イセチオン酸銅、プロパノールスルホン酸銅等のアルカノールスルホン酸銅;酢酸銅、クエン酸銅、酒石酸銅などの有機酸銅などが挙げられる。これらは1種又は2種以上混合して使用することができる。成分(A)の特に好ましい範囲は、30〜50g/Lである。
成分(B)も、通常、酸性銅めっき浴に用いられているものであれば特に限定はないが、好ましい具体例としては、硫酸;メタンスルホン酸、プロパンスルホン酸等のアルカンスルホン酸類;イセチオン酸、プロパノールスルホン酸等のアルカノールスルホン酸類;クエン酸、酒石酸、ギ酸などの有機酸類などが挙げられる。これらは、1種又は2種以上混合して使用することができる。成分(B)の特に好ましい濃度は、20〜100g/Lである。
また、成分(C)の特に好ましい範囲は、塩素イオン濃度として、10〜60mg/Lである。
成分(D)は一般的に市販されている酸性銅電気ビアフィリングめっき用の添加剤であれば特に限定されず、薬品メーカーより推奨されている量を添加することが好ましい。
酸性銅めっき液で酸性電気銅めっきを行なうためには、通常の条件に従い基板を陰極とし、銅を陽極として電解(以下「フォワード電解」という)を行えばよいが、好ましい条件としては、液温23〜27℃、陰極電流密度1〜3A/dmが挙げられる。また、攪拌としてはエアー攪拌または噴流攪拌が採用される。ブラインドビアホールや配線溝を完全に埋めるまでの時間は、ブラインドビアホールの径や深さあるいは配線溝の幅や深さにより異なるが、例えば、穴の直径70μmφ、深さが40μmのビアホールを完全に埋めるためには、0.5〜3A/dmのフォワード電流密度で、30〜120分程度めっきすることが好ましい。このときの表面めっき膜厚は特に限定はないが、10〜25μmとすることが好ましい。
本発明においては、ビアランドパッドや配線溝へのめっき途中ないしめっき後に、当該酸性電気銅めっき時とは反対の電流を印加し(以下「リバース電解」という)、析出した銅の一部を溶解させることが必要である。
銅回路形成の途中にリバース電解を印加する場合、そのタイミングに特に制約はないが、最終銅膜厚の70%以上酸性銅めっきがなされた時点が好ましい。一般的にブラインドビアホールは径が小さく、浅いものほど膜厚は薄い段階でビアフィリングは完了している。このような場合、必ずしもリバース電解は酸性銅めっきの最終段階で行う必要はない。フィリングが完了する膜厚を見計らって、所定膜厚分だけリバース電解を行い、その際に目標膜厚が足りない場合には再度酸性銅めっき(フォワード電解)で膜厚を調整してもよい。しかしながら、酸性銅めっきを行って銅回路を完全に形成した後にリバース電解をすることが特に好ましい。
本発明方法において、その効果を充分に出すためには、上記した酸性浴での酸性銅めっき(フォワード電解)時に、所望の最終膜厚より、5〜20%厚く銅回路を形成しておき、リバース電解によって、所望の膜厚になるまで銅を溶解させることが好ましい。特に好ましくは、10〜20%厚く銅回路を形成しておくことである。
リバース電解における陽極電流密度の好ましい範囲は、2〜10A/dmである。2A/dm未満の場合は、丸み形状が残る場合があり、10A/dmより大きい場合は
、局所的な剥離バラツキが生じる場合がある。リバース電解における電流密度の特に好ましい範囲は、2〜10A/dmである。
リバース電解における平均電流は、フォワード電解における平均電流の1〜10倍であり、特に好ましくは、3〜5倍である。
また、リバース電解の時間は、1〜10分が好ましい。1分未満の場合は、高い電流が必要となり、10分より長い場合は、丸み形状が残る場合がある。特に好ましくは、1〜8分である。
更に、リバース電解における電流は、連続的に印加してもよいし、パルスで断続的に印加してもよい。しかし、通常は安価で管理の容易な連続的の方が好ましい。
本発明方法におけるリバース電解は、フォワード電解とは別の槽を用いて行うこともできるし、同一の槽を用いて行うこともできる。
別の槽を使用する場合には、リバース電解の浴液組成には特に限定はないが、主な浴液組成(銅イオン濃度、硫酸イオン濃度等)はフォワード電解の場合と同一であることが好ましいが、有機添加剤の添加は必須ではない。浴温はフォワード電解浴と同一温度が好ましい。
またリバース電解槽の対極(陰極、析出極)には、含リン銅、ステンレス板、銅箔付き基板、Ti/Pt、Ti/IrO等の浴を汚染しない導電性材質が好適に使用できる。特に、ステンレスや銅箔付き基板等を用いることが好ましい。さらにリバース電解では、フォワード電解と電源を独立にする必要がある。
本発明方法において、フォワード電解とリバース電解で同一の槽を使用する場合には、めっき槽としてキャリアー方式や連続送り方式のものを使用すればよい。キャリアー方式の場合は、処理装置等の構成は、上記別の槽を使用する場合と同じであるが、連続送り方式の場合には以下の構成とすることが好ましい。すなわち、フォワード電解の陽極は、リバース電解時には陰極となるので、電源を独立させ、更に+−を切り替える必要がある。つまりフォワード電解槽内でリバース電解を行う場合、リバース電解を行う位置(ステーション)だけは独立電源にする事が必要になる。また、装置によってはフォワード電解でのカソードブスバーが搬送レールを兼ねているタイプもあり、同一槽内でリバース電解を行う際、独立電源にすると搬送レールが途切れてしまう事がある。そのような場合には、搬送に支障のきたさない程度にブスバーを独立させる(隙間をあける又は絶縁樹脂などで搬送レールをジョイントする)ことが好ましい。
同一の槽を用いることが、めっき浴から基板を出さずに、フォワード電解に次いでリバース電解ができるので、作業性の点では好ましい。
上記のようにして、リバース電解を行い、ビアランドパッドや配線回路の上面が平らにされた基板は、次いで絶縁樹脂が塗布され、これが硬化した後、必要な部分にブラインドビアが開けられ、常法により触媒化した後無電解銅めっきなどにより導電化される。
そして更に、めっきレジストが施され、回路パターンを露光した後、不要部分のめっきレジストが除去される。このめっきレジストで形成されたビアランドパッドや配線回路部分に、再度酸性電気銅めっきが施される。この際、ビアランドパッドや配線回路の上面が丸みを帯びるので、前記と同様、めっきの途中あるいはめっき後にリバース電解を行い、上面を平坦とする。
このように、セミアデティブ法での配線を形成する各層において、ビアランドパットや配線回路部分に酸性銅めっきを行うこと(フォワード電解)と、配線回路の上面を平坦とするための逆電解(リバース電解)を繰り返すことにより、配線幅をより狭くしながらも正確にビアホールにより導通を確保することが可能なビルドアップ配線基板を製造することができる。
配線回路基板、特にビルドアップ基板は、今後益々配線設計が微細化するに従い、製品の歩留まりは低下傾向となることが予想されるが、本発明方法を用いれば、新たなめっき液その他の材料を開発することなく、安価で且つ迅速に高い品質と歩留まりが確保され、大幅なコストダウンも可能となる。
次に実施例を挙げて本発明を更に詳しく説明するが、本発明はこれら実施例に何ら制約されるものではない。
実 施 例 1
ブラインドビアホール(直径70μmφ、深さ40μm、ランドパット径120μmφ)と配線溝(配線溝幅35μm)の混在する基板を用意した。これらは事前に無電解銅めっきで導電化処理を施した後、めっきレジストによりパターニングされためっきレジストパターン基板である。
このめっきレジストパターン基板に、実施浴1を用い、酸性電気銅めっきを行なった。この酸性電気銅めっきは、浴の温度24℃、フォワード電流密度1.5A/dmで、銅膜厚が24μmとなるまで行った。次いで、同じ浴中、対極(陰極)に含リン銅を用い、電流密度5A/dmで、リバース電解を行い、銅皮膜を3μmだけ溶解させ、銅膜厚を21μmとした。なお、いずれの場合も撹拌はエアー攪拌を行った。得られたサンプル(1e)について、基板パターン部の断面を研磨し、金属顕微鏡及び走査型電子顕微鏡でビアランドパットおよび銅配線の断面を観察する方法で、その丸みの度合いを評価した。サンプル(1e)についての結果を図1の下に示す。
一方、同様のレジストパターン基板を用い、電流密度1.5A/dmで21μmの銅膜厚になるように酸性電気銅めっきを行った。得られた比較サンプル(1r)の、ビアランドパットおよび銅配線の断面の顕微鏡写真を図1の上に示す。
図1の写真の対比から明らかなように、比較サンプル(1r)においては、ランドパット部及び配線部のいずれの箇所においても銅上部稜部及び銅回路上面中央部に丸み傾向が認められるのに対し、リバース電解を行ったサンプル(1e)では、ランドパット部及び配線部においても銅上部稜部及び銅回路上面中央部の丸み傾向が低減していた。
( 実施浴 1)
硫酸銅(5水塩) 200g/L
硫酸(98%) 30g/L
塩素イオン 40mg/L
Cu−Brite VFII−A* 20ml/L
Cu−Brite VFII−B* 1ml/L
* 荏原ユージライト社製ビアフィリング用硫酸銅めっき添加剤
実 施 例 2
実施浴2を用いる以外は、レジストパターン基板、フォワード電解条件、リバース電解条件、銅めっき膜厚、銅溶解膜厚等、すべて実施例1と同様にして、サンプル(2e)及び比較サンプル(2r)を得た。これらの、ビアランドパットおよび銅配線の断面の顕微鏡写真(倍率300倍)をそれぞれ図2の下及び上に示す。
これらサンプルの対比においても明らかなように、リバース電解により、ランドパット部及び配線部においても丸み傾向の低減が示されている。
( 実施浴 2)
硫酸銅(5水塩) 150g/L
硫酸(98%) 55g/L
塩素イオン 20mg/L
Cu−Brite VFII−A* 20ml/L
Cu−Brite VFII−B* 1ml/L
* 荏原ユージライト社製ビアフィリング用硫酸銅めっき添加剤
実 施 例 3
実施浴3を用いる以外は、実施例1と同様にして、サンプル(3e)及び比較サンプル(3r)を得た。これらの、銅配線の断面の顕微鏡写真をそれぞれ図3の下および上に示す。
これらサンプルの対比においても明らかなように、リバース電解により、配線部の丸み傾向の低減が示されている。
( 実施浴 3)
硫酸銅(5水塩) 200g/L
メタンスルホン酸(MSA) 60g/L
塩素イオン 40mg/L
Cu−Brite VFII−A* 20ml/L
Cu−Brite VFII−B* 1ml/L
* 荏原ユージライト社製ビアフィリング用硫酸銅めっき添加剤
実 施 例 4
実施浴4を用いる以外は、実施例1と同様にして、サンプル(4e)及び比較サンプル(4r)を得た。これらの、銅配線の断面の顕微鏡写真をそれぞれ図4の下および上に示す。
これらサンプルの対比においても明らかなように、リバース電解により、配線部の丸み傾向の低減が示されている。
( 実施浴 4)
酸化第2銅 63g/L
メタンスルホン酸(MSA) 60g/L
塩素イオン 40mg/L
Cu−Brite VFII−A* 20ml/L
Cu−Brite VFII−B* 1ml/L
* 荏原ユージライト社製ビアフィリング用硫酸銅めっき添加剤
実 施 例 5
前記実施浴1を用い、実施例1で用いたのと同じ基板を用い、表1に示すような条件のリバース電流密度、電解時間で酸性銅めっきをおこなった。これ以外の条件は、実施例1に準じた。
得られた各サンプルについて、ビアランドパット部及びレジスト配線溝内に形成された銅回路の上部稜線部及び上面部の平坦性(丸み形状)を金属顕微鏡と走査型電子顕微鏡で観察し、丸み傾向を以下の基準で評価した。さらに、ランドパット部を斜め上方から走査型電子顕微鏡で観察し、ランドパット部上面部の粗化状態を以下の基準で評価した。これらの結果を表2に示す。
( 丸み傾向 )
○ : ビアランドパット部及び銅回路の上部稜線部及び上面部に丸み形状が
見られなかった
△ : 上記部分にやや丸み形状が見られた
× : 上記部分に丸み形状が顕著に見られた
( 粗化状態 )
◎ : 表面が粗化形状となっていた
○ : 表面がわずかな粗化形状になっていた
△ : 表面が粗化形状となっていたが、無電解銅部に剥離過剰による僅かな
チャージアップがあった
× : 表面が平滑形状
この結果から、フォワード電解だけで仕上げた場合、実施例1〜4と同様に、ビアランドパット部及びレジスト配線溝内に形成された銅回路の何れにおいても、それら上部稜線部及び上面部に丸み形状が確認された。一方、表2から明らかなように、リバース電流密度と溶解(剥離)銅膜厚を制御することにより、ビアランドパット部及びレジスト配線溝内に形成された銅回路の丸み形状はなくなり、平坦化への改善傾向が確認された。
また、走査型電子顕微鏡による観察結果では、リバース電解後のめっき表面が適度な粗化形状となっていることが確認された。この粗化形状は基板を作製する上で次工程となるビルドアップ樹脂との密着に効果が期待される。通常、専用の試薬粗化処理を用いて銅めっき表面に適度な粗化面を形成する必要があるが、リバース電解を行った銅めっき表面では既にその粗化面が形成されていた。無論この粗化量が充分でない場合には、専用の試薬粗化処理を追加することも可能である。
さらに、リバース電解では、銅めっき基板面内において膜厚の厚い箇所から優先的に剥離される為、基板面内における膜厚差が低減される。通常、パターン基板面内では配線の引き回し方によって大きく電流密度に差が生じてしまい、それに伴う膜厚誤差が問題となる場合があるが、このような場合でもリバース電解は効果的であることが分かった。
本発明の微細配線の作製方法によれば、通常のビアフィリングめっき条件で酸性銅めっきを行った時に発生する銅の上部稜線部の丸み形状を減少させることができ、さらに配線設計が狭くなっても、回路中央部が膨らむという問題点を解決した銅配線を形成することが可能である。それによって、電子部品を搭載する際の種々の不都合が解消されるので、その利用可能性は極めて高いものである。
実施例1のサンプル(1e)および比較サンプル(1r)の基板パターンの断面を示す顕微鏡写真である。 実施例2のサンプル(2e)および比較サンプル(2r)の基板パターンの断面を示す顕微鏡写真である。 実施例3のサンプル(3e)および比較サンプル(3r)の基板パターンの断面を示す顕微鏡写真である。 実施例4のサンプル(4e)および比較サンプル(4r)の基板パターンの断面を示す顕微鏡写真である。 以 上

Claims (10)

  1. セミアデティブ法により、めっきレジストで形作られたビアランドパッド部分および/または配線回路部分に酸性電気銅めっきにより銅を充填して配線回路を形成し、当該配線回路層を複数重ねる微細配線回路の作製方法において、当該酸性電気銅めっきの途中ないしは酸性電気銅めっき後に、当該酸性電気銅めっき時とは反対の電流を印加し、析出した銅の一部を溶解させることを特徴とする微細配線の作製方法。
  2. 酸性電気銅めっきによって、膜厚が所望の膜厚より5〜20%厚くなるまでめっきした後、当該酸性電気銅めっき時とは反対の電流を印加して所望の膜厚になるまで銅を溶解させる請求項1記載の微細配線の作製方法。
  3. 酸性電気銅めっき時とは反対の電流を、連続的に印加する請求項1または請求項2記載の微細配線の作製方法。
  4. 酸性電気銅めっき時とは反対の電流を、断続的に印加する請求項1または請求項2記載の微細配線の作製方法。
  5. 酸性電気銅めっき時とは反対の電流の平均値が、当該酸性電気銅めっき時の電流の平均値以上である請求項1ないし請求項4の何れかの請求項記載の微細配線の作製方法。
  6. 酸性電気銅めっき時とは反対の電流を印加した際の陽極電流密度が、2〜10A/dmの範囲である請求項1ないし請求項5の何れかの請求項記載の微細配線の作製方法。
  7. 酸性電気銅めっき時とは反対の電流の印加時間が、1〜8分である請求項1ないし請求項6の何れかの請求項記載の微細配線の作製方法。
  8. 酸性電気銅めっき時とは反対の電流を印加するときの対極が、含リン銅、ステンレス、Ti/PtまたはTi/IrOの材質のものである請求項1ないし請求項7の何れかの請求項記載の微細配線の作製方法。
  9. 酸性電気銅めっき時とは反対の電流を印加するときの対極が、不溶解性電極である請求項1ないし請求項7の何れかの請求項記載の微細配線の作製方法。
  10. 酸性電気銅めっき時とは反対の電流を、酸性電気銅めっき時の浴と同一組成の浴中でかける請求項1ないし請求項9の何れかの請求項記載の微細配線の作製方法。
JP2003383696A 2003-11-13 2003-11-13 微細配線の製造方法 Pending JP2005146328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003383696A JP2005146328A (ja) 2003-11-13 2003-11-13 微細配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003383696A JP2005146328A (ja) 2003-11-13 2003-11-13 微細配線の製造方法

Publications (1)

Publication Number Publication Date
JP2005146328A true JP2005146328A (ja) 2005-06-09

Family

ID=34692338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003383696A Pending JP2005146328A (ja) 2003-11-13 2003-11-13 微細配線の製造方法

Country Status (1)

Country Link
JP (1) JP2005146328A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077496A (ja) * 2008-09-26 2010-04-08 New Japan Radio Co Ltd スルーホールフィリング方法
WO2024071007A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077496A (ja) * 2008-09-26 2010-04-08 New Japan Radio Co Ltd スルーホールフィリング方法
WO2024071007A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Similar Documents

Publication Publication Date Title
US20110056838A1 (en) Method of manufacturing printed wiring board
JP6079150B2 (ja) めっきによる貫通孔の銅充填方法
JP2002527621A (ja) 変調電場を使用する小さい凹部での金属の電着
JP2005029818A (ja) めっき方法
JP6899062B1 (ja) Icボードのスルーホールを充填するための電気銅めっき液およびその電気めっき方法
KR20220047373A (ko) 고밀도 인터커넥트 인쇄 회로 기판의 제조 시퀀스 및 고밀도 인터커넥트 인쇄 회로 기판
JP3250994B2 (ja) 電解銅箔
TWI412631B (zh) 用於埋設ULSI(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
JP5795059B2 (ja) 銅及び銅合金のエッチング方法
JP2009167506A (ja) 酸性電解銅めっき液およびこれを用いる微細配線回路の作製方法
JP2005146328A (ja) 微細配線の製造方法
JP2009242860A (ja) 酸性銅用前処理剤およびこれを利用するめっき方法
JP5502967B2 (ja) 酸性電解銅めっき液
TW200942112A (en) Manufacturing method of printed wiring substrate
JP2009239184A (ja) 多層印刷配線板
US20220279662A1 (en) Method of preparing a high density interconnect printed circuit board including microvias filled with copper
JPH0621157A (ja) 銅 ポ リ イ ミ ド 基 板 の 製 造 方 法
JP2007335803A (ja) 配線基板の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP2008218540A (ja) 配線基板の製造方法
JP2006114787A (ja) 回路基板の製造方法
TW202333547A (zh) 使用具有低表面粗糙度的金屬箔在基板上形成電路圖型的方法
JP3737268B2 (ja) 電解銅めっき液及びそれを用いた電解銅めっき方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070417